CN111312309B - 一种提升铁电存储器读写次数的电路结构 - Google Patents

一种提升铁电存储器读写次数的电路结构 Download PDF

Info

Publication number
CN111312309B
CN111312309B CN202010025396.0A CN202010025396A CN111312309B CN 111312309 B CN111312309 B CN 111312309B CN 202010025396 A CN202010025396 A CN 202010025396A CN 111312309 B CN111312309 B CN 111312309B
Authority
CN
China
Prior art keywords
data
bit
read
written
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010025396.0A
Other languages
English (en)
Other versions
CN111312309A (zh
Inventor
李建军
高松
杜涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202010025396.0A priority Critical patent/CN111312309B/zh
Publication of CN111312309A publication Critical patent/CN111312309A/zh
Application granted granted Critical
Publication of CN111312309B publication Critical patent/CN111312309B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本发明属于铁电存储器技术领域，具体为提供一种能够提升铁电存储器读写次数的电路结构。本发明通过在铁电存储器外围控制电路中加入数据写入、读出缓存，计数器以及数据比较器等电路，对将要写入铁电存储阵列的数据与原始数据进行比对，根据比对结果判断是否要将新数据写入铁电存储阵列，以及是否要将写入的数据进行翻转。根据本专利提出的结构，每次写入时至少会有50％的存储单元不会被写入重复的数据，以此来增加铁电存储器的读写次数。

Description

一种提升铁电存储器读写次数的电路结构
技术领域
本发明属于铁电存储器技术领域，具体为提供一种能够提升铁电存储器读写次数的电路结构。
背景技术
铁电存储技术在1921年最早被科学家提出，一直到1993年，一家美国公司才成功开发出第一个容量只有4Kb的铁电存储器产品。铁电存储器在不需要电压的情况下就可以保持数据，而且也不需要像DRAM一样周期性的刷新。铁电存储器实现这一特性的原因是铁电效应，铁电效应是指，将一定的电场强度施加在铁电晶体上时，晶体中心原子在电场力的作用下产生运动，并且达到一种稳定的状态；当电场从铁电晶体移走后，中心原子依然会保持在原来的位置上。这是因为晶体的中间层是一个高能阶，中心原子在没有获得外部能量的情况下不能越过高能阶到达另一个稳定的位置。由于铁电效应是铁电晶体所固有的一种偏振极化特性，与电磁作用没有关联，所以铁电存储器的内容不会受到外界条件(比如磁场因素)的影响，能够同普通ROM存储器一样具有非易失性的存储特性。铁电存储器速度快，能够像RAM一样操作，读写功耗极低，不存在最大写入次数的问题；但是收到铁电晶体特性的制约，铁电存储器仍有最大访问次数(也就是读出次数)的限制。
铁电存储器之所以存在最大访问次数的限制，主要是因为铁电老化现象。铁电老化现象又称为时效现象，铁电材料发生老化时，铁电材料的单滞回线变为双滞回线，当外加电场为零时，单电滞回线电滞回线中材料的极化强度不是零，但是双电滞回线电滞回线中材料的极化强度变成零，此时的铁电材料不再可以表达二进制，因此铁电存储材料将不再具有非挥发性，从而铁电存储器的应用就会受到影响，因为其断电时数据仍会保存的优点将会消失。
通常来说，有两种方法可以解决这一问题。一是调整铁电材料本身的的特性，通过调整掺杂、使用抗疲劳特性更好的铁电材料等方法，延缓铁电材料的老化时间；二是调整电路结构，减少对铁电存储单元的无效读写次数。
发明内容
本发明的目的，就是针对铁电存储器的老化现象，提出一种能够提升铁电存储器最大访问次数、延缓铁电单元老化时间的电路结构。
本发明的操作流程如附图3所示。开始写入过程后，先将存储阵列中的原始数据及标志位读出到读出数据缓存；并且将新的数据放入写入数据缓存，将标志位置为“0”。之后按位比较原始数据与新数据是否相同，根据比较结果按位生成控制信号，若原始数据与要写入的数据相同，则生成“1”，否则生成“0”。之后要统计出原始数据与新数据相同的位的数量，然后对该统计的数量进行判断。若判断相同位的数量大于总数据量的一半，则将生成的控制信号翻转，并且将写入数据缓存中的数据翻转，之后将翻转过后的数据及控制位写入存储阵列；若判断相同位的数量小于总数据量的一半，则不对控制信号及写入数据缓存中的数据进行改变，直接写入存储阵列。写入存储阵列时，由于控制信号的存在，若最终要写入存储阵列的数与阵列中已存的数据相同，则该存储单元不会被执行写入操作。
本发明的技术方案：一种提升铁电存储器读写次数的电路结构。首先，在每一组数据上增加一位标志位(0011)，标记该组数据位是否被翻转。在对铁电存储单元执行写入操作时，先将存储单元内的数据(包含标志位(0011))读出，在将读出的数据与将要写入的数据进行比对，将要写入的数据的标志位默认为“0”。先将比对结果进行统计，若原数据与将要写入的数据之间不同的位数小于等于数据总量的一半，则不对将要写入的数据进行更改，标志位(0011)保持为“0”，并且，相同的数据位不进行重复写入操作；若原数据与将要写入的数据之间不同的位数大于数据总量的一半，则将要写入的数据进行翻转，并且将标志位写入“1”，并且，翻转后相同的数据位不进行重复写入操作。
具体写操作方法如下：
步骤1：将存储单元(0010)中的数据读出到读出数据缓存(0016)中。
步骤2：把将要写入的数据放入写入数据缓存(0014)后，数据比较器(0015)会将写入数据缓存(0014)与读出数据缓存(0016)中的数据进行对比，计数器(0017)会将数据比较器的结果进行计算，计算出写入数据缓存(0014)与读出数据缓存(0016)中相同数据位的个数。若个数大于等于数据存储量的一半，则不对写入数据缓存(0014)中的数据以及标志位(默认为“0”)进行更改；若个数小于数据存储量的一半，则将写入数据缓存(0014)中的数据进行翻转，标志位也翻转为“1”。
步骤3：数据比较器(0015)在比较完一组数据的每一位数据(包含标志位)后，都会输出一位控制信号(1000-8000)。若读出数据缓存(0016)中的某位数据与写入数据缓存(0014)中的对应位相同，则数据比较器(0015)输出的该位的控制信号为“0”，否则为“1”。若计数器的计数大于等于数据存储量的一半，则不对数据比较器(0015)输出的控制位(1000-8000)进行更改；否则将数据比较器(0015)输出的控制位(1000-8000)取反后再输出。
步骤4：将写入数据缓存中的数据及标志位写入存储单元(0010-0011)，由于数据比较器(0015)输出的控制位(1000-8000)会控制灵敏放大器(0012)与位线之间连接的开关管，控制位(1000-8000)为“0”的开关管会被关闭，其对应的存储单元也会与灵敏放大器隔离开，从而避免被重复写入数据。
读操作：由于存储单元(0010-0011)内的数据有可能会被翻转，所以将数据读出时要注意数据是否被翻转，在读出操作时，读出数据缓存(0016)会判断标志位(0011)内存储的数据为“1”还是“0”。若为“0”，则代表该位数据未被翻转，将数据正常输出即可；
若为“1”，则代表该位数据被翻转，则读出数据缓存(0016)会将数据取反后输出。
本发明增加铁电存储器读写次数的电路结构的优点是：通过增加读出、写入数据缓存(0014、0016)，以及数据比较器(0015)和计数器(0016)，有效的减少了对铁电存储单元的无效写入次数。一次写入操作中，至少有50％以上的存储单元没有被重复写入数据，所以总体来说，铁电存储器的最大访问次数会增加50％以上。
附图说明
图1是该发明的电路设计图；
图2是该发明中所用的存储单元的结构图；
图3是该发明所描述的电路结构的操作流程图。
图中标号说明：
0001-0004：存储阵列的位线(BL)；
0010-0011：铁电存储器的存储单元，其中0011中存储的为标志位，其余存储单元存储的为外部写入的数据；
0012-0013：铁电存储器的灵敏放大器(SA)；
0014：写入数据缓存；
0015：数据比较器；
0016：读出数据缓存；
0017：计数器；
9000：一组NMOS管，其栅极连接数据比较器输出的控制位(1000-8000)，源极连接位线(BL)，漏极连接灵敏放大器(SA)，衬底接地；
1000-8000：数据比较器输出的控制位，连接到BL与SA之间的NMOS管栅极；
0100：连接存储单元内NMOS管栅极的字线(WL)；
0200：连接铁电电容一极的板线(PL)；
0300：一对NMOS管，其栅极连接字线WL，漏极连接位线(BL)，源极连接铁电电容的一极，衬底接地。
0400：用于2T2C结构的一对铁电电容，上电极连接NMOS的源极，下电极连接PL；
具体实施方式
下面结合附图对本发明进行详细的描述。
图2展示了本发明所用的铁电存储器的基本存储单元(0010-0011)的结构，该发明中所使用的的铁电存储单元(0010-0011)为2T2C结构。该结构由两个NMOS晶体管(0300)以及两个铁电电容(0400)组成。两个NMOS的栅极连接字线(WL)，漏极连接位线(BL)，源极连接铁电电容的一极，衬底接地。两个铁电电容的上电极各连接一个NMOS的源极，下电极连接在一起，并且连接到板线(PL)。
在写操作时，要使字线WL(0100)为高电平，使NMOS管(0300)导通，铁电电容与外部位线BL(0001-0002)联通，另外由于NMOS管(0300)存在阈值损失，施加在字线WL(0100)上的高电平应该为V+VTH，V为电路的电源电压，VTH为该NMOS管(0300)的阈值电压，才能使铁电电容上极板上的电压为电源电压。同理，开关管(9000)如果要导通，其控制位(1000-8000)上也应该施加V+VTH的电压。字线WL(0100)变为高电平后，在板线PL(0200)上施加一个高电平脉冲，使两个铁电电容(0400)极化到同一方向，之后将板线PL(0200)的电平置为低电平，之后开启灵敏放大器SA(0012-0013)以及开关管(9000)，写入数据缓存(0014)会把将要写入的数据输入到位线BL(0001-0004)上，灵敏放大器(0012-0013)会把一对位线BL(0001-0002)上的电平变为两个相反的电平，对于存储单元内的两个铁电电容(0400)的上电极，其中一个会被施加高电平，一个会被施加低电平，从而使这两个铁电电容(0400)极化到相反的方向。最后关闭灵敏放大器SA(0012-0013)、关闭开关管(9000)，将字线WL(0100)上的电平变为低电平。当存储单元储存数据时，两个铁电电容(0400)内总是储存相反的一对数据。
在读操作时，先使字线(WL)上的电平变为高电平(V+VTH)，开关管(9000)控制位(1000-8000)变为高电平，之后在板线(PL)上施加一个高脉冲，将两个铁电电容(0400)极化到同一方向，铁电电容(0400)的上电极会释放电荷，但是由于原本极化方向相反，所以释放的电荷量不同，导致一对位线BL(0001-0002)上的电压不同。之后开启灵敏放大器SA(0012-0013)，灵敏放大器SA(0012-0013)会把这对不同的电压放大到全摆幅，即电压较高的位线上的电压会变为电源电压，电压较低的位线上的电压会变为0。由于铁电电容的读出为破坏性读出，所以在将数据读出后要立即回写。所以在以上过程中保持板线PL(0200)上的电压为电源电压，在数据读出到读出数据缓存(0016)后，将板线PL(0200)上的电压变为0，并保持灵敏放大器SA(0012-0013)以及开关管(9000)开启，持续一段时间后，关闭灵敏放大器SA(9000)、开关管(9000)，并将字线WL(0100)上的电压变为低电平，即可完成回写。
图1展示了该发明的存储阵列以及外部控制电路的结构。该结构包含了存储阵列(由存储单元(0010-0011)、位线BL(0001-0004)、字线WL(0100)、板线PL(0200)组成)、存储阵列与外部的开关管(9000)、灵敏放大器SA(0012)、读出数据缓存(0016)、写入数据缓存(0014)、数据比较器(0015)及其输出的控制位(1000-8000)、计数器(0017)。在之前描述的写操作中，写入的数据来源于写入数据缓存(0014)、开关管(9000)的控制位(1000-8000)来源于数据比较器(0015)、读出的数据存储在读出数据缓存(0016)中。
该电路结构的具体工作方法如下：
在外部要进行读操作时，数据比较器(0015)、计数器(0017)以及写入数据缓存(0014)均不工作，其中数据比较器(0015)输出的控制位(1000-8000)的电压为V+VTH。在执行了对存储单元(0010-0011)的读操作后，读出的数据由灵敏放大器SA(0012-0013)输出至读出数据缓存(0016)，读出数据缓存(0016)会判断读出数据中的标志位，也就是存储单元0011中读出的数据。若该位为“0”，则代表改组数据未被翻转，读出数据缓存(0016)会直接将数据输出给外部电路(标志位除外)；若该位为“1”，则代表改组数据被翻转，读出数据缓存(0016)会将数据翻转后输出给外部电路(标志位除外)。
在外部要进行写操作时，首先执行一遍读操作，将存储阵列中的数据及标志位读出到读出数据缓存(0016)中，但是并不输出给外部电路，也不会根据标志位将读出的数据进行翻转。在数据读出的同时，把要写入的数据输入到写入数据缓存(0014)中，并且写入数据缓存中的标志位变为“0”。以上两个步骤完成后，数据比较器(0015)会将两个缓存中的数据进行比较，并且将每一位的比较的结果输出，输出的结果即是开关管(9000)的控制位(1000-8000)。具体比较方式如下：将读出数据缓存(0016)中的第一位与写入数据缓存(0014)中的第一位进行比较，若这两位数据相同，则将输出一个高电平，也就是说控制位1000会变为高电平；若这两位数据不同，则将输出一个低电平，也就是说控制位1000会变为低电平。其余位比较方法相同，输出结果依次为2000-8000。并且，标志位也会同时参与比较过程。比较过程结束后，计数器(0017)会对数据比较器(0015)输出的控制位(1000-8000)中的高电平的个数进行计数。若计数的结果大于等于(数据数量+1)/2，那么，写入数据缓存(0014)不会对其中存储的数据进行操作，数据比较器(0015)也不会对其输出的控制位(1000-8000)进行操作；反之，若计数的结果小于(数据数量+1)/2，那么，写入数据缓存(0014)会将其中存储的数据取反，数据比较器(0015)也会把输出的控制位(1000-8000)进行取反。
在上述操作之后，由于数据比较器(0015)输出的控制位连接到开关管(9000)的栅极，所以如果某一位控制位为低电平，则其对应的一对开关管(9000)会被关闭，该开关管对应的存储单元与外部的连接会被断开。之后写入数据缓存(0014)会将数据写入到灵敏放大器SA(0012-0013)中，之后执行对存储单元(0010-0011)的写操作。但是，对于开关管(9000)被关闭的存储单元，其字线WL(0100)虽然被置为高电平(V+VTH)，但是由于开关管(9000)被关闭，铁电电容(0400)不会被极化，该存储单元也不会被写入数据。而对于所有开关管(9000)被关闭的存储单元，虽然没有被写入新数据，但是根据数据比较器(0015)以及计数器(0017)、写入数据缓存(0014)的工作结果，其内部存储的原始数据与将要写入的数据是相同的，所以可以认为该单元已经被写入了“新数据”。由此便减少了对该单元的一次写入操作，但是却并没有影响到写入数据的正确性，变相增加了该单元的最大访问次数。
对于整体的存储阵列而言，每次写入操作过程中，都会有至少一半的存储单元不会被写入新数据，这一半以上的存储单元的最大访问次数都可以认为是增加了一次。所以，通过该发明所描述的结构，可以有效的增加铁电存储器存储单元的最大访问次数，从而延长铁电存储器的老化时间，使铁电存储器获得更长的使用寿命。

Claims (1)

1.一种提升铁电存储器读写次数的方法，其特征在于，首先，在每一组数据上增加一位标志位(0011)，标记该组数据位是否被翻转；在对铁电存储单元执行写入操作时，先将存储单元内的数据读出，其中存储单元内的数据包含标志位(0011)，再将读出的数据与将要写入的数据进行比对，将要写入的数据的标志位默认为“0”；将比对结果进行统计，若原数据与将要写入的数据之间不同的位数小于等于数据总量的一半，则不对将要写入的数据进行更改，标志位(0011)保持为“0”，并且，相同的数据位不进行重复写入操作；若原数据与将要写入的数据之间不同的位数大于数据总量的一半，则将要写入的数据进行翻转，并且将标志位写入“1”，并且，翻转后相同的数据位不进行重复写入操作；
在外部电路要进行读操作时，数据比较器(0015)、计数器(0017)以及写入数据缓存(0014)均不工作，其中数据比较器(0015)输出的控制位(1000-8000)的电压为V+VTH；在执行了对存储单元(0010-0011)的读操作后，读出的数据由灵敏放大器SA(0012-0013)输出至读出数据缓存(0016)，读出数据缓存(0016)会判断读出数据中的标志位，也就是存储单元(0011)中读出的数据，若该位为“0”，则代表该组数据未被翻转，读出数据缓存(0016)会直接将除标记位外的数据输出给外部电路；若该位为“1”，则代表该组数据被翻转，读出数据缓存(0016)会将除标记位外的数据翻转后输出给外部电路；
具体写操作方法如下：
步骤1：将存储单元(0010)中的数据读出到读出数据缓存(0016)中；
步骤2：把将要写入的数据放入写入数据缓存(0014)后，数据比较器(0015)会将写入数据缓存(0014)与读出数据缓存(0016)中的数据进行对比，计数器(0017)会将数据比较器的结果进行计算，计算出写入数据缓存(0014)与读出数据缓存(0016)中相同数据位的个数；若个数大于等于数据存储量的一半，则不对写入数据缓存(0014)中的数据以及标志位进行更改，其中标志位默认为“0”；若个数小于数据存储量的一半，则将写入数据缓存(0014)中的数据进行翻转，标志位也翻转为“1”；
步骤3：数据比较器(0015)在比较完一组数据的每一位数据后，都会输出一位控制信号(1000-8000)；若读出数据缓存(0016)中的某位数据与写入数据缓存(0014)中的对应位相同，则数据比较器(0015)输出的该位的控制信号为“0”，否则为“1”；若计数器的计数大于等于数据存储量的一半，则不对数据比较器(0015)输出的控制位(1000-8000)进行更改；否则将数据比较器(0015)输出的控制位(1000-8000)取反后再输出；
步骤4：将写入数据缓存中的数据及标志位写入存储单元(0010-0011)，由于数据比较器(0015)输出的控制位(1000-8000)会控制灵敏放大器(0012)与位线之间连接的开关管，控制位(1000-8000)为“0”的开关管会被关闭，其对应的存储单元也会与灵敏放大器隔离开，从而避免被重复写入数据；读操作：由于存储单元(0010-0011)内的数据有可能会被翻转，所以将数据读出时要注意数据是否被翻转，在读出操作时，读出数据缓存(0016)会判断标志位(0011)内存储的数据为“1”还是“0”；若为“0”，则代表该位数据未被翻转，将数据正常输出即可；若为“1”，则代表该位数据被翻转，则读出数据缓存(0016)会将数据取反后输出。
CN202010025396.0A 2020-01-10 2020-01-10 一种提升铁电存储器读写次数的电路结构 Active CN111312309B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010025396.0A CN111312309B (zh) 2020-01-10 2020-01-10 一种提升铁电存储器读写次数的电路结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010025396.0A CN111312309B (zh) 2020-01-10 2020-01-10 一种提升铁电存储器读写次数的电路结构

Publications (2)

Publication Number Publication Date
CN111312309A CN111312309A (zh) 2020-06-19
CN111312309B true CN111312309B (zh) 2023-05-02

Family

ID=71146808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010025396.0A Active CN111312309B (zh) 2020-01-10 2020-01-10 一种提升铁电存储器读写次数的电路结构

Country Status (1)

Country Link
CN (1) CN111312309B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112489705B (zh) * 2020-12-15 2024-09-10 无锡舜铭存储科技有限公司 减少铁电存储器印记的写入方法及写入电路
CN113222807B (zh) * 2021-05-22 2023-12-19 上海阵量智能科技有限公司 数据存储器、数据存储、读取方法、芯片及计算机设备
CN113808639B (zh) * 2021-09-24 2023-07-07 电子科技大学 一种铁电存储单元读写特性验证电路结构
CN117542388A (zh) * 2022-08-02 2024-02-09 华为技术有限公司 集成电路及其控制方法、芯片、终端

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1133534A (zh) * 1994-03-24 1996-10-16 Dva公司 起始码检测器
CN102855934A (zh) * 2012-08-23 2013-01-02 上海宏力半导体制造有限公司 非易失性存储器系统及其擦除方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3416140A (en) * 1966-03-04 1968-12-10 Itt Magnetic recorder transmitter distributor
US8307148B2 (en) * 2006-06-23 2012-11-06 Microsoft Corporation Flash management techniques
CN101236778B (zh) * 2008-03-14 2010-06-02 清华大学 一种交叉型铁电存储阵列结构
CN104809075B (zh) * 2015-04-20 2017-09-12 电子科技大学 一种存取实时并行处理的固态记录装置及方法
US10460781B2 (en) * 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1133534A (zh) * 1994-03-24 1996-10-16 Dva公司 起始码检测器
CN102855934A (zh) * 2012-08-23 2013-01-02 上海宏力半导体制造有限公司 非易失性存储器系统及其擦除方法

Also Published As

Publication number Publication date
CN111312309A (zh) 2020-06-19

Similar Documents

Publication Publication Date Title
CN111312309B (zh) 一种提升铁电存储器读写次数的电路结构
CN109154909B (zh) 用于数据高速缓存的方法和设备
US7983073B2 (en) Static random access memories and access methods thereof
US5373463A (en) Ferroelectric nonvolatile random access memory having drive line segments
JP2000293989A (ja) 強誘電体容量を用いたシャドーｒａｍセル及び不揮発性メモリ装置並びにその制御方法
JPH08124377A (ja) 強誘電体メモリ装置
US6924999B2 (en) Ferroelectric memory
US7221578B2 (en) Ferroelectric random access memory device and method for driving the same
US5978252A (en) Ferroelectric memory device having fatigue averaging
KR100697901B1 (ko) 메모리 셀을 구비하는 집적 회로 및 메모리 셀에 대한 기록-데이터 비트 기록 방법
JP4083173B2 (ja) 半導体メモリ
US20040246761A1 (en) Data reading method, data writing method, and semiconductor memory device
CN112382320A (zh) 一种非易失静态存储单元、控制方法、元器件及设备
US20050231995A1 (en) Nonvolatile ferroelectric memory device
US7304882B2 (en) Circuits for driving FRAM
US20120250430A1 (en) Circuit for preventing a dummy read in a memory
JP3627457B2 (ja) 強誘電体メモリ装置
TWI757190B (zh) 靜態隨機存取記憶體
CN110993001B (zh) 一种stt-mram的双端自检写电路及数据写入方法
WO2023169075A1 (zh) 读写电路、读写方法以及铁电存储器
JP5733033B2 (ja) 強誘電体メモリ
WO2023197767A1 (zh) 铁电存储器
WO2024001622A1 (zh) 一种铁电存储器、铁电存储器的读出电路及读出方法
CN113096702B (zh) 存储电路及其读取方法和恢复方法
CN118692531A (zh) 基于9t1c结构的存储单元及其操作方法、存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant