CN117542388A - 集成电路及其控制方法、芯片、终端 - Google Patents

集成电路及其控制方法、芯片、终端 Download PDF

Info

Publication number
CN117542388A
CN117542388A CN202210921113.XA CN202210921113A CN117542388A CN 117542388 A CN117542388 A CN 117542388A CN 202210921113 A CN202210921113 A CN 202210921113A CN 117542388 A CN117542388 A CN 117542388A
Authority
CN
China
Prior art keywords
writing
voltage
digital signal
pulse width
reading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210921113.XA
Other languages
English (en)
Inventor
谭万良
蔡佳林
许俊豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202210921113.XA priority Critical patent/CN117542388A/zh
Priority to PCT/CN2023/105339 priority patent/WO2024027433A1/zh
Publication of CN117542388A publication Critical patent/CN117542388A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2297—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

本申请提供一种集成电路及其控制方法、芯片、终端，可以延长铁电电容的耐久性。该集成电路包括铁电存储单元、比较电路和控制电路。铁电存储单元在写入阶段写入第一数字信号，在读取阶段写入第二数字信号，将极化状态翻转得到的目标电压输入至比较电路。比较电路对目标电压与参考电压进行比较，若目标电压大于参考电压，则向控制电路输入第一比较结果。控制电路控制铁电存储单元重复写入阶段和读取阶段，逐渐减小读取阶段的读脉冲宽度和/或读电压，直至接收到比较电路输入的指示目标电压小于或等于参考电压的第二比较结果，选取首次接收第二比较结果前一次的读脉冲宽度和/或读电压，作为读取阶段的读脉冲宽度和/或读电压。

Description

集成电路及其控制方法、芯片、终端
技术领域
本申请涉及存储技术领域，尤其涉及一种集成电路及其控制方法、芯片、终端。
背景技术
铁电存储器件具有较低的读写电压、低功耗、小的器件尺寸、高的读写速度和良好的循环性能，且有抗辐照和非易失性等优点，有望用于构建新一代存储芯片。其中，氧化铪基铁电存储器件的铁电功能层的厚度可缩小至十纳米乃至亚十纳米，可实现高密度集成乃至三维集成，在构建超高密度存储芯片方面具有其独特的优势。
然而，氧化铪基铁电存储器件因其耐久性(endurance)较差，难以在多次擦写后，仍保持良好的铁电性能，因此，还不能广泛应用于商业存储器。
发明内容
本申请提供一种集成电路及其控制方法、芯片、终端，可以通过减小铁电电容的剩余极化强度，以延长铁电电容的耐久性。
第一方面，本申请提供一种集成电路，该集成电路包括铁电存储单元、比较电路和控制电路。铁电存储单元，用于在写入阶段写入第一数字信号，在读取阶段写入第二数字信号，并在读取阶段对铁电存储单元的极化状态进行翻转，以得到目标电压，将目标电压输入至比较电路；第一数字信号与第二数字信号不同。比较电路，用于对目标电压与参考电压进行比较，若目标电压大于参考电压，则向控制电路输入第一比较结果。控制电路，用于接收第一比较结果，控制铁电存储单元重复写入阶段和读取阶段，并逐渐减小读取阶段的读脉冲宽度和/或读电压，直至接收到比较电路输入的用于指示目标电压小于或等于参考电压的第二比较结果，选取首次接收第二比较结果前一次的读脉冲宽度和/或读电压，作为读取阶段的读脉冲宽度和/或读电压。
本申请中，根据公式Q＝2PrAMFM可知，剩余极化强度与读取阶段读出的总电荷量正相关，而读取阶段的读电压和读脉冲宽度，决定了读取阶段读出的总电荷量。因此，本申请可以通过调节读取阶段的读电压和读脉冲宽度，来延长铁电电容的耐久性。
例如，以第一数字信号为1，第二数字信号为0为例，可以先写入第一数字信号1，后以读电压和读脉冲宽度进行读取操作，写入第二数字信号0。比较电路被使能后，对接收的目标电压和参考电压进行比较后，向控制电路输入第一比较结果1。为了避免当前的读电压和读脉冲宽度使得剩余极化强度过大，导致铁电电容被损伤，接着，继续写入第一数字信号1，控制电路控制读电压减小，和/或，控制电路控制读脉冲宽度减小，进行读取操作，写入第二数字信号0。若比较电路向控制电路输入第二比较结果0，则选取前一次的读电压和读脉冲宽度作为读取阶段的读电压和读脉冲宽度；若比较电路仍然向控制电路输入第一比较结果1，则仍然重复上述写入和读取操作，且控制电路控制读电压和/或读脉冲宽度逐渐减小，直至比较电路向控制电路输入第二比较结果0，选取比较电路输出第二比较结果0前一次的读电压和读脉冲宽度作为读取阶段的读电压和读脉冲宽度。这样一来，读取阶段的读电压和读脉冲宽度既可以确保参与铁电极化状态翻转的电荷足够多，剩余极化强度足以在读取阶段写入0，还可以避免因读电压和/或读脉冲宽度过大，导致剩余极化强度过大，从而损伤铁电电容，影响铁电电容的耐久性。
在一些可能实现的方式中，比较电路，还用于在目标电压大于参考电压时，向控制电路输入第二比较结果。控制电路，还用于接收第二比较结果，控制铁电存储单元重复写入阶段和读取阶段，并逐渐增大读取阶段的读脉冲宽度和/或读电压，直至接收到比较电路输入的第一比较结果，选取首次接收第一比较结果的读脉冲宽度和/或读电压，作为读取阶段的读脉冲宽度和/或读电压。
仍以第一数字信号为1，第二数字信号为0为例，在检测读取阶段是否读取充分时，比较电路还可以在第一次输出第二比较结果0，说明参与铁电极化状态翻转的电荷不够多，剩余极化强度不足以在读取阶段写入第二数字信号0。此情况下，同样可以通过调节读取阶段的读电压和读脉冲宽度，一方面，提高铁电电容的剩余极化强度，以确保铁电电容可以正常工作；另一方面，还可以避免铁电电容的剩余极化强度过大，损伤铁电电容。
例如，可以先写入第一数字信号1，后以读电压和读脉冲宽度进行读取操作，写入第二数字信号0。比较电路被使能后，对接收的目标电压和参考电压进行比较后，向控制电路输入第二比较结果0。接着，铁电电容可以正常工作，继续写入第一数字信号1，控制电路控制读电压增大，和/或，控制电路控制读脉冲宽度增大，进行读取操作，写入第二数字信号0。若比较电路向控制电路输入第一比较结果1，则选取本次的读电压和读脉冲宽度作为读取阶段的读电压和读脉冲宽度；若比较电路仍然向控制电路输入第二比较结果 0，则仍然重复上述写入和读取操作，且控制电路控制读电压和/或读脉冲宽度逐渐增大，直至比较电路向控制电路输入第一比较结果1，选取比较电路首次输出第一比较结果1时的读电压和读脉冲宽度作为读取阶段的读电压和读脉冲宽度。这样一来，既可以确保铁电电容满足其存储功能，还可以确保参与铁电极化状态翻转的电荷足够多，剩余极化强度足以在读取阶段写入0，避免因读电压和/或读脉冲宽度过大，导致剩余极化强度过大，从而损伤铁电电容，影响铁电电容的耐久性。
在一些可能实现的方式中，铁电存储单元包括晶体管和铁电电容，集成电路还包括字线、位线、以及板线。字线与晶体管的栅极电连接，位线与晶体管的第一极电连接，板线与晶体管的第二极电连接。可以通过控制字线、位线、以及板线的电位，以在写入阶段向铁电存储单元写入第一数字信号，在读取阶段向铁电存储单元写入第二数字信号。
一种情况下，第一数字信号为1，第二数字信号为0；位线还与比较电路的输入端电连接。在晶体管导通时，若位线为高电平，板线为低电平，则铁电电容用于在写入阶段写入第一数字信号。若板线为高电平，位线为低电平，则铁电电容用于在读取阶段写入第二数字信号。
此情况下，集成电路还包括第一电容，第一电容与比较电路的输入端和位线电连接。第一电容，用于接收铁电电容发生极化翻转时释放的电荷，并将接收的电荷以目标电压输出。在集成电路工作时，第一电容用于接收并存储铁电电容发生极化翻转时释放的电荷。当比较电路被使能时，第一电容将存储的电荷以电压形成输入至比较电路，即，第一电容向比较电路输入目标电压，该目标电压可以是撤去位线上的电压后，板线上的电压变化值。
另一种情况下，第一数字信号为0，第二数字信号为1；板线还与比较电路的输入端电连接。在晶体管导通时，若板线为高电平，位线为低电平，则铁电电容用于在写入阶段写入第一数字信号；若位线为高电平，板线为低电平，则铁电电容用于在读取阶段写入第二数字信号。
此情况下，集成电路还包括第二电容，第二电容与比较电路的输入端和板线电连接。第二电容，用于接收铁电电容发生极化翻转时释放的电荷，并将接收的电荷以目标电压输出。第二电容用于接收并存储铁电电容发生极化翻转时释放的电荷。当比较电路被使能时，第二电容将存储的电荷以电压形成输入至比较电路，即，第二电容向比较电路输入目标电压，该目标电压可以是撤去位线上的电压后，板线上的电压变化值。
第二方面，本申请提供一种集成电路，该集成电路包括铁电存储单元、比较电路和控制电路。铁电存储单元，用于在写入阶段依次写入第二数字信号和第一数字信号，在读取阶段写入第二数字信号，并在读取阶段对铁电存储单元的极化状态进行翻转，以得到目标电压，将目标电压输入至比较电路；第一数字信号与第二数字信号不同。比较电路，用于对目标电压与参考电压进行比较，若目标电压大于参考电压，则向控制电路输入第一比较结果。控制电路，用于接收第一比较结果，控制铁电存储单元重复写入阶段和读取阶段，并逐渐减小写入阶段写入第一数字信号的写脉冲宽度和/或写电压值，直至接收到比较电路输入的用于指示目标电压小于或等于参考电压的第二比较结果，选取首次接收第二比较结果前一次的写脉冲宽度和/或写电压值，作为写入阶段写入第一数字信号的写脉冲宽度和/或写电压值。
本申请中，根据公式Q＝2PrAMFM可知，剩余极化强度与读取阶段读出的总电荷量正相关，而写入阶段写入第一数字信号的写电压和写脉冲宽度，决定了写入阶段写入第一数字信号的总电荷量。因此，本申请实施例可以通过调节写入阶段写入第一数字信号的写电压和写脉冲宽度，来延长铁电电容的耐久性。
例如，以第一数字信号为1，第二数字信号为0为例，可以依次写入第二数字信号0和第一数字信号1。之后，在读取阶段写入第二数字信号0。比较电路被使能后，对接收的目标电压和参考电压进行比较后，向控制电路输入第一比较结果1。为了避免当前写入第一数字信号1的写电压和写脉冲宽度使得剩余极化强度过大，导致铁电电容被损伤，接着，继续依次在写入阶段写入第二数字信号0和第一数字信号1，控制电路控制写入第一数字信号1的写电压减小，和/或，控制电路控制写入第一数字信号1的写脉冲宽度减小，进行写入第一数字信号1的写入操作。若比较电路向控制电路输入第二比较结果0，则选取前一次的写电压和写脉冲宽度作为写入阶段写入第一数字信号1的写电压和写脉冲宽度；若比较电路仍然向控制电路输入第一比较结果1，则仍然重复上述写入和读取操作，且控制电路控制写电压和/或写脉冲宽度逐渐减小，直至比较电路向控制电路输入第二比较结果0，选取比较电路输出第二比较结果0前一次的写电压和/或写脉冲宽度作为写入阶段写入第一数字信号1的写电压和写脉冲宽度。
这样一来，写入阶段写入第一数字信号的写电压和写脉冲宽度既可以确保参与铁电极化状态翻转的电荷足够多，剩余极化强度足以在读取阶段写入0，还可以避免因写电压和 /或写脉冲宽度过大，导致剩余极化强度过大，从而损伤铁电电容，影响铁电电容的耐久性。
在一些可能实现的方式中，比较电路，还用于在目标电压大于参考电压时，向控制电路输入第二比较结果。控制电路，还用于接收第二比较过，控制铁电存储单元重复写入阶段和读取阶段，并逐渐增大写入阶段写入第一数字信号的写脉冲宽度和/或写电压值，直至接收到比较电路输入的第一比较结果，选取首次接收第一比较结果的写脉冲宽度和/或写电压值，作为写入阶段写入第一数字信号的写脉冲宽度和/或写电压值。
仍以第一数字信号为1，第二数字信号为0为例，在检测写入阶段是否写入充分时，比较电路第一次还可以输出第二比较结果0，说明参与铁电极化状态翻转的电荷不够多，剩余极化强度不足以在写入阶段写入第一数字信号1。此情况下，同样可以通过调节写入阶段写入第一数字信号1的写电压和写脉冲宽度，一方面，提高铁电电容的剩余极化强度，以确保铁电电容可以正常工作；另一方面，还可以避免铁电电容的剩余极化强度过大，损伤铁电电容。
例如，可以先写入第二数字信号0，再写入第一数字信号1。之后，在读取阶段写入第二数字信号0。比较电路被使能后，对接收的目标电压和参考电压进行比较后，向控制电路输入第二比较结果0。接着，铁电电容可以正常工作，继续写入第一数字信号1，控制电路控制写入第一数字信号1的写电压增大，和/或，控制电路控制写入第一数字信号1 的写脉冲宽度增大，以进行写入第一数字信号1的写入操作。若比较电路向控制电路输入第一比较结果1，则选取本次的写电压和写脉冲宽度作为写入阶段写入第一数字信号1的写电压和写脉冲宽度；若比较电路仍然向控制电路输入第二比较结果0，则仍然重复上述写入和读取操作，且控制电路控制写电压和/或写脉冲宽度逐渐增大，直至比较电路向控制电路输入第一比较结果1，选取比较电路首次输出第一比较结果1时的写电压和写脉冲宽度作为写入阶段写入第一数字信号1的写电压和写脉冲宽度。
在一些可能实现的方式中，铁电存储单元包括晶体管和铁电电容；集成电路还包括字线、位线、以及板线。字线与晶体管的栅极电连接，位线与晶体管的第一极电连接，板线与晶体管的第二极电连接。可以通过控制字线、位线、以及板线的电位，以在写入阶段向铁电存储单元写入第一数字信号，在读取阶段向铁电存储单元写入第二数字信号。
一种情况下，第一数字信号为1，第二数字信号为0；位线还与比较电路的输入端电连接。在晶体管导通时，若板线为高电平，位线为低电平，则铁电电容用于在写入阶段和读取阶段写入第二数字信号；若位线为高电平，板线为低电平，则铁电电容用于在写入阶段写入第一数字信号。
此情况下，集成电路还包括第一电容，第一电容与比较电路的输入端和位线电连接。第一电容，用于接收铁电电容发生极化翻转时释放的电荷，并将接收的电荷以目标电压输出。在集成电路工作时，第一电容用于接收并存储铁电电容发生极化翻转时释放的电荷。当比较电路被使能时，第一电容将存储的电荷以电压形成输入至比较电路，即，第一电容向比较电路输入目标电压，该目标电压可以是撤去位线上的电压后，板线上的电压变化值。
另一种情况下，第一数字信号为0，第二数字信号为1；板线还与比较电路的输入端电连接。在晶体管导通时，若位线为高电平，板线为低电平，则铁电电容用于在写入阶段和读取阶段写入第二数字信号；若板线为高电平，位线为低电平，则铁电电容用于在写入阶段写入第一数字信号。
此情况下，集成电路还包括第二电容，第二电容与比较电路的输入端和板线电连接。第二电容，用于接收铁电电容发生极化翻转时释放的电荷，并将接收的电荷以目标电压输出。第二电容用于接收并存储铁电电容发生极化翻转时释放的电荷。当比较电路被使能时，第二电容将存储的电荷以电压形成输入至比较电路，即，第二电容向比较电路输入目标电压，该目标电压可以是撤去位线上的电压后，板线上的电压变化值。
第三方面，本申请提供一种芯片，包括第一方面或第二方面所述的集成电路。
第三方面以及第三方面的任意一种实现方式分别与第一方面、第一方面的任意一种实现方式、第二方面、以及第二方面的任意一种实现方式相对应。第三方面以及第三方面的任意一种实现方式所对应的技术效果可参见上述第一方面、第一方面的任意一种实现方式、第二方面、以及第二方面的任意一种实现方式所对应的技术效果，此处不再赘述。
第四方面，本申请提供一种终端，该终端包括电路板和第三方面所述的芯片，芯片设置于电路板上。
第四方面以及第四方面的任意一种实现方式分别与第一方面、第一方面的任意一种实现方式、第二方面、以及第二方面的任意一种实现方式相对应。第四方面以及第四方面的任意一种实现方式所对应的技术效果可参见上述第一方面、第一方面的任意一种实现方式、第二方面、以及第二方面的任意一种实现方式所对应的技术效果，此处不再赘述。
第五方面，本申请提供一种集成电路的控制方法，该集成电路包括铁电存储单元、比较电路和控制电路。所述集成电路的控制方法包括：利用铁电存储单元在写入阶段写入第一数字信号，在读取阶段写入第二数字信号，并在读取阶段对铁电存储单元的极化状态进行翻转，以得到目标电压，利用铁电存储单元将目标电压输入至比较电路；第一数字信号与第二数字信号不同。通过比较电路对目标电压与参考电压进行比较，若目标电压大于参考电压，则比较电路向控制电路输入第一比较结果。通过控制电路接收第一比较结果，控制铁电存储单元重复写入阶段和读取阶段，并逐渐减小读取阶段的读脉冲宽度和/或读电压，直至控制电路接收到比较电路输入的用于指示目标电压小于或等于参考电压的第二比较结果，选取首次接收第二比较结果前一次的读脉冲宽度和/或读电压，作为读取阶段的读脉冲宽度和/或读电压。
本申请中，根据公式Q＝2PrAMFM可知，剩余极化强度与读取阶段读出的总电荷量正相关，而读取阶段的读电压和读脉冲宽度，决定了读取阶段读出的总电荷量。因此，本申请可以通过调节读取阶段的读电压和读脉冲宽度，来延长铁电电容的耐久性。
例如，以第一数字信号为1，第二数字信号为0为例，可以先写入第一数字信号1，后以读电压和读脉冲宽度进行读取操作，写入第二数字信号0。比较电路被使能后，对接收的目标电压和参考电压进行比较后，向控制电路输入第一比较结果1。为了避免当前的读电压和读脉冲宽度使得剩余极化强度过大，导致铁电电容被损伤，接着，继续写入第一数字信号1，控制电路控制读电压减小，和/或，控制电路控制读脉冲宽度减小，进行读取操作，写入第二数字信号0。若比较电路向控制电路输入第二比较结果0，则选取前一次的读电压和读脉冲宽度作为读取阶段的读电压和读脉冲宽度；若比较电路仍然向控制电路输入第一比较结果1，则仍然重复上述写入和读取操作，且控制电路控制读电压和/或读脉冲宽度逐渐减小，直至比较电路向控制电路输入第二比较结果0，选取比较电路输出第二比较结果0前一次的读电压和读脉冲宽度作为读取阶段的读电压和读脉冲宽度。这样一来，读取阶段的读电压和读脉冲宽度既可以确保参与铁电极化状态翻转的电荷足够多，剩余极化强度足以在读取阶段写入0，还可以避免因读电压和/或读脉冲宽度过大，导致剩余极化强度过大，从而损伤铁电电容，影响铁电电容的耐久性。
在一些可能实现的方式中，将目标电压输入至比较电路之后，所述集成电路的控制方法还包括：通过比较电路对目标电压与参考电压进行比较，若目标电压小于或等于参考电压，则比较电路向控制电路输入第二比较结果。通过控制电路接收第二比较结果，控制铁电存储单元重复写入阶段和读取阶段，并逐渐增大读取阶段的读脉冲宽度和/或读电压，直至控制电路接收到比较电路输入的第一比较结果，选取首次接收第一比较结果的读脉冲宽度和/或读电压，作为读取阶段的读脉冲宽度和/或读电压。
仍以第一数字信号为1，第二数字信号为0为例，在检测读取阶段是否读取充分时，比较电路还可以在第一次输出第二比较结果0，说明参与铁电极化状态翻转的电荷不够多，剩余极化强度不足以在读取阶段写入第二数字信号0。此情况下，同样可以通过调节读取阶段的读电压和读脉冲宽度，一方面，提高铁电电容的剩余极化强度，以确保铁电电容可以正常工作；另一方面，还可以避免铁电电容的剩余极化强度过大，损伤铁电电容。
例如，可以先写入第一数字信号1，后以读电压和读脉冲宽度进行读取操作，写入第二数字信号0。比较电路被使能后，对接收的目标电压和参考电压进行比较后，向控制电路输入第二比较结果0。接着，铁电电容可以正常工作，继续写入第一数字信号1，控制电路控制读电压增大，和/或，控制电路控制读脉冲宽度增大，进行读取操作，写入第二数字信号0。若比较电路向控制电路输入第一比较结果1，则选取本次的读电压和读脉冲宽度作为读取阶段的读电压和读脉冲宽度；若比较电路仍然向控制电路输入第二比较结果 0，则仍然重复上述写入和读取操作，且控制电路控制读电压和/或读脉冲宽度逐渐增大，直至比较电路向控制电路输入第一比较结果1，选取比较电路首次输出第一比较结果1时的读电压和读脉冲宽度作为读取阶段的读电压和读脉冲宽度。这样一来，既可以确保铁电电容满足其存储功能，还可以确保参与铁电极化状态翻转的电荷足够多，剩余极化强度足以在读取阶段写入0，避免因读电压和/或读脉冲宽度过大，导致剩余极化强度过大，从而损伤铁电电容，影响铁电电容的耐久性。
第六方面，本申请提供一种集成电路的控制方法，该集成电路包括铁电存储单元、比较电路和控制电路。集成电路的控制方法包括：利用铁电存储单元在写入阶段依次写入第二数字信号和第一数字信号，在读取阶段写入第二数字信号，并在读取阶段对铁电存储单元的极化状态进行翻转，以得到目标电压，利用铁电存储单元将目标电压输入至比较电路；第一数字信号与第二数字信号不同。通过比较电路对目标电压与参考电压进行比较，若目标电压大于参考电压，则比较电路向控制电路输入第一比较结果。通过控制电路接收第一比较结果，控制铁电存储单元重复写入阶段和读取阶段，并逐渐减小写入阶段写入第一数字信号的写脉冲宽度和/或写电压值，直至控制电路接收到比较电路输入的用于指示目标电压小于或等于参考电压的第二比较结果，选取首次接收第二比较结果前一次的写脉冲宽度和/或写电压值，作为写入阶段写入第一数字信号的写脉冲宽度和/或写电压值。
本申请中，根据公式Q＝2PrAMFM可知，剩余极化强度与读取阶段读出的总电荷量正相关，而写入阶段写入第一数字信号的写电压和写脉冲宽度，决定了写入阶段写入第一数字信号的总电荷量。因此，本申请实施例可以通过调节写入阶段写入第一数字信号的写电压和写脉冲宽度，来延长铁电电容的耐久性。
例如，以第一数字信号为1，第二数字信号为0为例，可以依次写入第二数字信号0和第一数字信号1。之后，在读取阶段写入第二数字信号0。比较电路被使能后，对接收的目标电压和参考电压进行比较后，向控制电路输入第一比较结果1。为了避免当前写入第一数字信号1的写电压和写脉冲宽度使得剩余极化强度过大，导致铁电电容被损伤，接着，继续依次在写入阶段写入第二数字信号0和第一数字信号1，控制电路控制写入第一数字信号1的写电压减小，和/或，控制电路控制写入第一数字信号1的写脉冲宽度减小，进行写入第一数字信号1的写入操作。若比较电路向控制电路输入第二比较结果0，则选取前一次的写电压和写脉冲宽度作为写入阶段写入第一数字信号1的写电压和写脉冲宽度；若比较电路仍然向控制电路输入第一比较结果1，则仍然重复上述写入和读取操作，且控制电路控制写电压和/或写脉冲宽度逐渐减小，直至比较电路向控制电路输入第二比较结果0，选取比较电路输出第二比较结果0前一次的写电压和/或写脉冲宽度作为写入阶段写入第一数字信号1的写电压和写脉冲宽度。
这样一来，写入阶段写入第一数字信号的写电压和写脉冲宽度既可以确保参与铁电极化状态翻转的电荷足够多，剩余极化强度足以在读取阶段写入0，还可以避免因写电压和 /或写脉冲宽度过大，导致剩余极化强度过大，从而损伤铁电电容，影响铁电电容的耐久性。
在一些可能实现的方式中，将目标电压输入至比较电路之后，所述集成电路的控制方法还包括：通过比较电路对目标电压与参考电压进行比较，若目标电压小于或等于参考电压，则比较电路向控制电路输入第二比较结果。通过控制电路接收第二比较过，控制铁电存储单元重复写入阶段和读取阶段，并逐渐增大写入阶段写入第一数字信号的写脉冲宽度和/或写电压值，直至控制电路接收到比较电路输入的第一比较结果，选取首次接收第一比较结果的写脉冲宽度和/或写电压值，作为写入阶段写入第一数字信号的写脉冲宽度和/或写电压值。
仍以第一数字信号为1，第二数字信号为0为例，在检测写入阶段是否写入充分时，比较电路第一次还可以输出第二比较结果0，说明参与铁电极化状态翻转的电荷不够多，剩余极化强度不足以在写入阶段写入第一数字信号1。此情况下，同样可以通过调节写入阶段写入第一数字信号1的写电压和写脉冲宽度，一方面，提高铁电电容的剩余极化强度，以确保铁电电容可以正常工作；另一方面，还可以避免铁电电容的剩余极化强度过大，损伤铁电电容。
例如，可以先写入第二数字信号0，再写入第一数字信号1。之后，在读取阶段写入第二数字信号0。比较电路被使能后，对接收的目标电压和参考电压进行比较后，向控制电路输入第二比较结果0。接着，铁电电容可以正常工作，继续写入第一数字信号1，控制电路控制写入第一数字信号1的写电压增大，和/或，控制电路控制写入第一数字信号1 的写脉冲宽度增大，以进行写入第一数字信号1的写入操作。若比较电路向控制电路输入第一比较结果1，则选取本次的写电压和写脉冲宽度作为写入阶段写入第一数字信号1的写电压和写脉冲宽度；若比较电路仍然向控制电路输入第二比较结果0，则仍然重复上述写入和读取操作，且控制电路控制写电压和/或写脉冲宽度逐渐增大，直至比较电路向控制电路输入第一比较结果1，选取比较电路首次输出第一比较结果1时的写电压和写脉冲宽度作为写入阶段写入第一数字信号1的写电压和写脉冲宽度。
附图说明
图1为本申请实施例提供的终端中各结构的连接图；
图2为相关技术提供的擦写次数与剩余极化强度的曲线关系图；
图3a为本申请实施例提供的集成电路的一种电路图；
图3b为本申请实施例提供的集成电路的另一种电路图；
图4a为本申请实施例提供的集成电路的一种工作时序图；
图4b为本申请实施例提供的集成电路的另一种工作时序图；
图4c为本申请实施例提供的擦写次数对比图；；
图5a为本申请实施例提供的集成电路的又一种工作时序图；
图5b为本申请实施例提供的集成电路的又一种工作时序图；
图6a为本申请实施例提供的集成电路的又一种工作时序图；
图6b为本申请实施例提供的集成电路的又一种工作时序图；
图7a为本申请实施例提供的集成电路的又一种工作时序图；
图7b为本申请实施例提供的集成电路的又一种工作时序图；
图8a为本申请实施例提供的集成电路的又一种工作时序图；
图8b为本申请实施例提供的集成电路的又一种工作时序图；
图9a为本申请实施例提供的集成电路的又一种工作时序图；
图9b为本申请实施例提供的集成电路的又一种工作时序图；
图10a为本申请实施例提供的集成电路的又一种工作时序图；
图10b为本申请实施例提供的集成电路的又一种工作时序图；
图11a为本申请实施例提供的集成电路的又一种工作时序图；
图11b为本申请实施例提供的集成电路的又一种工作时序图；
图12为本申请实施例提供的一种控制集成电路工作的流程示意图；
图13为本申请实施例提供的另一种控制集成电路工作的流程示意图。
附图标记：
11-铁电存储单元；12-比较电路；13-控制电路。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请中的附图，对本申请中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书实施例和权利要求书及附图中的术语“第一”、“第二”等仅用于区分描述的目的，而不能理解为指示或暗示相对重要性，也不能理解为指示或暗示顺序。“和/或”，用于描述关联对象的关联关系，表示可以存在三种关系，例如，“A和/或B”可以表示：只存在A，只存在B以及同时存在A和B三种情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“安装”、“连接”、“相连”等应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或者一体地连接；可以是直接连接，也可以是通过中间媒介间接，也可以是两个元件内部的连通。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元。方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。“上”、“下”、“左”、“右”等仅用于相对于附图中的部件的方位而言的，这些方向性术语是相对的概念，它们用于相对于的描述和澄清，其可以根据附图中的部件所放置的方位的变化而相应地发生变化。
本申请实施例提供一种终端，该终端还可以是手机、电脑、平板电脑、个人数字助理 (personal digital assistant，简称PDA)、智能穿戴式设备、智能家居设备等包含存储功能的设备，本申请实施例对此不作限定。为了方便说明，下文以手机为例进行举例说明。
如图1所示，手机可以包括显示屏、摄像头、处理器和内部存储器等，内部存储器可以用于存储可执行程序代码，可执行程序代码包括指令。处理器通过运行存储在内部存储器的指令，从而执行手机的各种功能应用以及数据处理。当然，手机还可以包括具有存储功能的其他器件。
手机还可以包括电路板和芯片，处理器、内部存储器和具有存储功能的其他器件可以集成在一个或多个芯片上。集成有处理器、内部存储器和具有存储功能的其他器件的一个或多个芯片，可以设置在电路板上。
在一些可能实现的方式中，内部存储器和具有存储功能的其他器件可以是铁电存储器件，铁电存储器件具有较低的读写电压、低电耗、小的器件尺寸、高的读写速度、良好的循环性能，以及抗辐照和非易失性等优点，可以用于构建新一代存储芯。其中，铁电存储器件可以包括至少一个铁电存储单元，每个铁电存储单元可以包括铁电电容。铁电电容可以包括依次层叠设置的第一电极层、铁电功能层、以及第二电极层。
与传统的铁电材料相比，氧化铪基铁电存储器件的铁电功能层的厚度可缩小至十纳米乃至亚十纳米，可实现高密度集成乃至三维集成，在构建超高密度存储芯片方面具有其独特的优势。此外，氧化铪基铁电存储器件的制备工艺还与成熟的硅基半导体工艺具有良好的兼容性。因此，氧化铪基铁电存储器件有望成为未来新型铁电存储器件的核心单元。
目前，氧化铪基铁电存储器件因其耐久性较差，难以应用于商业存储器。即，氧化铪基铁电存储器件难以在多次擦写后，仍保持良好的铁电性能。虽然现在已经从不同角度对如何提升氧化铪基铁电存储器件的耐久性做了大量的尝试，例如优化铁电功能层的生长技术，探索向铁电功能层中掺杂不同的元素，优化第一电极层、铁电功能层、第二电极层的退火条件，改变第一电极层和第二电极层的材料，在第一电极层与铁电功能层的界面、第二电极层与铁电功能层的界面引入缓冲层等等，从材料的角度发展出了许多技术路线。但是现有报道的氧化铪基铁电存储器件的耐久性最多只能达到1012次擦写量级，与商业存储器所需求的1015次擦写量级仍有极大差距。因此，如何在氧化铪基铁电存储器件的工作过程中，延长其耐久性是当前亟需解决的问题之一。
氧化铪基铁电存储器件在无外电场作用时，由于氧化铪基铁电功能层内正负电荷中心不重合，形成电偶极矩，产生极化。若氧化铪基铁电功能层内正负电荷中心距离越远，则其极化强度越强。当在氧化铪基铁电功能层两侧施加电场时，氧化铪基铁电功能层的极化趋于电场方向取向。随着电场强度增加，正负电荷中心将被进一步拉开，最后趋于稳定，其极化强度也随之增大，最后趋于饱和。当施加反向电场、且电场强度超过矫顽场时，氧化铪基铁电功能层中氧空位发生位移，极化发生翻转。在氧化铪基铁电存储器件的反复擦写过程中，氧空位的反复位移，伴随着电荷注入与缺陷的产生、移动和聚集，从而导致铁电存储器件性能下降甚至击穿。因此，减小氧化铪基铁存储电器件在反复擦写过程中出现的氧化铪基铁电功能层损伤，是延长氧化铪基铁电存储器件耐久性能的技术路线。
相关技术的方案，通常在是铁电存储器件的铁电性能下降时，向铁电存储器件的第一电极层或第二电极层施加低频大电压脉冲，来恢复铁电存储器件的铁电性能。如图2所示，当铁电功能层工作在较小的±3V电压时，氧空位的聚集与电荷捕获将是铁电存储器件失效的主要原因。此情况下，可以向第一电极层或第二电极层施加±5V的低频大电压脉冲，利用低频大电压可以有效驱动铁电功能层的氧空位再分布，并减少电荷捕获效应，从而提高铁电存储器件的铁电性能，提高铁电存储器件的耐久性。
图2示出的示例中，若铁电存储器件在±3V的脉冲电压下反复擦写，则当擦写次数达到104擦写量级时，铁电存储器件的铁电性能开始下降；当擦写次数达到107擦写量级时，铁电存储器件的剩余极化强度接近0。当擦写次数达到107擦写量级时，可以利用±5V的电压对铁电存储器件进行恢复，当擦写次数达到104擦写量级时，铁电存储器件的铁电形成恢复到初始状态。
然而，若持续使铁电存储器件在较大电压下反复擦写，以提高剩余极化强度，将不可避免引入新的氧空位等缺陷，损伤铁电存储器件，使得在一定的擦写次数后，铁电存储器件的铁电性能难以恢复。并且，相关技术利用大电压恢复铁电性能的方案，只能应用于因铁电存储器件工作在较小电压下，导致的氧空位积累、电荷捕获等问题导致的铁电性能降低。
基于此，本申请实施例提供一种集成电路，该集成电路包括上述铁电存储单元，本申请实施例可以通过调节写入或读取时的脉冲宽度和/或电压值，来提高铁电存储单元的耐久性。
下面结合附图，对集成电路的具体工作进行详细说明。
假设铁电存储单元11的初始写入状态为第一数字信号，读取阶段的状态为第二数字信号，则可以利用读取阶段和写入阶段向铁电存储单元11施加的反向电场，使铁电存储单元11的极化状态发生翻转。
具体的，如图3a和图3b所示，该集成电路包括铁电存储单元11、比较电路12和控制电路13。
铁电存储单元11，用于在写入阶段写入第一数字信号，在读取阶段写入第二数字信号，并在读取阶段对铁电存储单元11的极化状态进行翻转，以得到目标电压，将目标电压输入至比较电路；第一数字信号与第二数字信号不同。
比较电路12，用于对目标电压与参考电压进行比较，若目标电压大于参考电压，则向控制电路13输入第一比较结果。
控制电路13，用于接收第一比较结果，控制铁电存储单元11重复写入阶段和读取阶段，并逐渐减小读取阶段的读脉冲宽度和/或读电压，直至接收到比较电路12输入的用于指示目标电压小于或等于参考电压的第二比较结果，选取首次接收第二比较结果前一次的读脉冲宽度和/或读电压，作为读取阶段的读脉冲宽度和/或读电压。
在一些可能实现的方式中，铁电存储单元11可以包括电连接的晶体管和铁电电容CFE。本申请实施例不对晶体管和铁电电容CFE的数量进行限定。铁电存储单元11可以包括一个晶体管和一个铁电电容CFE，也可以包括多个晶体管和多个铁电电容CFE。其中，晶体管可以包括P型晶体管，和/或，N型晶体管。
在一些可能实现的方式中，集成电路还可以包括字线(word line，WL)、位线(bitLine， BL)、以及板线(plate line，PL)。可以通过控制字线WL、位线BL、以及板线PL的电位，以在写入阶段向铁电存储单元11写入第一数字信号，在读取阶段向铁电存储单元11 写入第二数字信号。其中，字线WL可以与晶体管的栅极电连接，以控制晶体管导通或断开。位线BL与晶体管的第一极电连接，并通过晶体管与铁电电容CFE的第一电极层电连接。板线PL与铁电电容CFE的第二电极层电连接，并通过铁电电容CFE与晶体管的第二极电连接。其中，晶体管的第一极可以是源极，晶体管的第二极可以是漏极；或者，晶体管的第一极是漏极，晶体管的第二极是源极。
需要说明的是，本领域的技术人员应该知道，若晶体管为N型晶体管，则字线WL 上的电位为高电平时，晶体管导通；若晶体管为P型晶体管，则字线WL上的电位为低电平时，晶体管导通。为了方便描述，下文以晶体管为N型晶体管进行举例说明。
在一些可能实现的方式中，本申请实施例可以通过控制位线BL和板线PL上的电位，来控制写入铁电存储单元的信号为0或1。例如，在晶体管导通的情况下，位线BL上的电位为高电平，板线PL上的电位为低电平，则向铁电电容CFE写入的信号为1；位线BL 上的电位为低电平，板线PL上的电位为高电平，则向铁电电容CFE写入的信号为0。又例如，在晶体管导通的情况下，位线BL上的电位为高电平，板线PL上的电位为低电平，则向铁电电容CFE写入的信号为0；位线BL上的电位为低电平，板线PL上的电位为高电平，则向铁电电容CFE写入的信号为1。为了方便描述，下文中均以位线BL上的电位为高电平，板线PL上的电位为低电平时，向铁电电容CFE写入的信号为1；位线BL上的电位为低电平，板线PL上的电位为高电平，向铁电电容CFE写入的信号为0进行描述。
在一些可能实现的方式中，在集成电路中，写入的数字信号和读出的数字信号可以包括0和1。在本申请实施例中，用于写入的数字信号(第一数字信号)可以为0和1，但用于读出的数字信号(第二数字信号)在同一实施例中只能为0或1，即，第一数字信号为1，第二数字信号为0；第一数字信号为0，第二数字信号为0；或者，第一数字信号为 0，第二数字信号为1；第一数字信号为1，第二数字信号为1。
并且，比较电路12输出的第一比较结果和第二比较结果，也可以以数字信号1或数字信号0的形式输出。例如，若目标电压大于参考电压Vref，则比较电路12输出的第一比较结果为1；若目标电压小于或等于参考电压Vref，则比较电路12输出的第二比较结果为 0。又例如，若目标电压大于参考电压Vref，则比较电路12输出的第一比较结果为0；若目标电压小于或等于参考电压Vref，则比较电路12输出的第二比较结果为1。为了方便描述，下文中均以第一比较结果为1，第二比较结果为0进行描述。
前文提到，在较小电压下经过多次反复擦写后，铁电存储单元11的铁电性能逐渐降低。具体可以表现为在读取阶段读取不充分，在写入阶段写入不充分。此外，也可以是在除较小电压下多次反复擦写以外的其他场景下，铁电存储单元11的铁电性能较低。例如，在集成电路量产前的测试阶段，因施加在铁电电容CFE的第一电极层或第二电极层的电压较小，使得读取阶段读取不充分，或者写入阶段写入不充分。
下面以检测读取阶段是否读取充分为例，举例说明本申请实施例提供的集成电路的工作原理。
第一种情况，参考图3a所示的集成电路的电路结构，在前述电路连接关系的基础上，位线BL还与比较电路12的输入端电连接。第一数字信号可以为1，第二数字信号可以为0。
如图4a和图4b所示，在写入阶段，字线WL上的电位为高电平，晶体管导通。位线 BL上的电位为高电平，板线PL上的电位为低电平，位线BL上的电荷通过晶体管写入铁电电容CFE，即，向铁电电容CFE写入第一数字信号1。
请继续参考图4a和图4b，在读取阶段，字线WL上的电位为高电平，晶体管导通。板线PL上的电位为高电平，位线BL上的电位为低电平，板线PL上的电荷通过晶体管写入铁电电容CFE，即，向铁电电容CFE写入第二数字信号0，以将铁电电容CFE中的电荷读出至位线BL上。如图4a和图4b所示，撤去板线PL上的电压后，位线BL上的电压值升高。
由于在写入阶段和读取阶段，向铁电电容CFE施加的电场方向相反，因此，铁电电容CFE的极化状态发生翻转，读出的总电荷量Q＝2PrAMFM。其中，Pr表示铁电电容CFE的剩余极化强度，AMFM表示第一电极层和第二电极层与铁电功能层的重叠区域的面积。
根据公式Q＝2PrAMFM可以看出，铁电电容CFE的剩余极化强度Pr与读取阶段读出的总电荷量Q有关，读出的总电荷量Q越大，铁电电容CFE的剩余极化强度Pr越大；反之，铁电电容CFE的剩余极化强度Pr越小。
此外需要说明的是，由于位线BL通过晶体管与铁电电容CFE电连接，因此，在读取阶段，位线BL上的电位可以被板线PL上的电位短暂拉高。即，如图4a和图4b所示，在板线PL为高电平的时间段内，位线BL上的电位升高，且位线BL上的电压可以小于板线PL上的电压。
请继续参考图4a和图4b，在读取阶段，从铁电电容CFE读出的电荷，可以通过位线BL输入至比较电路12的输入端。
在一些可能实现的方式中，如图3a所示，集成电路还可以包括第一电容C1，第一电容C1与比较电路12的输入端和位线BL电连接。第一电容C1用于接收并存储铁电电容 CFE发生极化翻转时释放的电荷。当比较电路12被使能时，第一电容C1将存储的电荷以电压形成输入至比较电路12，即，第一电容C1向比较电路12输入目标电压，该目标电压可以是撤去板线PL上的电压后，位线BL上的电压变化值ΔVBL。根据电容、电压、以及电荷之间的公式可以得到，撤去板线PL上的电压后，位线BL上的电压变化值为其中，C1表示第一电容C1的电容值；位线BL上的电压变化值ΔVBL即为铁电电容CFE的存储窗口，其表示读取阶段撤去板线PL上的电压后，位线BL上的电压值，与读取阶段位线BL上的初始电压值之差。
比较电路12被使能后，可以对接收的目标电压ΔVBL和参考电压Vref进行比较，若目标电压ΔVBL大于参考电压Vref，则比较电路12输出第一比较结果1，说明参与铁电极化状态翻转的电荷足够多，剩余极化强度Pr足以在读取阶段写入第二数字信号0。若目标电压ΔVBL小于或等于参考电压Vref，则比较电路12输出第二比较结果0，说明参与铁电极化状态翻转的电荷不够多，剩余极化强度Pr不足以在读取阶段写入第二数字信号0。
然而，前文提到，在剩余极化强度Pr足以在读取阶段写入第二数字信号0的情况下，若剩余极化强度Pr过大，将不可避免引入新的氧空位等缺陷，损伤铁电电容CFE。因此，在剩余极化强度Pr足以在读取阶段写入第二数字信号0的情况下，可以尽可能减小铁电电容CFE的剩余极化强度Pr，以延长铁电电容CFE的耐久性。
根据公式Q＝2PrAMFM可知，剩余极化强度Pr与读取阶段读出的总电荷量Q正相关，而读取阶段的读电压和读脉冲宽度，决定了读取阶段读出的总电荷量Q。因此，本申请实施例可以通过调节读取阶段的读电压和读脉冲宽度，来延长铁电电容CFE的耐久性。此处需要说明的是，在本实施例中，读取阶段的读电压和读脉冲宽度，是指，读取阶段向板线 PL施加的电压和脉冲宽度。
具体的，如图4a和图4b所示，可以先写入第一数字信号1，后以读电压V1和读脉冲宽度t1进行读取操作，写入第二数字信号0。比较电路12被使能后，对接收的目标电压ΔVBL和参考电压Vref进行比较后，向控制电路13输入第一比较结果1。为了避免当前的读电压V1和读脉冲宽度t1使得剩余极化强度Pr过大，导致铁电电容CFE被损伤，接着，继续写入第一数字信号1，控制电路13控制读电压V1减小为读电压V1`，和/或，控制电路13控制读脉冲宽度t1减小为读脉冲宽度t1`，以读电压V1`和读脉冲宽度t1`、或者读电压V1`和读脉冲宽度t1、或者读电压V1和读脉冲宽度t1`进行读取操作，写入第二数字信号0。若比较电路12向控制电路13输入第二比较结果0，则选取前一次的读电压 V1和读脉冲宽度t1作为读取阶段的读电压和读脉冲宽度；若比较电路12仍然向控制电路13输入第一比较结果1，则仍然重复上述写入和读取操作，且控制电路13控制读电压 V1`和/或读脉冲宽度t1`逐渐减小，直至比较电路12向控制电路13输入第二比较结果0，选取比较电路12输出第二比较结果0前一次的读电压V1`和读脉冲宽度t1`(或者，读电压V1`和读脉冲宽度t1，读电压V1和读脉冲宽度t1`)作为读取阶段的读电压和读脉冲宽度。
由于控制电路13控制读电压V1`和/或读脉冲宽度t1`逐渐减小，后一次的读电压V1` 和/或读脉冲宽度t1`，总是小于前一次的读电压V1`和/或读脉冲宽度t1`(或者，读电压 V1和/或读脉冲宽度t1)，因此，铁电电容CFE的剩余极化强度Pr逐渐减小。并且，由于比较电路12输出第一比较结果1后，输出第二比较结果0，说明参与铁电极化状态翻转的电荷以及剩余极化强度Pr减小，剩余极化强度Pr已不足以在读取阶段写入0。因此，可以选取比较电路12输出第二比较结果0前一次的读电压V1`和读脉冲宽度t1`(或者，读电压V1`和读脉冲宽度t1，读电压V1和读脉冲宽度t1`)作为读取阶段的读电压和读脉冲宽度。
这样一来，读取阶段的读电压和读脉冲宽度既可以确保参与铁电极化状态翻转的电荷足够多，剩余极化强度Pr足以在读取阶段写入0，还可以避免因读电压和/或读脉冲宽度过大，导致剩余极化强度Pr过大，从而损伤铁电电容CFE，影响铁电电容CFE的耐久性。
此处需要说明的是，本申请实施例不对读电压和读脉冲宽度减小时的步长进行限定，多次减小读电压和读脉冲宽度时，可以以相同步长减小读电压，以相同步长减小读脉冲宽度；也可以以不同步长减小读电压，以不同步长减小读脉冲宽度。
例如，以相同步长减小读电压，以相同步长减小读脉冲宽度，减小读电压的方式可以是V`＝V-ΔV，即，当前的读电压V减小ΔV，即为后一次的读电压V`。减小读脉冲宽度的方式可以是t`＝t-Δt，即，当前的读脉冲宽度t减小Δt，即为后一次的读脉冲宽度t`。其中，ΔV和Δt均为正数。
又例如，以不同不同步长减小读电压，以不同步长减小读脉冲宽度，减小读电压的方式可以是V`＝V*(1-ΔV)，即，当前的读电压V减小V*ΔV，即为后一次的读电压V`。减小读脉冲宽度的方式可以是t`＝t*(1-Δt)，即，当前的读脉冲宽度t减小t*Δt，即为后一次的读脉冲宽度t`。其中，ΔV和Δt均为正数。在一些可能实现的方式中，ΔV可以是当前读电压V的1％、或5％、或10％等，Δt可以是当前脉冲宽度t的1％、或5％、或10％等。
图4c示出了经实验得到的通过减小读脉冲宽度，实现延长铁电电容CFE的耐久性的对比图。通过本申请实施例的方式减小读脉冲宽度，可以使铁电电容CFE的擦写次数从106次，延长至109次，有效延长了铁电电容CFE的耐久性。
前述实施例举例示出了检测读取阶段是否读取充分时，读取充分、且剩余极化强度 Pr过大的情况。在另一些实施例中，在检测读取阶段是否读取充分时，比较电路12还可以输出第二比较结果0，说明参与铁电极化状态翻转的电荷不够多，剩余极化强度Pr不足以在读取阶段写入第二数字信号0。
此情况下，本申请还可以公开另一实施例，本实施例同样可以通过调节读取阶段的读电压和读脉冲宽度，一方面，提高铁电电容CFE的剩余极化强度，以确保铁电电容CFE可以正常工作；另一方面，还可以避免铁电电容CFE的剩余极化强度过大，损伤铁电电容 CFE。
具体的，如图5a和图5b所示，可以先写入第一数字信号1，后以读电压V1和读脉冲宽度t1进行读取操作，写入第二数字信号0。比较电路12被使能后，对接收的目标电压ΔVBL和参考电压Vref进行比较后，向控制电路13输入第二比较结果0。接着，铁电电容CFE可以正常工作，继续写入第一数字信号1，控制电路13控制读电压V1增大为读电压V1`，和/或，控制电路13控制读脉冲宽度t1增大为读脉冲宽度t1`，以读电压V1`和读脉冲宽度t1`、或者读电压V1`和读脉冲宽度t1、或者读电压V1和读脉冲宽度t1`进行读取操作，写入第二数字信号0。若比较电路12向控制电路13输入第一比较结果1，则选取本次的读电压和读脉冲宽度作为读取阶段的读电压和读脉冲宽度；若比较电路12仍然向控制电路13输入第二比较结果0，则仍然重复上述写入和读取操作，且控制电路13控制读电压V1`和/或读脉冲宽度t1`逐渐增大，直至比较电路12向控制电路13输入第一比较结果1，选取比较电路12首次输出第一比较结果1时的读电压和读脉冲宽度作为读取阶段的读电压和读脉冲宽度。
由于控制电路13控制读电压V1`和/或读脉冲宽度t1`逐渐增大，后一次的读电压V1` 和/或读脉冲宽度t1`，总是大于前一次的读电压V1`和/或读脉冲宽度t1`(或者，读电压 V1和读脉冲宽度t1)，因此，铁电电容CFE的剩余极化强度Pr逐渐增大。并且，由于比较电路12输出第二比较结果0后，输出第一比较结果1，说明参与铁电极化状态翻转的电荷以及剩余极化强度Pr增大，剩余极化强度Pr足以在读取阶段写入0。因此，可以选取首次输出第一比较结果1的读电压和读脉冲宽度作为读取阶段的读电压和读脉冲宽度。
这样一来，既可以确保铁电电容CFE满足其存储功能，还可以确保参与铁电极化状态翻转的电荷足够多，剩余极化强度Pr足以在读取阶段写入0，避免因读电压和/或读脉冲宽度过大，导致剩余极化强度Pr过大，从而损伤铁电电容CFE，影响铁电电容CFE的耐久性。
此处需要说明的是，本申请实施例不对读电压和读脉冲宽度增大时的步长进行限定，多次增大读电压和读脉冲宽度时，可以以相同步长增大读电压，以相同步长增大读脉冲宽度；也可以以不同步长增大读电压，以不同步长增大读脉冲宽度。
例如，以相同步长增大读电压，以相同步长增大读脉冲宽度，增大读电压的方式可以是V`＝V+ΔV，即，当前的读电压V增大ΔV，即为后一次的读电压V`。增大读脉冲宽度的方式可以是t`＝t+Δt，即，当前的读脉冲宽度t增大Δt，即为后一次的读脉冲宽度t`。其中，ΔV和Δt均为正数。
又例如，以不同不同步长增大读电压，以不同步长增大读脉冲宽度，增大读电压的方式可以是V`＝V*(1+ΔV)，即，当前的读电压V增大V*ΔV，即为后一次的读电压V`。增大读脉冲宽度的方式可以是t`＝t*(1+Δt)，即，当前的读脉冲宽度t增大t*Δt，即为后一次的读脉冲宽度t`。其中，ΔV和Δt均为正数。在一些可能实现的方式中，ΔV可以是当前读电压V的1％、或5％、或10％等，Δt可以是当前脉冲宽度t的1％、或5％、或 10％等。调节后的读电压增加至4V或者增加至初始电压值V的1.5倍后，控制电路13可以不再控制读电压继续增加。调节后的读脉冲宽度增加至2μs后，控制电路13可以不再控制读脉冲宽度继续增加。
此外需要说明的是，上述两个实施例，分开描述了比较电路12输出第一比较结果1，控制电路13控制板线PL上的读电压和/或读脉冲宽度减小的方案，以及比较电路输出第二比较结果0，控制电路13控制板线PL上的读电压和/或读脉冲宽度增大的方案。在另一些可能实现的方式中，两种方案还可以相结合，以确定出更加合适的读电压和/或读脉冲宽度，以尽可能同时满足铁电电容CFE的剩余极化强度足以使其正常工作，并避免铁电电容CFE的剩余极化强度过大，损伤铁电电容CFE。
具体的，仍采用前述实施例的方式在写入阶段写入第一数字信号1，在读取阶段写入第二数字信号0。若比较电路12向控制电路13输入第一比较结果1，则可以逐渐减小读电压V1和/或读脉冲宽度t1，直至比较电路12向控制电路13输入第二比较结果0。其中，使得比较电路12输出第二比较结果0时的读电压V1和/或读脉冲宽度t1，相较于前一次的读电压V1和/或读脉冲宽度t1，其步长为第一步长。之后，还可以以第二步长逐渐增加读电压V1和/或读脉冲宽度t1，直至比较电路12向控制电路13输入第一比较结果1。控制电路13选取本次接收第一比较结果1的读电压V1和/或读脉冲宽度t1，作为读取阶段的读脉冲宽度和/或读电压。其中，第一步长大于第二步长。即，用于减小读电压V1的第一步长大于用于增大读电压V1的第二步长，用于减小读脉冲宽度t1的第一步长大于用于增大读脉冲宽度t1的第二步长。
或者，仍采用前述实施例的方式在写入阶段写入第一数字信号1，在读取阶段写入第二数字信号0。若比较电路12向控制电路13输入第二比较结果0，则可以逐渐增加读电压V1和/或读脉冲宽度t1，直至比较电路12向控制电路13输入第一比较结果1。其中，使得比较电路12输出第一比较结果1时的读电压V1和/或读脉冲宽度t1，相较于前一次的读电压V1和/或读脉冲宽度t1，其步长为第一步长。之后，还可以以第二步长逐渐减小读电压V1和/或读脉冲宽度t1，直至比较电路12向控制电路13输入第二比较结果0。控制电路13选取本次接收第二比较结果0前一次的读电压V1和/或读脉冲宽度t1，作为读取阶段的读脉冲宽度和/或读电压。其中，第一步长大于第二步长。即，用于增加读电压 V1的第一步长大于用于减小读电压V1的第二步长，用于增加读脉冲宽度t1的第一步长大于用于减小读脉冲宽度t1的第二步长。
第二种情况，参考图3b所示的集成电路的电路结构，板线PL还与比较电路12的输入端电连接。第一数字信号可以为0，第二数字信号可以为1。
如图6a和图6b所示，在写入阶段，字线WL上的电位为高电平，晶体管导通。位线 BL上的电位为低电平，板线PL上的电位为高电平，板线PL上的电荷通过晶体管写入铁电电容CFE，即，向铁电电容CFE写入第一数字信号0。
请继续参考图6a和图6b，在读取阶段，字线WL上的电位为高电平，晶体管导通。板线PL上的电位为低电平，位线BL上的电位为高电平，位线BL上的电荷通过晶体管写入铁电电容CFE，即，向铁电电容CFE写入第二数字信号1，以将铁电电容CFE中的电荷读出至板线PL上。如图6a和图6b所示，撤去位线BL上的电压后，板线PL上的电压值升高。
由于在写入阶段和读取阶段，向铁电电容CFE施加的电场方向相反，因此，铁电电容CFE的极化状态发生翻转，读出的总电荷量Q＝2PrAMFM。
根据公式Q＝2PrAMFM可以看出，铁电电容CFE的剩余极化强度Pr与读取阶段读出的总电荷量Q有关，读出的总电荷量Q越大，铁电电容CFE的剩余极化强度Pr越大；反之，铁电电容CFE的剩余极化强度Pr越小。
此外需要说明的是，由于板线PL通过晶体管与铁电电容CFE电连接，因此，在读取阶段，板线PL上的电位可以被位线BL上的电位短暂拉高。即，如图6a和图6b所示，在位线BL为高电平的时间段内，板线PL上的电位升高，且板线PL上的电压可以小于位线BL上的电压。
请继续参考图6a和图6b，在读取阶段，从铁电电容CFE读出的电荷，可以通过板线PL输入至比较电路12的输入端。
在一些可能实现的方式中，如图3b所示，集成电路还可以包括第二电容C2，第二电容C2与比较电路12的输入端和板线PL电连接。第二电容C2用于接收并存储铁电电容 CFE发生极化翻转时释放的电荷。当比较电路12被使能时，第二电容C2将存储的电荷以电压形成输入至比较电路12，即，第二电容C2向比较电路12输入目标电压，该目标电压可以是撤去位线BL上的电压后，板线PL上的电压变化值ΔVPL。根据电容、电压、以及电荷之间的公式可以得到，撤去位线BL上的电压后，板线PL上的电压变化值为其中，C2表示第二电容C2的电容值；板线PL上的电压变化值ΔVPL即为铁电电容CFE的存储窗口，其表示读取阶段撤去位线BL上的电压后，板线PL上的电压值，与读取阶段板线PL上的初始电压值之差。
比较电路12被使能后，可以对接收的目标电压ΔVPL和参考电压Vref进行比较，若目标电压ΔVPL大于参考电压Vref，则比较电路12输出第一比较结果1，说明参与铁电极化状态翻转的电荷足够多，剩余极化强度Pr足以在读取阶段写入0。若目标电压ΔVPL小于或等于参考电压Vref，则比较电路12输出第二比较结果0，说明参与铁电极化状态翻转的电荷不够多，剩余极化强度Pr不足以在读取阶段写入0。
然而，前文提到，在剩余极化强度Pr足以在读取阶段写入0的情况下，若剩余极化强度Pr过大，将不可避免引入新的氧空位等缺陷，损伤铁电电容CFE。因此，在剩余极化强度Pr足以在读取阶段写入0的情况下，可以尽可能减小铁电电容CFE的剩余极化强度 Pr，以延长铁电电容CFE的耐久性。
根据公式Q＝2PrAMFM已知，剩余极化强度Pr与读取阶段读出的总电荷量Q正相关，而读取阶段的读电压和读脉冲宽度，决定了读取阶段读出的总电荷量Q。因此，本申请实施例可以通过调节读取阶段的读电压和读脉冲宽度，来延长铁电电容CFE的耐久性。此处需要说明的是，在本实施例中，读取阶段的读电压和读脉冲宽度，是指，读取阶段向位线 BL施加的电压和脉冲宽度。
具体的，如图6a和图6b所示，可以先写入第一数字信号0，后以读电压V1和读脉冲宽度t1进行读取操作，写入第二数字信号1。比较电路12对接收的目标电压ΔVPL和参考电压Vref进行比较后，向控制电路13输入第一比较结果1。为了避免当前的读电压V1 和读脉冲宽度t1使得剩余极化强度Pr过大，导致铁电电容CFE被损伤，接着，继续写入第一数字信号0，控制电路13控制读电压V1减小为读电压V1`，和/或，控制电路13控制读脉冲宽度t1减小为读脉冲宽度t1`，以读电压V1`和读脉冲宽度t1`、或者读电压V1` 和读脉冲宽度t1、或者读电压V1和读脉冲宽度t1`进行读取操作，写入第二数字信号1。若比较电路12向控制电路13输入第二比较结果0，则选取前一次的读电压V1和读脉冲宽度t1作为读取阶段的读电压和读脉冲宽度；若比较电路12仍然向控制电路输入第一比较结果1，则仍然重复上述写入和读取操作，且控制电路13控制读电压V1`和/或读脉冲宽度t1`逐渐减小，直至比较电路12向控制电路13输入第二比较结果0，选取比较电路 12输出第二比较结果0前一次的读电压V1`和读脉冲宽度t1`(或者，读电压V1`和读脉冲宽度t1，读电压V1和读脉冲宽度t1`)作为读取阶段的读电压和读脉冲宽度。
由于控制电路13控制读电压V1`和/或读脉冲宽度t1`逐渐减小，后一次的读电压V1` 和/或读脉冲宽度t1`，总是小于前一次的读电压V1`和/或读脉冲宽度t1`(或者，读电压 V1和/或读脉冲宽度t1)，因此，铁电电容CFE的剩余极化强度Pr逐渐减小。并且，由于比较电路12输出第一比较结果1后，输出第二比较结果0，说明参与铁电极化状态翻转的电荷以及剩余极化强度Pr减小，剩余极化强度Pr已不足以在读取阶段写入0。因此，可以选取比较电路12输出第二比较结果0前一次的读电压V1`和读脉冲宽度t1`(或者，读电压V1`和读脉冲宽度t1，读电压V1和读脉冲宽度t1`)作为读取阶段的读电压和读脉冲宽度。
这样一来，读取阶段的读电压和读脉冲宽度既可以确保参与铁电极化状态翻转的电荷足够多，剩余极化强度Pr足以在读取阶段写入0，还可以避免因读电压和/或读脉冲宽度过大，导致剩余极化强度Pr过大，从而损伤铁电电容CFE，影响铁电电容CFE的耐久性。
此处需要说明的是，本申请实施例不对读电压和读脉冲宽度减小时的步长进行限定，多次减小读电压和读脉冲宽度时，可以以相同步长减小读电压，以相同步长减小读脉冲宽度；也可以以不同步长减小读电压，以不同步长减小读脉冲宽度。其具体的举例说明，可以与前述实施例减小读电压和读脉冲宽度的举例说明相同，在此不再赘述。
前述实施例举例示出了检测读取阶段是否读取充分时，读取充分、且剩余极化强度 Pr过大的情况。在另一些实施例中，在检测读取阶段是否读取充分时，比较电路12还可以输出第二比较结果0，说明参与铁电极化状态翻转的电荷不够多，剩余极化强度Pr不足以在读取阶段写入0。
此情况下，本申请还可以公开另一实施例，本实施例同样可以通过调节读取阶段的读电压和读脉冲宽度，一方面，提高铁电电容CFE的剩余极化强度，以确保铁电电容CFE可以正常工作；另一方面，还可以避免铁电电容CFE的剩余极化强度过大，损伤铁电电容 CFE。
具体的，如图7a和图7b所示，可以先写入第一数字信号0，后以读电压V1和读脉冲宽度t1进行读取操作，写入第二数字信号1。比较电路12对接收的目标电压ΔVPL和参考电压Vref进行比较后，向控制电路13输入第二比较结果0。接着，为了确保铁电电容 CFE可以正常工作，继续写入第一数字信号0，控制电路13控制读电压V1增大为读电压 V1`，和/或，控制电路13控制读脉冲宽度t1增大为读脉冲宽度t1`，以读电压V1`和读脉冲宽度t1`、或者读电压V1`和读脉冲宽度t1、或者读电压V1和读脉冲宽度t1`进行读取操作，写入第二数字信号1。若比较电路12向控制电路13输入第一比较结果1，则选取本次的读电压和读脉冲宽度作为读取阶段的读电压和读脉冲宽度；若比较电路12仍然向控制电路13输入第二比较结果0，则仍然重复上述写入和读取操作，且控制电路13控制读电压V1`和/或读脉冲宽度t1`逐渐增大，直至比较电路12向控制电路13输入第一比较结果1，选取比较电路12首次输出第一比较结果1时的读电压和读脉冲宽度作为读取阶段的读电压和读脉冲宽度。
由于控制电路13控制读电压V1`和/或读脉冲宽度t1`逐渐增大，后一次的读电压V1` 和/或读脉冲宽度t1`，总是大于前一次的读电压V1`和/或读脉冲宽度t1`(或者，读电压 V1和读脉冲宽度t1)，因此，铁电电容CFE的剩余极化强度Pr逐渐增大。并且，由于比较电路12输出第二比较结果0后，输出第一比较结果1，说明参与铁电极化状态翻转的电荷以及剩余极化强度Pr增大，剩余极化强度Pr足以在读取阶段写入0。因此，可以选取首次输出第一比较结果1的读电压和读脉冲宽度作为读取阶段的读电压和读脉冲宽度。
这样一来，既可以确保铁电电容CFE满足其存储功能，还可以确保参与铁电极化状态翻转的电荷足够多，剩余极化强度Pr足以在读取阶段写入0，避免因读电压和/或读脉冲宽度过大，导致剩余极化强度Pr过大，从而损伤铁电电容CFE，影响铁电电容CFE的耐久性。
此处需要说明的是，本申请实施例不对读电压和读脉冲宽度增大时的步长进行限定，多次增大读电压和读脉冲宽度时，可以以相同步长增大读电压，以相同步长增大读脉冲宽度；也可以以不同步长增大读电压，以不同步长增大读脉冲宽度。其具体的举例说明，可以与前述实施例增加读电压和读脉冲宽度的举例说明相同，在此不再赘述。
此外需要说明的是，上述两个实施例，分开描述了比较电路12输出第一比较结果1，控制电路13控制位线BL上的读电压和/或读脉冲宽度减小的方案，以及比较电路输出第二比较结果0，控制电路13控制位线BL上的读电压和/或读脉冲宽度增大的方案。在另一些可能实现的方式中，两种方案还可以相结合，以确定出更加合适的读电压和/或读脉冲宽度，以尽可能同时满足铁电电容CFE的剩余极化强度足以使其正常工作，并避免铁电电容CFE的剩余极化强度过大，损伤铁电电容CFE。
具体的，仍采用前述实施例的方式在写入阶段写入第一数字信号0，在读取阶段写入第二数字信号1。若比较电路12向控制电路13输入第一比较结果1，则可以逐渐减小读电压V1和/或读脉冲宽度t1，直至比较电路12向控制电路13输入第二比较结果0。其中，使得比较电路12输出第二比较结果0时的读电压V1和/或读脉冲宽度t1，相较于前一次的读电压V1和/或读脉冲宽度t1，其步长为第一步长。之后，还可以以第二步长逐渐增加读电压V1和/或读脉冲宽度t1，直至比较电路12向控制电路13输入第一比较结果1。控制电路13选取本次接收第一比较结果1的读电压V1和/或读脉冲宽度t1，作为读取阶段的读脉冲宽度和/或读电压。其中，第一步长大于第二步长。即，用于减小读电压V1的第一步长大于用于增大读电压V1的第二步长，用于减小读脉冲宽度t1的第一步长大于用于增大读脉冲宽度t1的第二步长。
或者，仍采用前述实施例的方式在写入阶段写入第一数字信号0，在读取阶段写入第二数字信号1。若比较电路12向控制电路13输入第二比较结果0，则可以逐渐增加读电压V1和/或读脉冲宽度t1，直至比较电路12向控制电路13输入第一比较结果1。其中，使得比较电路12输出第一比较结果1时的读电压V1和/或读脉冲宽度t1，相较于前一次的读电压V1和/或读脉冲宽度t1，其步长为第一步长。之后，还可以以第二步长逐渐减小读电压V1和/或读脉冲宽度t1，直至比较电路12向控制电路13输入第二比较结果0。控制电路13选取本次接收第二比较结果0前一次的读电压V1和/或读脉冲宽度t1，作为读取阶段的读脉冲宽度和/或读电压。其中，第一步长大于第二步长。即，用于增加读电压 V1的第一步长大于用于减小读电压V1的第二步长，用于增加读脉冲宽度t1的第一步长大于用于减小读脉冲宽度t1的第二步长。
上述实施例描述了检测读取阶段是否读取充分的情况，在另一个实施例中，在集成电路的电路结构不变的情况下，还可以检测写入阶段是否写入充分，以确保铁电电容CFE正常工作，并避免因铁电电容CFE的剩余极化强度Pr过大，导致铁电电容CFE被损伤。假设铁电存储单元11的初始写入状态为第二数字信号，读取阶段的状态也为第二数字信号，则可以在初始写入状态与读取阶段之间，写入第一数字信号，以实现铁电存储单元11的极化状态在相反电场下发生翻转。
具体的，如图3a和图3b所示，铁电存储单元11，用于在写入阶段依次写入第二数字信号和第一数字信号，在读取阶段写入第二数字信号，并在读取阶段对铁电存储单元11 的极化状态进行翻转，以得到目标电压，将目标电压输入至比较电路；第一数字信号与第二数字信号不同。
比较电路12，用于对目标电压与参考电压进行比较，若目标电压大于参考电压，则向控制电路13输入第一比较结果。
控制电路13，用于接收第一比较结果，控制铁电存储单元11重复写入阶段和读取阶段，并逐渐减小写入阶段写入第一数字信号的写脉冲宽度和/或写电压值，直至接收到比较电路12输入的用于指示目标电压小于或等于参考电压的第二比较结果，选取首次接收第二比较结果前一次的写脉冲宽度和/或写电压值，作为写入阶段写入第一数字信号的写脉冲宽度和/或写电压值。
在一些可能实现的方式中，铁电存储单元11可以包括电连接的晶体管和铁电电容CFE。本申请实施例不对晶体管和铁电电容CFE的数量进行限定。铁电存储单元11可以包括一个晶体管和一个铁电电容CFE，也可以包括多个晶体管和多个铁电电容CFE。其中，晶体管可以包括P型晶体管，和/或，N型晶体管。
在一些可能实现的方式中，集成电路还可以包括字线WL、位线BL、以及板线PL。可以通过控制字线WL、位线BL、以及板线PL的电位，以在写入阶段向铁电存储单元 11写入第一数字信号，在读取阶段向铁电存储单元11写入第二数字信号。其中，字线 WL可以与晶体管的栅极电连接，位线BL与晶体管的第一极电连接，板线PL与晶体管的第二极电连接。
此外，本申请实施例中关于铁电存储单元与字线WL、位线BL、以及板线PL的连接关系、第一比较结果、第二比较结果等的解释说明，均与前述实施例相同，在此不再赘述。
下面以检测写入阶段是否写入充分为例，举例说明本申请实施例提供的集成电路的工作原理。
第一种情况，参考图3a所示的集成电路的电路结构，在上述电路连接关系的基础上，位线BL还与比较电路12的输入端电连接。第一数字信号可以为1，第二数字信号可以为0。
如图8a和图8b所示，在写入阶段，字线WL上的电位为高电平，晶体管导通。位线 BL上的电位为低电平，板线PL上的电位为高电平，板线PL上的电荷通过晶体管写入铁电电容CFE，即，向铁电电容CFE写入第二数字信号0。之后，位线BL上的电位为高电平，板线PL上的电位为低电平，位线BL上的电荷通过晶体管写入铁电电容CFE，即，向铁电电容CFE写入第一数字信号1。
请继续参考图8a和图8b，在读取阶段，字线WL上的电位为高电平，晶体管导通。板线PL上的电位为高电平，位线BL上的电位为低电平，板线PL上的电荷通过晶体管写入铁电电容CFE，即，向铁电电容CFE写入第二数字信号0，以将铁电电容CFE中的电荷读出至位线BL上。如图8a和图8b所示，撤去板线PL上的电压后，位线BL上的电压值升高。
由于在写入阶段，向铁电电容CFE施加的电场方向相反，因此，铁电电容CFE的极化状态发生翻转，读出的总电荷量Q＝2PrAMFM。其中，Pr表示铁电电容CFE的剩余极化强度， AMFM表示第一电极层和第二电极层与铁电功能层的重叠区域的面积。
根据公式Q＝2PrAMFM可以看出，铁电电容CFE的剩余极化强度Pr与写入阶段写入第一数字信号1时的总电荷量Q有关，写入第一数字信号1时的总电荷量Q越大，铁电电容CFE的剩余极化强度Pr越大；反之，铁电电容CFE的剩余极化强度Pr越小。
请继续参考图8a和图8b，在写入阶段写入铁电电容CFE的电荷，可以在读取阶段通过位线BL输入至比较电路12的输入端。
在一些可能实现的方式中，如图3a所示，集成电路还可以包括第一电容C1，第一电容C1与比较电路12的输入端和位线BL电连接。第一电容C1用于接收并存储铁电电容 CFE发生极化翻转时释放的电荷。当比较电路12被使能时，第一电容C1将存储的电荷以电压形成输入至比较电路12，即，第一电容C1向比较电路12输入目标电压，该目标电压可以是读取阶段撤去板线PL上的电压后，位线BL上的电压变化值ΔVBL。根据电容、电压、以及电荷之间的公式可以得到，撤去板线PL上的电压后，位线BL上的电压变化值为其中，C1表示第一电容C1的电容值；位线BL上的电压变化值ΔVBL即为铁电电容CFE的存储窗口，其表示读取阶段撤去板线PL上的电压后，位线BL上的电压值，与读取阶段位线BL上的初始电压值之差。
比较电路12被使能后，可以对接收的目标电压ΔVBL和参考电压Vref进行比较，若目标电压ΔVBL大于参考电压Vref，则比较电路12输出第一比较结果1，说明参与铁电极化状态翻转的电荷足够多，剩余极化强度Pr足以在写入阶段写入第一数字信号1。若目标电压ΔVBL小于或等于参考电压Vref，则比较电路12输出第二比较结果0，说明参与铁电极化状态翻转的电荷不够多，剩余极化强度Pr不足以在写入阶段写入第一数字信号1。
然而，前文提到，在剩余极化强度Pr足以在写入阶段写入第一数字信号1的情况下，若剩余极化强度Pr过大，将不可避免引入新的氧空位等缺陷，损伤铁电电容CFE。因此，在剩余极化强度Pr足以在写入阶段写入第一数字信号1的情况下，可以尽可能减小铁电电容CFE的剩余极化强度Pr，以延长铁电电容CFE的耐久性。
根据公式Q＝2PrAMFM可知，剩余极化强度Pr与读取阶段读出的总电荷量Q正相关，而写入阶段写入第一数字信号1的写电压和写脉冲宽度，决定了写入阶段写入第一数字信号1的总电荷量Q。因此，本申请实施例可以通过调节写入阶段写入第一数字信号1的写电压和写脉冲宽度，来延长铁电电容CFE的耐久性。
具体的，如图8a和图8b所示，可以依次写入第二数字信号0和第一数字信号1。其中，写入第一数字信号1的写电压可以是V2，写脉冲宽度可以是t2。之后，在读取阶段写入第二数字信号0。比较电路12被使能后，对接收的目标电压ΔVBL和参考电压Vref 进行比较后，向控制电路13输入第一比较结果1。为了避免当前的写电压V2和写脉冲宽度t2使得剩余极化强度Pr过大，导致铁电电容CFE被损伤，接着，继续依次在写入阶段写入第二数字信号0和第一数字信号1，控制电路13控制写入第一数字信号1的写电压 V2减小为写电压V2`，和/或，控制电路13控制写入第一数字信号1的写脉冲宽度t2减小为写脉冲宽度t2`，以写电压V2`和写脉冲宽度t2`、或者写电压V2`和写脉冲宽度t2、或者写电压V2和写脉冲宽度t2`进行写入第一数字信号1的写入操作。若比较电路12向控制电路13输入第二比较结果0，则选取前一次的写电压V2和写脉冲宽度t2作为写入阶段写入第一数字信号1的写电压和写脉冲宽度；若比较电路12仍然向控制电路13输入第一比较结果1，则仍然重复上述写入和读取操作，且控制电路13控制写电压V2`和/或写脉冲宽度t2`逐渐减小，直至比较电路12向控制电路13输入第二比较结果0，选取比较电路12输出第二比较结果0前一次的写电压V2`和写脉冲宽度t2`(或者，写电压V2`和写脉冲宽度t2，写电压V2和写脉冲宽度t2`)作为写入阶段写入第一数字信号1的写电压和写脉冲宽度。
由于控制电路13控制写入阶段写入第一数字信号1的写电压V2`和/或写脉冲宽度t2` 逐渐减小，后一次的写电压V2`和/或写脉冲宽度t2`，总是小于前一次的写电压V2`和/或写脉冲宽度t2`(或者，写电压V2和/或写脉冲宽度t2)，因此，铁电电容CFE的剩余极化强度Pr逐渐减小。并且，由于比较电路12输出第一比较结果1后，输出第二比较结果 0，说明参与铁电极化状态翻转的电荷以及剩余极化强度Pr减小，剩余极化强度Pr已不足以在读取阶段写入0。因此，可以选取比较电路12输出第二比较结果0前一次的写电压V2`和写脉冲宽度t2`(或者，写电压V2`和写脉冲宽度t2，写电压V2和写脉冲宽度t2`) 作为写入阶段写入第一数字信号1的写电压和写脉冲宽度。
这样一来，写入阶段写入第一数字信号的写电压和写脉冲宽度既可以确保参与铁电极化状态翻转的电荷足够多，剩余极化强度Pr足以在读取阶段写入0，还可以避免因写电压和/或写脉冲宽度过大，导致剩余极化强度Pr过大，从而损伤铁电电容CFE，影响铁电电容CFE的耐久性。
此处需要说明的是，本申请实施例不对写入阶段写入第一数字信号1的写电压和写脉冲宽度减小时的步长进行限定，多次减小写入阶段写入第一数字信号1的写电压和写脉冲宽度时，可以以相同步长减小写入阶段写入第一数字信号1的写电压，以相同步长减小写入阶段写入第一数字信号1的写脉冲宽度；也可以以不同步长减小写入阶段写入第一数字信号1的写电压，以不同步长减小写入阶段写入第一数字信号1的写脉冲宽度。其具体的举例说明，可以与前述实施例减小读电压和读脉冲宽度的举例说明相同，在此不再赘述。
前述实施例举例示出了检测写入阶段是否读取充分时，写入充分、且剩余极化强度 Pr过大的情况。在另一些实施例中，在检测写入阶段是否写入充分时，比较电路12还可以输出第二比较结果0，说明参与铁电极化状态翻转的电荷不够多，剩余极化强度Pr不足以在写入阶段写入第一数字信号1。
此情况下，本申请还可以公开另一实施例，本实施例同样可以通过调节写入阶段写入第一数字信号1的写电压和写脉冲宽度，一方面，提高铁电电容CFE的剩余极化强度，以确保铁电电容CFE可以正常工作；另一方面，还可以避免铁电电容CFE的剩余极化强度过大，损伤铁电电容CFE。
具体的，如图9a和图9b所示，可以先写入第二数字信号0，再写入第一数字信号1。其中，写入第一数字信号的写电压可以为V2，写入第一数字信号1的写脉冲宽度可以为 t2。之后，在读取阶段写入第二数字信号0。比较电路12被使能后，对接收的目标电压ΔVBL和参考电压Vref进行比较后，向控制电路13输入第二比较结果0。接着，铁电电容CFE可以正常工作，继续写入第一数字信号1，控制电路13控制写电压V2增大为写电压V2`，和/或，控制电路13控制写脉冲宽度t2增大为写脉冲宽度t2`，以写电压V2`和写脉冲宽度 t2`、或者写电压V2`和写脉冲宽度t2、或者写电压V2和写脉冲宽度t2`进行写入第一数字信号1的写入操作。若比较电路12向控制电路13输入第一比较结果1，则选取本次的写电压和写脉冲宽度作为写入阶段写入第一数字信号1的写电压和写脉冲宽度；若比较电路 12仍然向控制电路13输入第二比较结果0，则仍然重复上述写入和读取操作，且控制电路13控制写电压V2`和/或写脉冲宽度t2`逐渐增大，直至比较电路12向控制电路13输入第一比较结果1，选取比较电路12首次输出第一比较结果1时的写电压和写脉冲宽度作为写入阶段写入第一数字信号1的写电压和写脉冲宽度。
由于控制电路13控制写入阶段写入第一数字信号1的写电压V2`和/或写脉冲宽度t2` 逐渐增大，后一次的写电压V2`和/或写脉冲宽度t2`，总是大于前一次的写电压V2`和/或写脉冲宽度t2`(或者，写电压V2和写脉冲宽度t2)，因此，铁电电容CFE的剩余极化强度Pr逐渐增大。并且，由于比较电路12输出第二比较结果0后，输出第一比较结果1，说明参与铁电极化状态翻转的电荷以及剩余极化强度Pr增大，剩余极化强度Pr足以在读取阶段写入0。因此，可以选取首次输出第一比较结果1的写电压和写脉冲宽度作为写入阶段写入第一数字信号1的写电压和写脉冲宽度。
这样一来，既可以确保铁电电容CFE满足其存储功能，还可以确保参与铁电极化状态翻转的电荷足够多，剩余极化强度Pr足以在写入阶段写入第一数字信号1，避免因写入第一数字信号1的写电压和/或写脉冲宽度过大，导致剩余极化强度Pr过大，从而损伤铁电电容CFE，影响铁电电容CFE的耐久性。
此处需要说明的是，本申请实施例不对写入阶段写入第一数字信号1的写电压和写脉冲宽度增大时的步长进行限定，多次增大写入阶段写入第一数字信号1的写电压和写脉冲宽度时，可以以相同步长增大写入阶段写入第一数字信号1的写电压，以相同步长增大写入阶段写入第一数字信号1的写脉冲宽度；也可以以不同步长增大写入阶段写入第一数字信号1的写电压，以不同步长增大写入阶段写入第一数字信号1的写脉冲宽度。其具体的举例说明，可以与前述实施例增大读电压和读脉冲宽度的举例说明相同，在此不再赘述。
此外需要说明的是，上述两个实施例，分开描述了比较电路12输出第一比较结果1，控制电路13控制位线BL上的写电压和/或写脉冲宽度减小的方案，以及比较电路输出第二比较结果0，控制电路13控制位线BL上的写电压和/或写脉冲宽度增大的方案。在另一些可能实现的方式中，两种方案还可以相结合，以确定出更加合适的写电压和/或写脉冲宽度，以尽可能同时满足铁电电容CFE的剩余极化强度足以使其正常工作，并避免铁电电容CFE的剩余极化强度过大，损伤铁电电容CFE。
具体的，仍采用前述实施例的方式在写入阶段依次写入第二数字信号0和第一数字信号1，在读取阶段写入第二数字信号0。若比较电路12向控制电路13输入第一比较结果1，则可以逐渐减小写入阶段写入第一数字信号1的写电压V2和/或写脉冲宽度t2，直至比较电路12向控制电路13输入第二比较结果0。其中，使得比较电路12输出第二比较结果0时，写入阶段写入第一数字信号1的写电压V2和/或写脉冲宽度t2，相较于前一次写入阶段写入第一数字信号1的写电压V2和/或写脉冲宽度t2，其步长为第一步长。之后，还可以以第二步长逐渐增加写入阶段写入第一数字信号1的写电压V2和/或写脉冲宽度t2，直至比较电路12向控制电路13输入第一比较结果1。控制电路13选取本次接收第一比较结果1的写电压V2和/或写脉冲宽度t2，作为写入阶段写入第一数字信号1的写脉冲宽度和/或写电压。其中，第一步长大于第二步长。即，用于减小写入阶段写入第一数字信号1的写电压V2的第一步长大于用于增大写入阶段写入第一数字信号1的写电压V2的第二步长，用于减小写入阶段写入第一数字信号1的写脉冲宽度t2的第一步长大于用于增大写入阶段写入第一数字信号1的写脉冲宽度t2的第二步长。
或者，仍采用前述实施例的方式依次在写入阶段写入第二数字信号0和第一数字信号1，在读取阶段写入第二数字信号0。若比较电路12向控制电路13输入第二比较结果0，则可以逐渐增加写入阶段写入第一数字信号1的写电压V2和/或写脉冲宽度t2，直至比较电路12向控制电路13输入第一比较结果1。其中，使得比较电路12输出第一比较结果1 时，写入阶段写入第一数字信号1的写电压V2和/或写脉冲宽度t2，相较于前一次写入阶段写入第一数字信号1的写电压V2和/或写脉冲宽度t2，其步长为第一步长。之后，还可以以第二步长逐渐减小写入阶段写入第一数字信号1的写电压V2和/或写脉冲宽度t2，直至比较电路12向控制电路13输入第二比较结果0。控制电路13选取本次接收第二比较结果0前一次写入阶段写入第一数字信号1的写电压V2和/或写脉冲宽度t2，作为写入阶段写入第一数字信号1的写脉冲宽度和/或写电压。其中，第一步长大于第二步长。即，用于增加写入阶段写入第一数字信号1的写电压V2的第一步长大于用于减小写入阶段写入第一数字信号1的写电压V2的第二步长，用于增加写入阶段写入第一数字信号1的写脉冲宽度t2的第一步长大于用于减小写入阶段写入第一数字信号1的写脉冲宽度t2的第二步长。
第二种情况，参考图3b所示的集成电路的电路结构，板线PL还与比较电路12的输入端电连接。第一数字信号可以为0，第二数字信号可以为1。
如图10a和图10b所示，在写入阶段，字线WL上的电位为高电平，晶体管导通。位线BL上的电位为高电平，板线PL上的电位为低电平，位线BL上的电荷通过晶体管写入铁电电容CFE，即，向铁电电容CFE写入第二数字信号1。之后，位线BL上的电位为低电平，板线PL上的电位为高电平，板线PL上的电荷通过晶体管写入铁电电容CFE，即，向铁电电容CFE写入第一数字信号0。
请继续参考图10a和图10b，在读取阶段，字线WL上的电位为高电平，晶体管导通。位线BL上的电位为高电平，板线PL上的电位为低电平，位线BL上的电荷通过晶体管写入铁电电容CFE，即，向铁电电容CFE写入第二数字信号1，以将铁电电容CFE中的电荷读出至板线PL上。如图10a和图10b所示，撤去位线BL上的电压后，板线PL上的电压值升高。
由于在写入阶段，向铁电电容CFE施加的电场方向相反，因此，铁电电容CFE的极化状态发生翻转，读出的总电荷量Q＝2PrAMFM。其中，Pr表示铁电电容CFE的剩余极化强度， AMFM表示第一电极层和第二电极层与铁电功能层的重叠区域的面积。
根据公式Q＝2PrAMFM可以看出，铁电电容CFE的剩余极化强度Pr与写入阶段写入第一数字信号0时的总电荷量Q有关，写入第一数字信号0时的总电荷量Q越大，铁电电容CFE的剩余极化强度Pr越大；反之，铁电电容CFE的剩余极化强度Pr越小。
请继续参考图10a和图10b，在写入阶段写入铁电电容CFE的电荷，可以在读取阶段通过板线PL输入至比较电路12的输入端。
在一些可能实现的方式中，如图3b所示，集成电路还可以包括第二电容C2，第二电容C2与比较电路12的输入端和位线BL电连接。第二电容C2用于接收并存储铁电电容 CFE发生极化翻转时释放的电荷。当比较电路12被使能时，第二电容C2将存储的电荷以电压形成输入至比较电路12，即，第二电容C2向比较电路12输入目标电压，该目标电压可以是读取阶段撤去位线BL上的电压后，板线PL上的电压变化值ΔVPL。根据电容、电压、以及电荷之间的公式可以得到，撤去位线BL上的电压后，板线PL上的电压变化值为其中，C2表示第二电容C2的电容值；板线PL上的电压变化值ΔVPL即为铁电电容CFE的存储窗口，其表示读取阶段撤去位线BL上的电压后，板线PL上的电压值，与读取阶段板线PL上的初始电压值之差。
比较电路12被使能后，可以对接收的目标电压ΔVPL和参考电压Vref进行比较，若目标电压ΔVPL大于参考电压Vref，则比较电路12输出第一比较结果1，说明参与铁电极化状态翻转的电荷足够多，剩余极化强度Pr足以在写入阶段写入第一数字信号0。若目标电压ΔVPL小于或等于参考电压Vref，则比较电路12输出第二比较结果0，说明参与铁电极化状态翻转的电荷不够多，剩余极化强度Pr不足以在写入阶段写入第一数字信号0。
然而，前文提到，在剩余极化强度Pr足以在写入阶段写入第一数字信号0的情况下，若剩余极化强度Pr过大，将不可避免引入新的氧空位等缺陷，损伤铁电电容CFE。因此，在剩余极化强度Pr足以在写入阶段写入第一数字信号0的情况下，可以尽可能减小铁电电容CFE的剩余极化强度Pr，以延长铁电电容CFE的耐久性。
根据公式Q＝2PrAMFM已知，剩余极化强度Pr与写入阶段写入第一数字信号0的总电荷量Q正相关，而写入阶段写入第一数字信号00的写电压和写脉冲宽度，决定了写入阶段写入第一数字信号0的总电荷量Q。因此，本申请实施例可以通过调节写入阶段写入第一数字信号0的写电压和写脉冲宽度，来延长铁电电容CFE的耐久性。
具体的，如图10a和图10b所示，可以依次写入第二数字信号1和第一数字信号0。其中，写入第一数字信号0的写电压可以是V2，写脉冲宽度可以是t2。之后，在读取阶段写入第二数字信号1。比较电路12被使能后，对接收的目标电压ΔVPL和参考电压Vref 进行比较后，向控制电路13输入第一比较结果1。为了避免当前的写电压V2和写脉冲宽度t2使得剩余极化强度Pr过大，导致铁电电容CFE被损伤，接着，继续依次在写入阶段写入第二数字信号1和第一数字信号0，控制电路13控制写入第一数字信号0的写电压 V2减小为写电压V2`，和/或，控制电路13控制写入第一数字信号0的写脉冲宽度t2减小为写脉冲宽度t2`，以写电压V2`和写脉冲宽度t2`、或者写电压V2`和写脉冲宽度t2、或者写电压V2和写脉冲宽度t2`进行写入第一数字信号0的写入操作。若比较电路12向控制电路13输入第二比较结果0，则选取前一次的写电压V2和写脉冲宽度t2作为写入阶段写入第一数字信号0的写电压和写脉冲宽度；若比较电路12仍然向控制电路13输入第一比较结果1，则仍然重复上述写入和读取操作，且控制电路13控制写电压V2`和/或写脉冲宽度t2`逐渐减小，直至比较电路12向控制电路13输入第二比较结果0，选取比较电路12输出第二比较结果0前一次的写电压V2`和写脉冲宽度t2`(或者，写电压V2`和写脉冲宽度t2，写电压V2和写脉冲宽度t2`)作为写入阶段写入第一数字信号0的写电压和写脉冲宽度。
由于控制电路13控制写入阶段写入第一数字信号0的写电压V2`和/或写脉冲宽度t2` 逐渐减小，后一次的写电压V2`和/或写脉冲宽度t2`，总是小于前一次的写电压V2`和/或写脉冲宽度t2`(或者，写电压V2和/或写脉冲宽度t2)，因此，铁电电容CFE的剩余极化强度Pr逐渐减小。并且，由于比较电路12输出第一比较结果1后，输出第二比较结果 0，说明参与铁电极化状态翻转的电荷以及剩余极化强度Pr减小，剩余极化强度Pr已不足以在读取阶段写入0。因此，可以选取比较电路12输出第二比较结果0前一次的写电压V2`和写脉冲宽度t2`(或者，写电压V2`和写脉冲宽度t2，写电压V2和写脉冲宽度t2`) 作为写入阶段写入第一数字信号0的写电压和写脉冲宽度。
这样一来，写入阶段写入第一数字信号的写电压和写脉冲宽度既可以确保参与铁电极化状态翻转的电荷足够多，剩余极化强度Pr足以在读取阶段写入0，还可以避免因写电压和/或写脉冲宽度过大，导致剩余极化强度Pr过大，从而损伤铁电电容CFE，影响铁电电容CFE的耐久性。
此处需要说明的是，本申请实施例不对写入阶段写入第一数字信号0的写电压和写脉冲宽度减小时的步长进行限定，多次减小写入阶段写入第一数字信号0的写电压和写脉冲宽度时，可以以相同步长减小写入阶段写入第一数字信号0的写电压，以相同步长减小写入阶段写入第一数字信号0的写脉冲宽度；也可以以不同步长减小写入阶段写入第一数字信号0的写电压，以不同步长减小写入阶段写入第一数字信号0的写脉冲宽度。其具体的举例说明，可以与前述实施例减小读电压和读脉冲宽度的举例说明相同，在此不再赘述。
前述实施例举例示出了检测写入阶段是否读取充分时，写入充分、且剩余极化强度 Pr过大的情况。在另一些实施例中，在检测写入阶段是否写入充分时，比较电路12还可以输出第二比较结果0，说明参与铁电极化状态翻转的电荷不够多，剩余极化强度Pr不足以在写入阶段写入第一数字信号0。
此情况下，本申请还可以公开另一实施例，本实施例同样可以通过调节写入阶段写入第一数字信号0的写电压和写脉冲宽度，一方面，提高铁电电容CFE的剩余极化强度，以确保铁电电容CFE可以正常工作；另一方面，还可以避免铁电电容CFE的剩余极化强度过大，损伤铁电电容CFE。
具体的，如图11a和图11b所示，可以先写入第二数字信号1，再写入第一数字信号0。其中，写入第一数字信号的写电压可以为V2，写入第一数字信号0的写脉冲宽度可以为t2。之后，在读取阶段写入第二数字信号1。比较电路12被使能后，对接收的目标电压ΔVPL和参考电压Vref进行比较后，向控制电路13输入第二比较结果0。接着，铁电电容CFE可以正常工作，继续写入第一数字信号0，控制电路13控制写电压V2增大为写电压V2`，和/或，控制电路13控制写脉冲宽度t2增大为写脉冲宽度t2`，以写电压V2`和写脉冲宽度t2`、或者写电压V2`和写脉冲宽度t2、或者写电压V2和写脉冲宽度t2`进行写入第一数字信号的写入操作。若比较电路12向控制电路13输入第一比较结果1，则选取本次的写电压和写脉冲宽度作为写入阶段写入第一数字信号0的写电压和写脉冲宽度；若比较电路12仍然向控制电路13输入第二比较结果0，则仍然重复上述写入和读取操作，且控制电路13控制写电压V2`和/或写脉冲宽度t2`逐渐增大，直至比较电路12向控制电路13输入第一比较结果1，选取比较电路12首次输出第一比较结果1时的写电压和写脉冲宽度作为写入阶段写入第一数字信号0的写电压和写脉冲宽度。
由于控制电路13控制写入阶段写入第一数字信号0的写电压V2`和/或写脉冲宽度t2` 逐渐增大，后一次的写电压V2`和/或写脉冲宽度t2`，总是大于前一次的写电压V2`和/或写脉冲宽度t2`(或者，写电压V2和写脉冲宽度t2)，因此，铁电电容CFE的剩余极化强度Pr逐渐增大。并且，由于比较电路12输出第二比较结果0后，输出第一比较结果1，说明参与铁电极化状态翻转的电荷以及剩余极化强度Pr增大，剩余极化强度Pr足以在读取阶段写入0。因此，可以选取首次输出第一比较结果1的写电压和写脉冲宽度作为写入阶段写入第一数字信号0的写电压和写脉冲宽度。
这样一来，既可以确保铁电电容CFE满足其存储功能，还可以确保参与铁电极化状态翻转的电荷足够多，剩余极化强度Pr足以在写入阶段写入第一数字信号0，避免因写入第一数字信号0的写电压和/或写脉冲宽度过大，导致剩余极化强度Pr过大，从而损伤铁电电容CFE，影响铁电电容CFE的耐久性。
此处需要说明的是，本申请实施例不对写入阶段写入第一数字信号0的写电压和写脉冲宽度增大时的步长进行限定，多次增大写入阶段写入第一数字信号0的写电压和写脉冲宽度时，可以以相同步长增大写入阶段写入第一数字信号0的写电压，以相同步长增大写入阶段写入第一数字信号0的写脉冲宽度；也可以以不同步长增大写入阶段写入第一数字信号0的写电压，以不同步长增大写入阶段写入第一数字信号0的写脉冲宽度。其具体的举例说明，可以与前述实施例增大读电压和读脉冲宽度的举例说明相同，在此不再赘述。
此外需要说明的是，上述两个实施例，分开描述了比较电路12输出第一比较结果1，控制电路13控制位线BL上的写电压和/或写脉冲宽度减小的方案，以及比较电路输出第二比较结果0，控制电路13控制位线BL上的写电压和/或写脉冲宽度增大的方案。在另一些可能实现的方式中，两种方案还可以相结合，以确定出更加合适的写电压和/或写脉冲宽度，以尽可能同时满足铁电电容CFE的剩余极化强度足以使其正常工作，并避免铁电电容CFE的剩余极化强度过大，损伤铁电电容CFE。
具体的，仍采用前述实施例的方式在写入阶段依次写入第二数字信号1和第一数字信号0，在读取阶段写入第二数字信号1。若比较电路12向控制电路13输入第一比较结果1，则可以逐渐减小写入阶段写入第一数字信号0的写电压V2和/或写脉冲宽度t2，直至比较电路12向控制电路13输入第二比较结果0。其中，使得比较电路12输出第二比较结果0时，写入阶段写入第一数字信号0的写电压V2和/或写脉冲宽度t2，相较于前一次写入阶段写入第一数字信号0的写电压V2和/或写脉冲宽度t2，其步长为第一步长。之后，还可以以第二步长逐渐增加写入阶段写入第一数字信号0的写电压V2和/或写脉冲宽度t2，直至比较电路12向控制电路13输入第一比较结果1。控制电路13选取本次接收第一比较结果1的写电压V2和/或写脉冲宽度t2，作为写入阶段写入第一数字信号0的写脉冲宽度和/或写电压。其中，第一步长大于第二步长。即，用于减小写入阶段写入第一数字信号0的写电压V2的第一步长大于用于增大写入阶段写入第一数字信号0的写电压V2的第二步长，用于减小写入阶段写入第一数字信号0的写脉冲宽度t2的第一步长大于用于增大写入阶段写入第一数字信号0的写脉冲宽度t2的第二步长。
或者，仍采用前述实施例的方式依次在写入阶段写入第二数字信号1和第一数字信号 0，在读取阶段写入第二数字信号1。若比较电路12向控制电路13输入第二比较结果0，则可以逐渐增加写入阶段写入第一数字信号0的写电压V2和/或写脉冲宽度t2，直至比较电路12向控制电路13输入第一比较结果1。其中，使得比较电路12输出第一比较结果1 时，写入阶段写入第一数字信号0的写电压V2和/或写脉冲宽度t2，相较于前一次写入阶段写入第一数字信号0的写电压V2和/或写脉冲宽度t2，其步长为第一步长。之后，还可以以第二步长逐渐减小写入阶段写入第一数字信号0的写电压V2和/或写脉冲宽度t2，直至比较电路12向控制电路13输入第二比较结果0。控制电路13选取本次接收第二比较结果0前一次写入阶段写入第一数字信号0的写电压V2和/或写脉冲宽度t2，作为写入阶段写入第一数字信号0的写脉冲宽度和/或写电压。其中，第一步长大于第二步长。即，用于增加写入阶段写入第一数字信号0的写电压V2的第一步长大于用于减小写入阶段写入第一数字信号0的写电压V2的第二步长，用于增加写入阶段写入第一数字信号0的写脉冲宽度t2的第一步长大于用于减小写入阶段写入第一数字信号0的写脉冲宽度t2的第二步长。
又一个实施例中，如图12所示，本申请还提供一种集成电路的控制方法，集成电路可以包括上述铁电存储单元11、比较电路12和控制电路13。读取阶段的读电压和读脉冲宽度既可以确保参与铁电极化状态翻转的电荷足够多，剩余极化强度Pr足以在读取阶段写入0，还可以避免因读电压和/或读脉冲宽度过大，导致剩余极化强度Pr过大，从而损伤铁电存储单元11，影响铁电存储单元11的耐久性。
S110，利用铁电存储单元11在写入阶段写入第一数字信号，在读取阶段写入第二数字信号，并在读取阶段对铁电存储单元11的极化状态进行翻转，以得到目标电压，利用提点存储单元将目标电压输入至比较电路12；第一数字信号与第二数字信号不同。
S120，通过比较电路12对目标电压与参考电压进行比较，若目标电压大于参考电压，则比较电路12向控制电路13输入第一比较结果。
S130，通过控制电路13接收第一比较结果，控制铁电存储单元11重复写入阶段和读取阶段，并逐渐减小读取阶段的读脉冲宽度和/或读电压，直至控制电路13接收到比较电路12输入的用于指示目标电压小于或等于参考电压的第二比较结果，选取首次接收第二比较结果前一次的读脉冲宽度和/或读电压，作为读取阶段的读脉冲宽度和/或读电压。
在此基础上，在将目标电压输入至比较电路12之后，集成电路的控制方法还可以包括：
S140，通过比较电路12对目标电压与参考电压进行比较，若目标电压小于或等于参考电压，则比较电路12向控制电路13输入第二比较结果。
S150，通过控制电路13接收第二比较结果，控制铁电存储单元11重复写入阶段和读取阶段，并逐渐增大读取阶段的读脉冲宽度和/或读电压，直至控制电路13接收到比较电路12输入的第一比较结果，选取首次接收第一比较结果的读脉冲宽度和/或读电压，作为读取阶段的读脉冲宽度和/或读电压。
这样一来，既可以确保铁电存储单元11满足其存储功能，还可以确保参与铁电极化状态翻转的电荷足够多，剩余极化强度Pr足以在读取阶段写入0，避免因读电压和/或读脉冲宽度过大，导致剩余极化强度Pr过大，从而损伤铁电存储单元11，影响铁电电容CFE的耐久性。
本申请实施例中集成电路的控制方法，与前述任一实施例中与图3a对应的集成电路的工作原理相同，在此不再赘述。
又一个实施例中，如图13所示，本申请还提供一种集成电路的控制方法，集成电路可以包括上述铁电存储单元11、比较电路12和控制电路13。读取阶段的读电压和读脉冲宽度既可以确保参与铁电极化状态翻转的电荷足够多，剩余极化强度Pr足以在读取阶段写入0，还可以避免因读电压和/或读脉冲宽度过大，导致剩余极化强度Pr过大，从而损伤铁电存储单元11，影响铁电存储单元11的耐久性。
S210，利用铁电存储单元11在写入阶段依次写入第二数字信号和第一数字信号，在读取阶段写入第二数字信号，并在读取阶段对铁电存储单元11的极化状态进行翻转，以得到目标电压，利用铁电存储单元11将目标电压输入至比较电路12；第一数字信号与第二数字信号不同；
S220，通过比较电路12对目标电压与参考电压进行比较，若目标电压大于参考电压，则比较电路12比较电路12向控制电路13输入第一比较结果。
S230，通过控制电路13接收第一比较结果，控制铁电存储单元11重复写入阶段和读取阶段，并逐渐减小写入阶段写入第一数字信号的写脉冲宽度和/或写电压值，直至控制电路13控制电路13接收到比较电路12输入的用于指示目标电压小于或等于参考电压的第二比较结果，选取首次接收第二比较结果前一次的写脉冲宽度和/或写电压值，作为写入阶段写入第一数字信号的写脉冲宽度和/或写电压值。
在此基础上，在将目标电压输入至比较电路12之后，集成电路的控制方法还可以包括：
S240，通过比较电路12对目标电压与参考电压进行比较，若目标电压小于或等于参考电压，则比较电路12向控制电路13输入第二比较结果。
S250，通过控制电路13接收第二比较过，控制铁电存储单元11重复写入阶段和读取阶段，并逐渐增大写入阶段写入第一数字信号的写脉冲宽度和/或写电压值，直至控制电路13接收到比较电路12输入的第一比较结果，选取首次接收第一比较结果的写脉冲宽度和/或写电压值，作为写入阶段写入第一数字信号的写脉冲宽度和/或写电压值。
本申请实施例中集成电路的控制方法，与前述任一实施例中与图3b对应的集成电路的工作原理相同，在此不再赘述。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (20)

1.一种集成电路，其特征在于，包括铁电存储单元、比较电路和控制电路；
所述铁电存储单元，用于在写入阶段写入第一数字信号，在读取阶段写入第二数字信号，并在所述读取阶段对所述铁电存储单元的极化状态进行翻转，以得到目标电压，将所述目标电压输入至所述比较电路；所述第一数字信号与所述第二数字信号不同；
所述比较电路，用于对所述目标电压与参考电压进行比较，若所述目标电压大于所述参考电压，则向所述控制电路输入第一比较结果；
所述控制电路，用于接收所述第一比较结果，控制所述铁电存储单元重复所述写入阶段和所述读取阶段，并逐渐减小所述读取阶段的读脉冲宽度和/或读电压，直至接收到所述比较电路输入的用于指示所述目标电压小于或等于所述参考电压的第二比较结果，选取所述首次接收所述第二比较结果前一次的所述读脉冲宽度和/或所述读电压，作为所述读取阶段的所述读脉冲宽度和/或所述读电压。
2.根据权利要求1所述的集成电路，其特征在于，
所述比较电路，还用于在所述目标电压大于所述参考电压时，向所述控制电路输入所述第二比较结果；
所述控制电路，还用于接收所述第二比较结果，控制所述铁电存储单元重复所述写入阶段和所述读取阶段，并逐渐增大所述读取阶段的读脉冲宽度和/或读电压，直至接收到所述比较电路输入的所述第一比较结果，选取首次接收所述第一比较结果的所述读脉冲宽度和/或所述读电压，作为所述读取阶段的所述读脉冲宽度和/或所述读电压。
3.根据权利要求1或2所述的集成电路，其特征在于，所述铁电存储单元包括晶体管和铁电电容；所述集成电路还包括字线、位线、以及板线；
所述字线与所述晶体管的栅极电连接，所述位线与所述晶体管的第一极电连接，所述板线与所述晶体管的第二极电连接。
4.根据权利要求3所述的集成电路，其特征在于，所述第一数字信号为1，所述第二数字信号为0；所述位线还与所述比较电路的输入端电连接；
在所述晶体管导通时，若所述位线为高电平，所述板线为低电平，则所述铁电电容用于在所述写入阶段写入所述第一数字信号；若所述板线为高电平，所述位线为低电平，则所述铁电电容用于在所述读取阶段写入所述第二数字信号。
5.根据权利要求4所述的集成电路，其特征在于，所述集成电路还包括第一电容，所述第一电容与所述比较电路的输入端和所述位线电连接；
所述第一电容，用于接收所述铁电电容发生极化翻转释放的电荷，并将接收的电荷以所述目标电压输出。
6.根据权利要求3所述的集成电路，其特征在于，所述第一数字信号为0，所述第二数字信号为1；所述板线还与所述比较电路的输入端电连接；
在所述晶体管导通时，若所述板线为高电平，所述位线为低电平，则所述铁电电容用于在所述写入阶段写入所述第一数字信号；若所述位线为高电平，所述板线为低电平，则所述铁电电容用于在所述读取阶段写入第二数字信号。
7.根据权利要求6所述的集成电路，其特征在于，所述集成电路还包括第二电容，所述第二电容与所述比较电路的输入端和所述板线电连接；
所述第二电容，用于接收所述铁电电容发生极化翻转时释放的电荷，并将接收的电荷以所述目标电压输出。
8.一种集成电路，其特征在于，包括铁电存储单元、比较电路和控制电路；
所述铁电存储单元，用于在写入阶段依次写入第二数字信号和第一数字信号，在读取阶段写入所述第二数字信号，并在所述读取阶段对所述铁电存储单元的极化状态进行翻转，以得到目标电压，将所述目标电压输入至所述比较电路；所述第一数字信号与所述第二数字信号不同；
所述比较电路，用于对所述目标电压与参考电压进行比较，若所述目标电压大于所述参考电压，则向所述控制电路输入第一比较结果；
所述控制电路，用于接收所述第一比较结果，控制所述铁电存储单元重复所述写入阶段和所述读取阶段，并逐渐减小所述写入阶段写入所述第一数字信号的写脉冲宽度和/或写电压值，直至接收到所述比较电路输入的用于指示所述目标电压小于或等于所述参考电压的第二比较结果，选取所述首次接收所述第二比较结果前一次的所述写脉冲宽度和/或写电压值，作为所述写入阶段写入所述第一数字信号的写脉冲宽度和/或写电压值。
9.根据权利要求8所述的集成电路，其特征在于，
所述比较电路，还用于在所述目标电压大于所述参考电压时，向所述控制电路输入所述第二比较结果；
所述控制电路，还用于接收所述第二比较过，控制所述铁电存储单元重复所述写入阶段和所述读取阶段，并逐渐增大所述写入阶段写入所述第一数字信号的写脉冲宽度和/或写电压值，直至接收到所述比较电路输入的所述第一比较结果，选取首次接收所述第一比较结果的所述写脉冲宽度和/或写电压值，作为所述写入阶段写入所述第一数字信号的写脉冲宽度和/或写电压值。
10.根据权利要求8或9所述的集成电路，其特征在于，所述铁电存储单元包括晶体管和铁电电容；所述集成电路还包括字线、位线、以及板线；
所述字线与所述晶体管的栅极电连接，所述位线与所述晶体管的第一极电连接，所述板线与所述晶体管的第二极电连接。
11.根据权利要求10所述的集成电路，其特征在于，所述第一数字信号为1，所述第二数字信号为0；所述位线还与所述比较电路的输入端电连接；
在所述晶体管导通时，若所述板线为高电平，所述位线为低电平，则所述铁电电容用于在所述写入阶段和所述读取阶段写入所述第二数字信号；若所述位线为高电平，所述板线为低电平，则所述铁电电容用于在所述写入阶段写入所述第一数字信号。
12.根据权利要求11所述的集成电路，其特征在于，所述集成电路还包括第一电容，所述第一电容与所述比较电路的输入端和所述位线电连接；
所述第一电容，用于接收所述铁电电容发生极化翻转时释放的电荷，并将接收的电荷以所述目标电压输出。
13.根据权利要求10所述的集成电路，其特征在于，所述第一数字信号为0，所述第二数字信号为1；所述板线还与所述比较电路的输入端电连接；
在所述晶体管导通时，若所述位线为高电平，所述板线为低电平，则所述铁电电容用于在所述写入阶段和所述读取阶段写入第二数字信号；若所述板线为高电平，所述位线为低电平，则所述铁电电容用于在所述写入阶段写入所述第一数字信号。
14.根据权利要求13所述的集成电路，其特征在于，所述集成电路还包括第二电容，所述第二电容与所述比较电路的输入端和所述板线电连接；
所述第二电容，用于接收所述铁电电容发生极化翻转时释放的电荷，并将接收的电荷以所述目标电压输出。
15.一种芯片，其特征在于，包括权利要求1-7任一项或8-14任一项所述的集成电路。
16.一种终端，其特征在于，包括电路板和权利要求15所述的芯片，所述芯片设置于所述电路板上。
17.一种集成电路的控制方法，其特征在于，所述集成电路包括铁电存储单元、比较电路和控制电路；所述集成电路的控制方法包括：
利用所述铁电存储单元在写入阶段写入第一数字信号，在读取阶段写入第二数字信号，并在所述读取阶段对所述铁电存储单元的极化状态进行翻转，以得到目标电压，利用所述铁电存储单元将所述目标电压输入至所述比较电路；所述第一数字信号与所述第二数字信号不同；
通过所述比较电路对所述目标电压与参考电压进行比较，若所述目标电压大于所述参考电压，则比较电路向所述控制电路输入第一比较结果；
通过所述控制电路接收所述第一比较结果，控制所述铁电存储单元重复所述写入阶段和所述读取阶段，并逐渐减小所述读取阶段的读脉冲宽度和/或读电压，直至控制电路接收到所述比较电路输入的用于指示所述目标电压小于或等于所述参考电压的第二比较结果，选取所述首次接收所述第二比较结果前一次的所述读脉冲宽度和/或所述读电压，作为所述读取阶段的所述读脉冲宽度和/或所述读电压。
18.根据权利要求17所述的集成电路的控制方法，其特征在于，所述将所述目标电压输入至所述比较电路之后，所述集成电路的控制方法还包括：
通过所述比较电路对所述目标电压与参考电压进行比较，若所述目标电压小于或等于所述参考电压，则比较电路向所述控制电路输入所述第二比较结果；
通过所述控制电路接收所述第二比较结果，控制所述铁电存储单元重复所述写入阶段和所述读取阶段，并逐渐增大所述读取阶段的读脉冲宽度和/或读电压，直至控制电路接收到所述比较电路输入的所述第一比较结果，选取首次接收所述第一比较结果的所述读脉冲宽度和/或所述读电压，作为所述读取阶段的所述读脉冲宽度和/或所述读电压。
19.一种集成电路的控制方法，其特征在于，所述集成电路包括铁电存储单元、比较电路和控制电路；所述集成电路的控制方法包括：
利用所述铁电存储单元在写入阶段依次写入第二数字信号和第一数字信号，在读取阶段写入所述第二数字信号，并在所述读取阶段对所述铁电存储单元的极化状态进行翻转，以得到目标电压，利用所述铁电存储单元将所述目标电压输入至所述比较电路；所述第一数字信号与所述第二数字信号不同；
通过所述比较电路对所述目标电压与参考电压进行比较，若所述目标电压大于所述参考电压，则比较电路向所述控制电路输入第一比较结果；
通过所述控制电路接收所述第一比较结果，控制所述铁电存储单元重复所述写入阶段和所述读取阶段，并逐渐减小所述写入阶段写入所述第一数字信号的写脉冲宽度和/或写电压值，直至控制电路接收到所述比较电路输入的用于指示所述目标电压小于或等于所述参考电压的第二比较结果，选取所述首次接收所述第二比较结果前一次的所述写脉冲宽度和/或写电压值，作为所述写入阶段写入所述第一数字信号的写脉冲宽度和/或写电压值。
20.根据权利要求19所述的集成电路的控制方法，其特征在于，所述将所述目标电压输入至所述比较电路之后，所述集成电路的控制方法还包括：
通过所述比较电路对所述目标电压与参考电压进行比较，若所述目标电压小于或等于所述参考电压，则比较电路向所述控制电路输入所述第二比较结果；
通过所述控制电路接收所述第二比较过，控制所述铁电存储单元重复所述写入阶段和所述读取阶段，并逐渐增大所述写入阶段写入所述第一数字信号的写脉冲宽度和/或写电压值，直至控制电路接收到所述比较电路输入的所述第一比较结果，选取首次接收所述第一比较结果的所述写脉冲宽度和/或写电压值，作为所述写入阶段写入所述第一数字信号的写脉冲宽度和/或写电压值。
CN202210921113.XA 2022-08-02 2022-08-02 集成电路及其控制方法、芯片、终端 Pending CN117542388A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210921113.XA CN117542388A (zh) 2022-08-02 2022-08-02 集成电路及其控制方法、芯片、终端
PCT/CN2023/105339 WO2024027433A1 (zh) 2022-08-02 2023-06-30 集成电路及其控制方法、芯片、终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210921113.XA CN117542388A (zh) 2022-08-02 2022-08-02 集成电路及其控制方法、芯片、终端

Publications (1)

Publication Number Publication Date
CN117542388A true CN117542388A (zh) 2024-02-09

Family

ID=89784796

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210921113.XA Pending CN117542388A (zh) 2022-08-02 2022-08-02 集成电路及其控制方法、芯片、终端

Country Status (2)

Country Link
CN (1) CN117542388A (zh)
WO (1) WO2024027433A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4908562B2 (ja) * 2009-09-07 2012-04-04 株式会社東芝 強誘電体メモリ装置
CN111312309B (zh) * 2020-01-10 2023-05-02 电子科技大学 一种提升铁电存储器读写次数的电路结构
CN111402939A (zh) * 2020-03-26 2020-07-10 珠海拍字节信息科技有限公司 铁电存储器及其操作方法
CN112489705A (zh) * 2020-12-15 2021-03-12 无锡拍字节科技有限公司 减少铁电存储器印记的写入方法及写入电路
CN112885386B (zh) * 2021-03-11 2022-07-08 中国科学院微电子研究所 存储器控制方法、装置及铁电存储器

Also Published As

Publication number Publication date
WO2024027433A1 (zh) 2024-02-08

Similar Documents

Publication Publication Date Title
JP6132476B2 (ja) 半導体装置
US7372737B2 (en) Nonvolatile memory and method of driving the same
US7668014B2 (en) Non-volatile memory device and program method
US8230158B2 (en) Memory devices and methods of storing data on a memory device
US7397687B2 (en) Ferroelectric memory device having ferroelectric capacitor
US8139388B2 (en) Nonvolatile semiconductor storage device
US11158361B2 (en) Memory cell arrangement and methods thereof
JP2005025917A (ja) フラッシュメモリの読出し方法
US20210125656A1 (en) Memory cell arrangement and methods thereof
US20070058434A1 (en) Nonvolatile memory cell programming
JP2004047045A (ja) メモリ
US7262457B2 (en) Non-volatile memory cell
JPH1117123A (ja) 不揮発性記憶素子
US7518911B2 (en) Method and system for programming multi-state non-volatile memory devices
JP3806402B2 (ja) マルチレベルフラッシュメモリセルセンス回路
US8520465B2 (en) Semiconductor device
CN117542388A (zh) 集成电路及其控制方法、芯片、终端
US8446771B2 (en) NAND nonvolatile semiconductor memory device and write method for NAND nonvolatile semiconductor memory device
US11776632B2 (en) Semiconductor memory device
JP5255234B2 (ja) 半導体装置及びその制御方法
CN115458004A (zh) 存储器单元布置及其方法
JP2005191542A (ja) 半導体記憶装置
US6870753B2 (en) Ferroelectric memory
US20230031362A1 (en) Memory device having memory cell strings and separate read and write control gates
CN108109648B (zh) 非挥发性内存装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication