CN112885386B - 存储器控制方法、装置及铁电存储器 - Google Patents

存储器控制方法、装置及铁电存储器 Download PDF

Info

Publication number
CN112885386B
CN112885386B CN202110267978.4A CN202110267978A CN112885386B CN 112885386 B CN112885386 B CN 112885386B CN 202110267978 A CN202110267978 A CN 202110267978A CN 112885386 B CN112885386 B CN 112885386B
Authority
CN
China
Prior art keywords
voltage
target
memory
storage unit
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110267978.4A
Other languages
English (en)
Other versions
CN112885386A (zh
Inventor
杨建国
赵昱霖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202110267978.4A priority Critical patent/CN112885386B/zh
Publication of CN112885386A publication Critical patent/CN112885386A/zh
Application granted granted Critical
Publication of CN112885386B publication Critical patent/CN112885386B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2255—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明公开了一种存储器控制方法、装置及铁电存储器，通过先向铁电存储器中目标存储单元的板线施加第一电压，以冲击出所述目标存储单元中铁电电容内的部分电荷；再在基于所冲击出的电荷进行目标运算处理后，向目标存储单元的板线施加高于第一电压的第二电压，再次读取目标存储单元中存储的数据，并将所读取的数据重新写入目标存储单元，能够实现数据读取后存储单元的恢复，无需在进行计算前对存储单元中存储的数据进行复制操作有利于提升存算一体化铁电存储器的运算速度，降低运算功耗。

Description

存储器控制方法、装置及铁电存储器
技术领域
本发明涉及存储器技术领域，尤其涉及一种存储器控制方法、装置以及铁电存储器。
背景技术
铁电电容作为一种新型存储器，具有高速读写、低功耗、使用寿命长、非易失存储、良好的抗辐照特性等优点，具有广阔的应用前景。
目前主流的计算机架构均是基于冯诺依曼体系结构，这种结构在物理上分离了存储模块和计算模块，需要通过总线在处理器和存储器之间进行数据传输，同时由于存储模块的存取速度和计算模块的计算速度存在较大差异，极大地限制了系统整体的运行速度，即所谓的内存墙的问题。为了解决冯诺依曼结构问题，研发出了能够存算一体化的存储器。在此基础上，进一步提升系统运算速度，降低运算功耗仍然是目前存储器的重要研究方向。
发明内容
本申请实施例提供了一种存储器控制方法、装置以及铁电存储控器，能够有效地提升运算速度，降低运算功耗。
第一方面，本申请通过本申请的一实施例提供了如下技术方案：
一种存储器控制方法，用于控制存算一体化的铁电存储器，所述方法包括：向所述铁电存储器中目标存储单元的板线施加第一电压，以冲击出所述目标存储单元中铁电电容内的部分电荷，其中，所述第一电压小于所述铁电存储器的写入电压；在基于所冲击出的电荷进行目标运算处理后，向所述目标存储单元的板线施加第二电压，再次读取所述目标存储单元中存储的数据，并将所读取的数据重新写入所述目标存储单元，其中，所述第二电压大于所述第一电压，所述第二电压用于再次冲击出所述目标存储单元中铁电电容的部分电荷。
进一步地，所述向所述铁电存储器中目标存储单元的板线施加第一电压，包括：基于接收到的运算指令，确定所述目标运算处理的类型以及所述运算指令涉及的目标存储单元；基于所述目标运算处理的类型确定所述目标存储单元对应的第一电压，并向所述目标存储单元的板线施加所确定的第一电压。若所述目标运算处理的类型属于预设存内运算类型，所述基于所冲击出的电荷进行目标运算处理，包括：通过读取所述目标存储单元对应的位线上的电压，得到所述目标运算处理的计算结果。
进一步地，所述基于所述目标运算处理的类型确定所述目标存储单元对应的第一电压，包括：若所述目标运算处理的类型为所述预设存内运算类型中的布尔逻辑运算，则基于预设对应关系确定与所述目标运算处理的类型对应的电压，将所确定的电压作为所述目标存储单元对应的第一电压，其中，所述预设对应关系为布尔逻辑运算类型与电压的对应关系，且不同类型的布尔逻辑运算对应的电压不同。
进一步地，所述预设存内运算类型中的布尔逻辑运算包括与运算以及或运算，所述与运算对应的电压小于所述或运算对应的电压。
进一步地，所述向所述目标存储单元的板线施加第二电压，再次读取所述目标存储单元中存储的数据，并将所读取的数据重新写入所述目标存储单元，包括：若所述目标存储单元为多个，则任意选择一个目标存储单元作为待恢复单元，通过执行恢复步骤，对所述待恢复单元进行数据恢复，其中，所述恢复步骤包括：向所述待恢复单元的板线施加第二电压，再次读取所述待恢复单元中存储的数据，并将所读取的数据重新写入所述待恢复单元；完成所述待恢复单元的数据恢复后，再将下一个目标存储单元作为待恢复单元，重复执行所述恢复步骤，直至恢复完所有的目标存储单元。
进一步地，所述第一电压大于零且小于或等于3/4倍的所述写入电压，所述第二电压大于所述第一电压，且小于或等于所述写入电压。
第二方面，本申请通过本申请的一实施例，还提供了一种存储器控制方法，所述方法包括：基于接收到的最大池化函数计算指令，获取目标输入数据；基于预设的电压对应关系，确定所述目标输入数据中每个输入数值对应的输入电压，所述电压对应关系包括多个不同输入数值对应的输入电压，且所述电压对应关系中输入数值与输入电压呈正相关；依次将所述每个输入数值对应的输入电压施加到铁电存储器中同一目标存储单元的板线；基于所述目标存储单元对应的位线上的电压，得到所述目标输入数据对应的最大池化结果。
进一步地，所述依次将所述每个输入数值对应的输入电压施加到铁电存储器中同一目标存储单元的板线之前，还包括：通过控制所述目标存储单元的位线电压以及板线电压，对所述目标存储单元进行状态“1”预充。
第三方面，本申请通过本申请的一实施例，还提供了一种存储器控制装置，用于控制存算一体化的铁电存储器，所述装置包括：加压模块，用于向所述铁电存储器中目标存储单元的板线施加第一电压，以冲击出所述目标存储单元中铁电电容内的部分电荷，其中，所述第一电压小于所述铁电存储器的写入电压；恢复模块，用于在基于所冲击出的电荷进行目标运算处理后，向所述目标存储单元的板线施加第二电压，再次读取所述目标存储单元中存储的数据，并将所读取的数据重新写入所述目标存储单元，其中，所述第二电压大于所述第一电压，所述第二电压用于再次冲击出所述目标存储单元中铁电电容的部分电荷。
第四方面，本申请通过本申请的一实施例，还提供了一种存储器控制装置，所述装置包括：获取模块，用于基于接收到的最大池化函数计算指令，获取目标输入数据；电压确定模块，用于基于预设的电压对应关系，确定所述目标输入数据中每个输入数值对应的输入电压，所述电压对应关系包括多个不同输入数值对应的输入电压，且所述电压对应关系中输入数值与输入电压呈正相关；电压施加模块，用于依次将所述每个输入数值对应的输入电压施加到铁电存储器中同一目标存储单元的板线；结果确定模块，用于基于所述目标存储单元对应的位线上的电压，得到所述目标输入数据对应的最大池化结果。
第五方面，本申请通过本申请的一实施例，还提供了一种铁电存储器，包括控制单元、处理单元以及多个存储单元，所述控制单元与所述多个存储单元以及所述处理单元连接，所述多个存储单元与所述处理单元连接，所述控制单元用于执行上述第一方面或第二方面所述的存储器控制方法。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
本申请实施例提供的存储器控制方法，通过先向存算一体化的铁电存储器中目标存储单元的板线施加第一电压，以冲击出所述目标存储单元中铁电电容内的部分电荷；再在基于所冲击出的电荷进行目标运算处理后，向目标存储单元的板线施加第二电压，再次读取目标存储单元中存储的数据，并将所读取的数据重新写入目标存储单元，实现读取后数据的恢复。这个过程中，由于铁电电容内部电畴翻转难易程度不同，在向目标存储单元的板线施加小于铁电存储器写入电压的第一电压时，能够使得铁电电容内部的部分电畴翻转，从而冲击出部分电荷，所冲击出的这部分电荷足以读取出该目标存储单元中存储的数据进行存内计算或近存计算，这样在完成计算后，再在该目标存储单元的板线上施加比第一电压更高的电压如写入电压，能够使得铁电电容内部剩余电畴翻转，冲击出铁电电容中的剩余电荷，从而再次读取出所存储的数据，以实现对原存储信息的恢复。因此，本方案在存算一体化过程中，在计算完成后能够实现存储单元原有信息的恢复，无需在进行计算前对存储单元中存储的数据进行复制操作，有利于提升存算一体化铁电存储器的运算速度，降低运算功耗。
另外，本申请实施例还提供了一种存储器控制方法，通过基于预设的电压对应关系，确定目标输入数据中每个输入数值对应的输入电压，电压对应关系包括多个不同输入数值对应的输入电压，且电压对应关系中输入数值与输入电压呈正相关；然后，依次将每个输入数值对应的输入电压施加到铁电存储器中同一目标存储单元的板线；进而，基于目标存储单元对应的位线上的电压，就可以得到目标输入数据对应的最大池化结果，实现最大池化函数的存内计算。这样在计算机设备需要进行最大池化计算时，无需将数据传输到铁电存储器以外的处理器，利用存储单元就能实现最大池化计算，有利于提升计算机设备的运算速度，降低运算功耗。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了本说明书实施例提供的一种存储器控制方法的流程图；
图2示出了本说明书实施例提供的一种示例性的存储芯片结构示意图；
图3示出了本说明书实施例提供的一种示例性OR运算过程的时序图；
图4示出了本说明书实施例提供的一种示例性AND运算过程的时序图；
图5示出了本说明书实施例提供的一种示例性矩阵乘加指令的运算过程时序图；
图6示出了本说明书实施例提供的另一种存储器控制方法的流程图；
图7示出了本说明书实施例提供的一种示例性池化数据示意图；
图8示出了本说明书实施例提供的一种示例性最大池化指令运算过程的时序图；
图9示出了本说明书实施例提供的一种存储器控制装置的模块框图；
图10示出了本说明书实施例提供的另一种存储器控制装置的模块框图。
图11示出了本说明书实施例提供的一种铁电存储器的结构示意图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。
在本公开的上下文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。术语“多个”包括两个或大于两个的情况。另外，还需要说明的是，本说明书实施例中，“存内计算”是指在存储芯片内部进行的计算。“近存计算”是指采用高级封装等方式将存储和逻辑计算整合在一起的计算方式。
目前电容型存储器的存算一体化方案均是通过对多个存储单元破坏性读取以实现电荷共享，进而通过读取位线(BL)上电压来得到计算结果。破坏性读取会造成数据的不可恢复，从而需要在进行存内计算前对数据进行复制操作，这无疑会增加计算功耗和降低计算速度。
有鉴于此，本说明书实施例提供了一种存储器控制方法，应用在存算一体化的铁电存储器中，在计算完成后能够实现存储单元原有信息的恢复，无需在进行存内计算前对数据进行复制操作，有利于提升铁电存储器存内计算的运算速度，降低运算功耗。
第一方面，本说明书一实施例提供的一种存储器控制方法，用于控制存算一体化的铁电存储器。需要说明的是，该控制方法可以在铁电存储芯片内部设置的控制单元中执行，也可以在铁电存储芯片外部设置的控制单元中执行。如图1所示，该存储器控制方法至少包括以下步骤S101和步骤S102。
步骤S101，向铁电存储器中目标存储单元的板线施加第一电压，以冲击出所述目标存储单元中铁电电容内的部分电荷。
本实施例中，铁电存储器为存算一体化的铁电存储器，包括多个阵列排布的存储单元，每个存储单元用于存储一位二进制数据，即存储“0”或“1”。铁电存储器中存储单元通常有两种结构，分别为1T1C(One transistor one capacitance)结构和2T2C(Twotransistor two capacitance)结构。1T1C结构使用一个晶体管及一个铁电电容组成一个存储单元，而2T2C结构则使用两个晶体管及两个铁电电容组成一个存储单元。本实施例提供的存储器控制方法可以应用于1T1C结构的铁电存储器，有利于在提升存算一体化铁电存储器的运算速度，降低运算功耗的基础上，节省存储单元所占芯片面积，提高存储阵列中进行数据存储的存储单元比例。
可以理解的是，在执行步骤S101之前，需要先在存储单元阵列中选中目标存储单元，即通过控制目标存储单元对应的字线(WL)上的电压，使得目标存储单元中的晶体管如NMOS的源极和漏极导通。在此基础上再执行步骤S101的数据读取过程。
在步骤S101中，第一电压用于冲击出目标存储单元内铁电电容中的部分电荷，以读取出目标存储单元上存储的数据信息并用来进行存内计算或近存计算。需要注意的是，第一电压小于铁电存储器的写入电压，而该写入电压是基于存储芯片工艺以及芯片外围电路确定的。因此，第一电压也需要受芯片工艺以及芯片外围电路的影响，可以根据实际应用场景以及多次试验确定。可以理解的是，第一电压需要能够冲击出目标存储单元内铁电电容中的部分电荷，并且基于这部分电荷能够实现位线信号的读取。
在一种可选的实施方式中，第一电压可以设置为大于零且小于或等于3/4倍的铁电存储器写入电压的值。假设铁电存储器的写入电压表示为Vw，第一电压表示为V0，则V0大于零且小于或等于
Figure BDA0002972769150000071
这样能够更好地均衡前后两次数据读取时从铁电电容中冲击出的电荷量，有利于更准确地读取存储数据。例如，某些铁电存储器的写入电压为4V，第一电压可以设置为1V、2V或3V。
并且，由于第一电压是小于写入电压的，能够在激发铁电电容中部分电畴发生翻转从而冲击出部分电荷的同时，使得铁电电容中能够保留一部分电畴不发生翻转，这样就可以在以下步骤S102中实现对目标存储单元进行数据读取。
在施加第一电压进行冲击出铁电电容中的部分电荷后，就可以通过处理单元读取相应位线上这部分电荷的形成的电压，以得到本次计算的计算结果。具体计算过程可以根据实际需要以及当前运算指令涉及的运算类型确定。
可以理解的是，目前能够实现存算一体化的运算类型有多种。例如，比较典型的有布尔逻辑运算、矩阵乘加运算等。实际应用中，存算一体化的实现方式可以包括存内计算和近存计算。
本实施例中，在目标存储单元板线上施加的第一电压，需要根据目标运算处理的类型确定。具体来讲，上述向铁电存储器中目标存储单元的板线施加第一电压，包括：基于接收到的运算指令，确定目标运算处理的类型以及运算指令涉及的目标存储单元；基于目标运算处理的类型确定目标存储单元对应的第一电压，并向目标存储单元的板线施加所确定的第一电压。例如，目标运算处理可以是布尔逻辑运算、矩阵乘加运算，或者是其他能够通过铁电存储器实现存算一体的运算类型。
其中，运算指令为能够在铁电存储器内部实现计算的运算指令。具体来讲，基于目标运算处理的类型确定目标存储单元对应的第一电压的过程可以包括：判断目标运算处理的类型属于预设存内运算类型，还是属于预设近存运算类型。若为预设近存运算类型，则采用预先设置的一个默认电压值作为目标存储单元对应的第一电压。
相应地，当目标运算处理的类型属于预设近存运算类型时，目标存储单元可以为本次计算涉及的其中一个存储单元，选中该存储单元，并在该存储单元的板线上施加第一电压，就可以通过灵敏放大器读取出该存储单元中存储的数据，以进一步输入外围电路得到计算结果，完成对所读取的数据的目标运算处理。需要说明的是，在该过程中，通过灵敏放大器从目标存储单元对应的位线(BL)上读取的数据为目标存储单元中存储的数据。
另外，上述基于目标运算处理的类型确定目标存储单元对应的第一电压的过程还可以包括：若目标运算处理的类型属于预设存内运算类型，则需要基于预先为该类型配置的电压确定规则来确定目标存储单元对应的第一电压。此时，向目标存储单元的板线施加所确定的第一电压就可以实现目标运算处理。具体可以通过读取目标存储单元对应的位线上的电压，得到目标运算处理的计算结果。例如，目标存储单元包括连接同一位线的n个存储单元，在使用这n个存储单元进行存内计算时，可以读取该位线上的信号，转化得到计算结果。
具体来讲，不同的存内运算类型，对应的电压确定规则不同。
举例来讲，若目标运算处理为矩阵乘加运算，属于预设存内运算类型，则需要根据本次矩阵乘加运算涉及的输入数值，在第一电压的取值范围内进行多级电压划分，从而确定每个输入数值对应的第一电压。需要说明的是，不同输入数值对应不同的电压值，且输入数值越大，对应的电压值就越大。具体实施过程中，第一电压的取值范围根据实际需要确定，且该取值范围的上限值小于写入电压。例如，第一电压的取值范围可以设置为
Figure BDA0002972769150000091
或者，也可以设置为
Figure BDA0002972769150000092
等。
进一步地，本说明书实施例提供的存储器控制方法还可以实现部分布尔逻辑运算的存内计算，即预设存内运算类型中可以包括特定布尔逻辑运算。具体来讲，可以预先为这部分特定布尔逻辑运算配置预设对应关系。布尔逻辑运算的预设对应关系为布尔逻辑运算类型与电压的对应关系
此时，若目标运算处理的类型为预设存内运算类型中的布尔逻辑运算，则基于预先为该类型配置的电压确定规则来确定目标存储单元对应的第一电压的过程可以包括：基于预先为布尔逻辑运算配置的预设对应关系，确定与目标运算处理的类型对应的电压，将所确定的电压作为目标存储单元对应的第一电压。需要说明的是，预先为布尔逻辑运算配置的预设对应关系中，不同类型的布尔逻辑运算对应的电压不同，且均小于写入电压。具体电压大小可以根据实际应用场景以及多次试验设置，需要满足向目标存储单元的板线施加所确定的第一电压后，利用目标存储单元位线上连接的灵敏放大器就能够读取出相应计算结果。
作为一种实施方式，可以归类到预设存内运算类型中的特定布尔逻辑运算包括与运算以及或运算，在预先为布尔逻辑运算配置的预设对应关系中，与运算对应的电压小于或运算对应的电压。
举例来讲，若目标运算处理为与运算，目标存储单元包括连接同一位线的两个存储单元，确定与运算对应的第一电压后，就可以在开启这两个存储单元并在其板线上施加所确定的第一电压，然后通过控制灵敏放大器读取该位线上的信号，得到这两个存储单元所存储数据的与运算结果。
这样通过对存储单元施加不同的电压，就可以使用同一灵敏放大器实现不同的布尔逻辑操作，无需另外在外围设置布尔逻辑运算电路，有利于减少外围电路面积，提升运算速度，降低功耗。
可以理解的是，铁电存储器中，灵敏放大器与相应位线(BL)连接，用于将所连接的位线(BL)上的信号放大，并且将读出的低电平信号下拉至0，读出的高电平放大至VDD，从而实现位线信号的读取。
为了便于理解，下面以几个具体的计算过程示例进行说明。
如图2所示，将铁电存储器中的某一列存储单元分别表示为cell0、cell1、…、以及celln-1，该列存储单元中晶体管的漏极或源极连接同一位线BL0，且位线BL0连接处理单元，该列存储单元的板线依次表示为：PL0、PL1、…、以及PLn-1，字线依次表示为：WL0、WL1、…、以及WLn-1。
当前运算指令是将cell0和cell1中存储的数据进行或(OR)运算，此时，处理单元可以为灵敏放大器。此时，如图3所示，控制逻辑可以为：先同时拉高WL0和WL1上的电压，使得cell0和cell1中晶体管的源漏导通，然后在读取阶段，将PL0和PL1同时拉高电压至或运算对应的第一电压Vor，分别将两个铁电电容(FeCAP)部分电荷冲出后关闭WL0和WL1进行放大计算。通过灵敏放大器读取BL0上的信号，读出cell0和cell1中存储的数据进行或运算后的计算结果。若cell0和cell1中存储的数据为“00”，则计算结果为“0”，若cell0和cell1中存储的数据为“11”、“01”或“10”，则计算结果为“1”。
同理，图4示出了一种示例性AND运算过程的时序图。如图4所示，对cell0和cell1中存储的数据进行与(AND)运算的控制逻辑与上述OR运算过程类似，区别在于施加的第一电压不同，需要施加与运算对应的电压Vand。此时，若cell0和cell1中存储的数据为“00”、“01”或“10”，则计算结果为“0”，若cell0和cell1中存储的数据为“11”，则计算结果为“1”。
另外，在神经网络算法中使用较为普遍的矩阵乘加指令也可以实现存内计算。图5示出了一种示例性矩阵乘加指令运算过程的时序图。如图5所示，以MVM乘加指令为例，利用图2中示出的cell0至celln-1进行矩阵乘加运算，具体过程包括：先同时拉高WL0、WL1、…、以及WLn-1上的电压，使得cell0至celln-1中晶体管的源漏均导通；然后再基于所有输入数值(I0、I1、…、以及In-1)对第一电压的取值范围进行划分，确定每个输入数据(I0、I1、…、以及In-1)各自对应的第一电压，相应施加到PL0、PL1、…、以及PLn-1，将cell0至celln-1中的电荷冲出，相当于将输入数据一一对应地与cell0至celln-1内预存矩阵乘加的权重数据相乘；之后利用公式V＝Q/C将电荷累积量转化为BL上电压值。BL上的电压值不同，对应的乘加运算结果则不同，可以对BL上的电压值进行多级电压划分，进而使用模数转换器(ADC)读出结果转化得到乘加运算结果。需要说明的是，不同于上述布尔逻辑过程采用的灵敏放大器，此时用于读取BL上的电压值，并转换为乘加运算结果的处理单元为ADC。
步骤S102，在基于所冲击出的电荷进行目标运算处理后，向所述目标存储单元的板线施加第二电压，再次读取所述目标存储单元中存储的数据，并将所读取的数据重新写入所述目标存储单元。
其中，目标运算处理基于本次计算过程需要执行的运算指令确定，具体根据实际应用场景确定，例如，可以是与运算，或运算，等运算，或者是矩阵乘加运算等。
本实施例中，第二电压大于第一电压，用于再次冲击出目标存储单元中铁电电容的部分电荷。例如，第二电压可以取大于第一电压，小于或等于该铁电存储器写入电压的电压值。又例如，第二电压也可以取大于写入电压且小于存储单元中晶体管的击穿电压的电压值。
在一种实施方式中，第二电压可以设置为铁电存储器的写入电压，这样可以使得目标存储单元中铁电电容的剩余电畴翻转，从而冲击出铁电电容中的剩余电荷，有利于提高本次数据读取的准确性。当然，在本说明书其他实施例中，在能够再次冲击出目标存储单元中铁电电容的部分电荷，实现数据读取的条件下，第二电压也可以设置为其它满足上述条件的电压值，此处不作限制。
可以理解的是，完成目标运算处理后，在执行向目标存储单元的板线施加第二电压执行二次数据读取的步骤之前，也需要先在存储单元阵列中选中待恢复的目标存储单元，即通过控制待恢复的目标存储单元对应的字线(WL)上的电压，使得目标存储单元中的晶体管如NMOS的源极和漏极导通。在此基础上再执行步骤S102中的数据读取以及写入过程。
通过在板线上施加第二电压，冲击出目标存储单元中铁电电容内的剩余部分电荷或剩余全部电荷后，就可以通过处理单元中相应灵敏放大器读取该目标存储单元对应的位线(BL)上的电压，读出该目标存储单元中存储的数据即状态“0”或“1”。此时，就可以基于该目标存储单元的板线(PL)与位线(BL)上形成的电压差，对该目标存储单元中的铁电电容进行充电，实现数据的重新写入，即实现对该目标存储单元原有信息的恢复。需要说明的是，根据本次读取出的数据的不同，在该目标存储单元的板线(PL)与位线(BL)上形成的电压差是不同的。若本次读取的数据为“0”，则在PL为高电平，BL为低电平的时候实现数据写入，若本次读取的数据为“1”，则在PL为低电平，BL为高电平的时候实现数据写入。
本实施例提供的技术方案通过阶梯性地施加数据读取电压，对数据进行二次读取，甚至还可以进行更多次的读取，这样就可以在完成本次计算后，通过再次读取数据实现对存储单元的数据恢复，无需在进行计算前对存储单元中存储的数据进行复制操作，能够有效地提升铁电存储器存内计算的运算速度，降低运算功耗。
为了更清楚地理解本说明书实施例提供的技术方案，下面对本技术方案的实现原理进行说明。
发明人对铁电存储器的数据读写进行了长期研究发现，铁电电容内部电畴翻转难易程度是不同的，且电畴翻转后再次施加相同电压或低于原电压的电压不会改变其方向，即无法再从铁电电容中冲击出电荷。进一步，基于铁电电容的上述特性，提出了可以通过阶梯性地施加读取电压，来实现二次数据读取。在执行当前次存内计算的过程中，先在选中的目标存储单元的板线上施加第一电压，作为本次的数据读取电压。由于铁电电容内部电畴翻转难易程度是不同的，且第一电压是低于写入电压，因此能够在激发相应铁电电容中翻转相对较容易的部分电畴翻转的同时，保留翻转相对较难的一部分电畴不发生翻转，即保留有一部分电荷在本次数据读取中不会被冲击出来。
在此基础上，待完成本次读取以及计算之后，可以再次向目标存储单元的板线上施加第二电压，进行第二次数据读取。第二电压需要高于第一电压，这样就可以激发第一次读取后保留的部分翻转相对较难的电畴发生翻转，从而再次从铁电电容中冲击出电荷。进而，再次通过灵敏放大器读取该目标存储单元对应位线(BL)上的电压，读出该目标存储单元中存储的数据，并基于再次读取出的数据对该目标存储单元原有信息进行恢复。
进一步地，在图1示出的实施例的基础上，当目标运算处理涉及的目标存储单元有多个时，需要依次串行对每个目标存储单元执行上述的向目标存储单元的板线施加第二电压，再次读取目标存储单元中存储的数据，并将所读取的数据重新写入目标存储单元的步骤。这样可使得处理单元读取的电压为从单一目标存储单元中冲击出的电荷形成的电压，以方便对处理单元的设计。
具体来讲，可以对所有目标存储单元进行遍历，先任意选择一个目标存储单元作为待恢复单元，通过执行恢复步骤，对该待恢复单元进行数据恢复。其中，所述恢复步骤包括：向待恢复单元的板线施加第二电压，再次读取所述待恢复单元中存储的数据，并将所读取的数据重新写入所述待恢复单元。完成该待恢复单元的数据恢复后，再将下一个目标存储单元作为待恢复单元，重复执行上述的恢复步骤，直至恢复完所有的目标存储单元。
为了更清楚地理解恢复过程，请继续参见图3至图5。以第二电压为写入电压Vw为例，图3和图4中均先将cell0作为待恢复单元，先拉高WL0上的电压，再将PL0上的电压拉高至Vw，对cell0进行第二次数据读取。可以理解的是，第二次读取出的数据为“0”或“1”，进一步就可以基于PL0和BL上的压差对cell0进行数据写入，从而实现对cell0的恢复。待cell0恢复完成后，再将cell1作为待恢复单元执行类似的恢复步骤。同理，图5中，依次将cell0至celln-1作为待恢复电压，串行实现各目标存储单元的数据恢复。
综上所述，本说明书实施例提供的存储器控制方法，通过阶梯性地在存储单元的板线上施加第一电压和第二电压，实现存储单元的两次数据读取，在计算完成后能够实现存储单元原有信息的恢复，无需在进行存内计算前对存储单元中存储的数据进行复制操作，有利于提升存算一体化铁电存储器的运算速度，降低运算功耗。
另外，通过设置不同逻辑运算类型对应的第一电压，无需另外在外围设置布尔逻辑运算电路，就可以使用同一灵敏放大器实现不同的布尔逻辑操作，不仅有利于减少外围电路面积，还有利于进一步提升运算速度，降低功耗。
第二方面，本说明书一实施例还提供了一种存储器控制方法，用于实现对最大池化(max-pooling)函数的存内计算。
可以理解的是，最大池化函数为神经网络算法中较为常用的一种函数。目前，在计算机数据处理方案中，最大池化函数还无法实现存内计算，均是将数据传输到铁电存储器以外的处理单元实现的，这样就需要通过总线在处理器和存储器之间进行数据传输，同时由于存储模块的存取速度和计算模块的计算速度存在较大差异，极大地限制了系统整体的运行速度，不利于提高计算机设备的运算速度。
如图6所示，本实施例提供的存储器控制方法至少包括以下步骤S601至步骤S604。
步骤S601，基于接收到的最大池化函数计算指令，获取目标输入数据。
池化操作是利用一个矩阵窗口在张量上进行扫描，将每个矩阵中的通过取最大值或者平均值等来减少元素的个数，实现降维。最大池化函数为通过取矩阵窗口中的最大值来对数据进行降维。
具体实施过程中，可以从最大池化函数计算指令中解析出需要进行池化的矩阵窗口中的数据，或者，也可以基于最大池化函数计算指令从相应存储单元中读取需要进行池化的矩阵窗口中的数据，作为目标输入数据。例如，以图7中示出的矩阵窗口为例，则目标输入数据包括数值1、5、7和3。
步骤S602，基于预设的电压对应关系，确定所述目标输入数据中每个输入数值对应的输入电压，所述电压对应关系包括多个不同输入数值对应的输入电压，且所述电压对应关系中输入数值与输入电压呈正相关。
电压对应关系可以是预先存储在铁电存储器中的，例如，可以表现为一个对应表，key为输入数值，value为电压，具体包含的输入数值-电压对可以基于实际应用场景以及多次试验确定。或者，也可以根据本次最大池化计算的目标输入数据中包含的输入数值对电压进行多级划分，确定每个输入数值对应的输入电压，即确定电压对应关系。输入数值越大，对应的输入电压也就越大。以图7给出的矩阵窗口为例，即可以基于电压对应关系，确定出输入数值1、5、7和3各自对应的输入电压，分别为V1、V5、V7和V3。其中，V1＜V3＜V5＜V7。然后，再执行以下步骤S603。
步骤S603，依次将所述每个输入数值对应的输入电压施加到铁电存储器中同一目标存储单元的板线。
需要说明的是，在执行步骤S603之前，需要先在铁电存储器中确定一个存储单元作为目标存储单元。本实施例中，可以任意选取一个未被占用的存储单元作为目标存储单元，或者，也可以专门设置一个固定位置的存储单元，用于实现最大池化函数计算。
当然，同样需要先拉高目标存储单元的字线上的电压，开启该目标存储单元，然后再按照矩阵窗口中各输入数值的排布顺序，相继在目标存储单元的板线上施加每个输入数值对应的输入电压。
以cell0作为目标存储单元，且输入数据为图7中的矩阵窗口为例，如图8所示，拉高WL0上的电压后，依次在PL0上施加输入电压V1、V5、V7和V3。V1的施加会冲击出cell0内铁电电容中的部分电荷，BL上的电压会相应升高。施加完V1后，重新施加高于V1的电压V5，会再次冲击出cell0内铁电电容中的部分电荷，相应地，BL上的电压进一步升高。同理V7也会冲击出cell0内铁电电容中的部分电荷，使得BL上的电压再进一步升高。但是在施加完V7后，再施加低于V7的V3，BL上的电压则不会再发生改变。这是由于铁电电容中电畴在翻转后，再次施加相同电压或低于原电压的电压不会改变其方向，也就是说，对于单一存储单元，在存储单元板线上有更高电压重写入前，其位线上的电压不会发生改变。
步骤S604，基于所述目标存储单元对应的位线上的电压，得到所述目标输入数据对应的最大池化结果。
在完成所有输入数值对应的输入电压的施加后，通过最终读取目标存储单元位线上的电压值，即可以得到本次的最大池化结果。具体来讲，可以通过ADC将目标存储单元位线上的电压值转换为最大池化结果。如图7所示矩阵窗口，目标存储单元位线上的电压值为板线电压为V7时对应的电压值，通过ADC转换可以将该电压值转换为V7对应的输入数值，即得到最大池化结果为：7。
在一种可选的实施例中，为了确保目标存储单元能够被冲击出电荷，需要在执行上述步骤S603之前，先执行预充步骤。作为一种实施方式，预充步骤包括：通过控制所述目标存储单元的位线电压以及板线电压，对所述目标存储单元进行状态“1”预充。如图8所示，将WL0拉高到高电平，将PL0保持低电平，并将BL拉高至高电平，使得cell0中存储的数据位为“1”。这样能够保证后续施加的多级电压能够有充足的电荷冲出，保证识别的准确度。当然，在本说明书其他实施例中，也可以对目标存储单元进行状态“0”预充。
本说明书实施例提供的存储器控制方法，通过在存储单元板线上依次施加不同输入数值对应的不同输入电压，实现了最大池化函数的存内计算，有利于提高运算速度，提升了计算机的内部处理性能。
第三方面，本说明书实施例还提供了一种存储器控制装置，用于控制存算一体化的铁电存储器。如图9所示，该存储器控制装置90包括：
加压模块901，用于向所述铁电存储器中目标存储单元的板线施加第一电压，以冲击出所述目标存储单元中铁电电容内的部分电荷，其中，所述第一电压小于所述铁电存储器的写入电压；
恢复模块902，用于在基于所冲击出的电荷进行目标运算处理后，向所述目标存储单元的板线施加第二电压，再次读取所述目标存储单元中存储的数据，并将所读取的数据重新写入所述目标存储单元，其中，所述第二电压大于所述第一电压，所述第二电压用于再次冲击出所述目标存储单元中铁电电容的部分电荷。
进一步地，加压模块901包括：确定子模块，用于基于接收到的运算指令，确定所述目标运算处理的类型以及所述运算指令涉及的目标存储单元；处理子模块，用于基于所述目标运算处理的类型确定所述目标存储单元对应的第一电压，并向所述目标存储单元的板线施加所确定的第一电压。
另外，该存储器控制装置90还包括：运算模块，用于若所述目标运算处理的类型属于预设存内运算类型，通过读取所述目标存储单元对应的位线上的电压，得到所述目标运算处理的计算结果。
进一步地，上述处理子模块用于：若所述目标运算处理的类型为所述预设存内运算类型中的布尔逻辑运算，则基于预设对应关系确定与所述目标运算处理的类型对应的电压，将所确定的电压作为所述目标存储单元对应的第一电压，其中，所述预设对应关系为布尔逻辑运算类型与电压的对应关系，且不同类型的布尔逻辑运算对应的电压不同。
进一步地，上述预设存内运算类型中的布尔逻辑运算包括与运算以及或运算，所述与运算对应的电压小于所述或运算对应的电压。
进一步地，上述恢复模块902用于：若所述目标存储单元为多个，则任意选择一个目标存储单元作为待恢复单元，通过执行恢复步骤，对所述待恢复单元进行数据恢复，其中，所述恢复步骤包括：向所述待恢复单元的板线施加第二电压，再次读取所述待恢复单元中存储的数据，并将所读取的数据重新写入所述待恢复单元；完成所述待恢复单元的数据恢复后，再将下一个目标存储单元作为待恢复单元，重复执行所述恢复步骤，直至恢复完所有的目标存储单元。
进一步地，上述第一电压大于零且小于或等于3/4倍的所述写入电压。
进一步地，上述第二电压大于所述第一电压，且小于或等于所述写入电压。
以上各模块可以是由软件代码实现，或者，以上各模块同样可以由硬件例如集成电路实现。
本说明书实施例所提供的存储器控制装置90，其实现原理及产生的技术效果和前述第一方面提供的方法实施例相同，为简要描述，装置实施例部分未提及之处，可参考前述方法实施例中相应内容。
第四方面，本说明书实施例还提供了一种存储器控制装置，如图10所示，该存储器控制装置100包括：
获取模块101，用于基于接收到的最大池化函数计算指令，获取目标输入数据；
电压确定模块102，用于基于预设的电压对应关系，确定所述目标输入数据中每个输入数值对应的输入电压，所述电压对应关系包括多个不同输入数值对应的输入电压，且所述电压对应关系中输入数值与输入电压呈正相关；
电压施加模块103，用于依次将所述每个输入数值对应的输入电压施加到铁电存储器中同一目标存储单元的板线；
结果确定模块104，用于基于所述目标存储单元对应的位线上的电压，得到所述目标输入数据对应的最大池化结果。
进一步地，该存储器控制装置100还包括：预充模块，用于通过控制所述目标存储单元的位线电压以及板线电压，对所述目标存储单元进行状态“1”预充。
以上各模块可以是由软件代码实现，或者，以上各模块同样可以由硬件例如集成电路实现。
本说明书实施例所提供的存储器控制装置100，其实现原理及产生的技术效果和前述第二方面提供的方法实施例相同，为简要描述，装置实施例部分未提及之处，可参考前述方法实施例中相应内容。
第五方面，本说明书实施例还提供了一种铁电存储器，如图11所示，铁电存储器11可以包括控制单元113、处理单元112以及多个存储单元111(图中仅示出了一个)。具体来讲，多个存储单元111均为基于铁电电容的存储单元，呈阵列排布。
处理单元112与各存储单元111对应的位线连接，用于读取位线上的信号。具体来讲，处理单元112根据实际需要设置。例如，在一种应用场景中，处理单元112可以包括灵敏放大器，在另一种应用场景中，处理单元可以包括模数转换器(ADC)，在又一种应用场景中，处理单元可以包括灵敏放大器和ADC。
控制单元113分别与处理单元112以及每个存储单元111的板线和字线连接，用于执行上述第一方面或第二方面所述存储控制方法的任一实施例的步骤，对各存储单元111以及处理单元112进行控制。具体实施过程可以参照上述第一方面以及第二方面提供的方法实施例的相关描述。
需要说明的是，在一种应用场景中，控制单元113可以与处理单元112以及多个存储单元111一同集成在铁电存储芯片中；在另一种应用场景中，也可以将控制单元113设置在铁电存储芯片外部，此处不做限定。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
本说明书是参照根据本说明书实施例的方法、设备以及计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的设备。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令设备的制造品，该指令设备实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本说明书的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本说明书范围的所有变更和修改。
显然，本领域的技术人员可以对本说明书进行各种改动和变型而不脱离本说明书的精神和范围。这样，倘若本说明书的这些修改和变型属于本说明书权利要求及其等同技术的范围之内，则本说明书也意图包含这些改动和变型在内。

Claims (7)

1.一种存储器控制方法，其特征在于，用于控制存算一体化的铁电存储器，所述方法包括：
向所述铁电存储器中目标存储单元的板线施加第一电压，以冲击出所述目标存储单元中铁电电容内的部分电荷，其中，所述第一电压小于所述铁电存储器的写入电压；
在基于所冲击出的电荷进行目标运算处理后，向所述目标存储单元的板线施加第二电压，再次读取所述目标存储单元中存储的数据，并将所读取的数据重新写入所述目标存储单元，其中，所述第二电压大于所述第一电压，所述第二电压用于再次冲击出所述目标存储单元中铁电电容的部分电荷。
2.如权利要求1所述的方法，其特征在于，所述向所述铁电存储器中目标存储单元的板线施加第一电压，包括：
基于接收到的运算指令，确定所述目标运算处理的类型以及所述运算指令涉及的目标存储单元；
基于所述目标运算处理的类型确定所述目标存储单元对应的第一电压，并向所述目标存储单元的板线施加所确定的第一电压；
若所述目标运算处理的类型属于预设存内运算类型，所述基于所冲击出的电荷进行目标运算处理，包括：
通过读取所述目标存储单元对应的位线上的电压，得到所述目标运算处理的计算结果。
3.如权利要求2所述的方法，其特征在于，所述基于所述目标运算处理的类型确定所述目标存储单元对应的第一电压，包括：
若所述目标运算处理的类型为所述预设存内运算类型中的布尔逻辑运算，则基于预设对应关系确定与所述目标运算处理的类型对应的电压，将所确定的电压作为所述目标存储单元对应的第一电压，其中，所述预设对应关系为布尔逻辑运算类型与电压的对应关系，且不同类型的布尔逻辑运算对应的电压不同；
其中，所述预设存内运算类型中的布尔逻辑运算包括与运算以及或运算，所述与运算对应的电压小于所述或运算对应的电压。
4.如权利要求1所述的方法，其特征在于，所述向所述目标存储单元的板线施加第二电压，再次读取所述目标存储单元中存储的数据，并将所读取的数据重新写入所述目标存储单元，包括：
若所述目标存储单元为多个，则任意选择一个目标存储单元作为待恢复单元，通过执行恢复步骤，对所述待恢复单元进行数据恢复，其中，所述恢复步骤包括：向所述待恢复单元的板线施加第二电压，再次读取所述待恢复单元中存储的数据，并将所读取的数据重新写入所述待恢复单元；
完成所述待恢复单元的数据恢复后，再将下一个目标存储单元作为待恢复单元，重复执行所述恢复步骤，直至恢复完所有的目标存储单元。
5.如权利要求1所述的方法，其特征在于，所述第一电压大于零且小于或等于3/4倍的所述写入电压，所述第二电压大于所述第一电压，且小于或等于所述写入电压。
6.一种存储器控制装置，其特征在于，用于控制存算一体化的铁电存储器，所述装置包括：
加压模块，用于向所述铁电存储器中目标存储单元的板线施加第一电压，以冲击出所述目标存储单元中铁电电容内的部分电荷，其中，所述第一电压小于所述铁电存储器的写入电压；
恢复模块，用于在基于所冲击出的电荷进行目标运算处理后，向所述目标存储单元的板线施加第二电压，再次读取所述目标存储单元中存储的数据，并将所读取的数据重新写入所述目标存储单元，其中，所述第二电压大于所述第一电压，所述第二电压用于再次冲击出所述目标存储单元中铁电电容的部分电荷。
7.一种铁电存储器，其特征在于，包括控制单元、处理单元以及多个存储单元，所述控制单元与所述多个存储单元以及所述处理单元连接，所述多个存储单元与所述处理单元连接，所述控制单元用于执行权利要求1-5中任一项所述的方法。
CN202110267978.4A 2021-03-11 2021-03-11 存储器控制方法、装置及铁电存储器 Active CN112885386B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110267978.4A CN112885386B (zh) 2021-03-11 2021-03-11 存储器控制方法、装置及铁电存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110267978.4A CN112885386B (zh) 2021-03-11 2021-03-11 存储器控制方法、装置及铁电存储器

Publications (2)

Publication Number Publication Date
CN112885386A CN112885386A (zh) 2021-06-01
CN112885386B true CN112885386B (zh) 2022-07-08

Family

ID=76040991

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110267978.4A Active CN112885386B (zh) 2021-03-11 2021-03-11 存储器控制方法、装置及铁电存储器

Country Status (1)

Country Link
CN (1) CN112885386B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114280998B (zh) * 2021-12-29 2024-03-29 北京超弦存储器研究院 一种逻辑运算控制电路、方法、装置及介质
CN116778996A (zh) * 2022-03-11 2023-09-19 华为技术有限公司 读写电路、读写方法以及铁电存储器
CN115469799B (zh) * 2022-05-18 2023-12-15 上海江波龙数字技术有限公司 数据存储方法、存储装置及计算机可读存储装置
CN117542388A (zh) * 2022-08-02 2024-02-09 华为技术有限公司 集成电路及其控制方法、芯片、终端

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5912846A (en) * 1997-02-28 1999-06-15 Ramtron International Corporation Serial ferroelectric random access memory architecture to equalize column accesses and improve data retention reliability by mitigating imprint effects
CN111833934A (zh) * 2020-07-30 2020-10-27 无锡拍字节科技有限公司 一种存算一体铁电存储器及其运行方法
CN112133339A (zh) * 2020-08-12 2020-12-25 清华大学 基于铁电晶体管的存内按位逻辑计算电路结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10642922B2 (en) * 2018-09-28 2020-05-05 Intel Corporation Binary, ternary and bit serial compute-in-memory circuits

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5912846A (en) * 1997-02-28 1999-06-15 Ramtron International Corporation Serial ferroelectric random access memory architecture to equalize column accesses and improve data retention reliability by mitigating imprint effects
CN111833934A (zh) * 2020-07-30 2020-10-27 无锡拍字节科技有限公司 一种存算一体铁电存储器及其运行方法
CN112133339A (zh) * 2020-08-12 2020-12-25 清华大学 基于铁电晶体管的存内按位逻辑计算电路结构

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Chao Liu 等.A 7T1C Nonvolatile SRAM Based on Ferroelectric HfO2 Capacitor for Ultralow Power Applications.《2020 IEEE 15th International Conference on Solid-State & Integrated Circuit Technology (ICSICT)》.2020, *
Wang Qiao 等.Non-volatile In Memory Dual-Row X(N)OR Operation with Write Back Circuit Based on 1T1C FeRAM.《2020 IEEE 15th International Conference on Solid-State & Integrated Circuit Technology (ICSICT)》.2020, *

Also Published As

Publication number Publication date
CN112885386A (zh) 2021-06-01

Similar Documents

Publication Publication Date Title
CN112885386B (zh) 存储器控制方法、装置及铁电存储器
US10387121B2 (en) Apparatuses and methods for random number generation
KR102070977B1 (ko) 감지 증폭기 및 그것을 포함하는 메모리 장치
US20200160158A1 (en) Neural Network Circuit
CN106663459A (zh) 使用感测电路执行逻辑操作
US20220284940A1 (en) Time tracking circuit for fram
GB1567150A (en) Sense amplifier for discriminating between two voltage levels
US11568630B2 (en) Histogram creation process for memory devices
US9159398B2 (en) Memory core and semiconductor memory device including the same
US10885970B2 (en) Non-linear activation for sensing circuitry
JP4932273B2 (ja) 強誘電体キャパシタを用いた演算処理回路および演算方法
US6847566B1 (en) Method and circuit configuration for multiple charge recycling during refresh operations in a DRAM device
Sehgal et al. Trends in analog and digital intensive compute-in-SRAM designs
TW594749B (en) Multiple word-line accessing and accessor
CN113658628A (zh) 一种用于dram非易失存内计算的电路
US20100027361A1 (en) Information Handling System with SRAM Precharge Power Conservation
Shin et al. A PVT-robust customized 4T embedded DRAM cell array for accelerating binary neural networks
CN113223587A (zh) 易失性存储装置及其数据感测方法
US20230027768A1 (en) Neural network computing device and computing method thereof
KR102582418B1 (ko) 디램을 이용한 인 메모리 컴퓨팅을 통해 bnn 연산을 수행하는 방법 및 이를 이용한 장치
WO2023097528A1 (zh) 铁电存储器、数据读取方法及电子设备
US7948811B2 (en) Memory with shared read/write circuit
CN117352023A (zh) 一种铁电存储器、铁电存储器的读出电路及读出方法
JP2006054017A (ja) メモリディジット線のキャパシタ支持によるプレチャージ
CN115472197A (zh) 一种通过冗余行量化位线电压差的sram存内计算电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant