CN110350922A - 一种二进制编码的寻址方法及寻址器 - Google Patents
一种二进制编码的寻址方法及寻址器 Download PDFInfo
- Publication number
- CN110350922A CN110350922A CN201910648389.3A CN201910648389A CN110350922A CN 110350922 A CN110350922 A CN 110350922A CN 201910648389 A CN201910648389 A CN 201910648389A CN 110350922 A CN110350922 A CN 110350922A
- Authority
- CN
- China
- Prior art keywords
- binary coding
- binary
- priority encoder
- updated
- addressing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000013473 artificial intelligence Methods 0.000 description 5
- 238000013528 artificial neural network Methods 0.000 description 5
- 229910002056 binary alloy Inorganic materials 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/02—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word
- H03M7/04—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word the radix thereof being two
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
本申请涉及集成电路及信号处理技术领域，尤其涉及一种二进制编码的寻址方法及寻址器。该方法包括在接收二进制编码之后，执行如下步骤S1‑S3：S1使用优先编码器，确定二进制编码中优先级最高的非零值的地址，并输出所述地址；S2将所述非零值置零，获得更新后的二进制编码；S3当所述更新后的二进制编码不等于零时，携带所述更新后的二进制编码，跳转至步骤S1；当所述更新后的二进制编码等于零时，寻址结束。本实施例提供的二进制编码的寻址方法和寻址器，能够快速确定二进制编码中所有非零值的地址，适用于对运算速度要求严苛的场景。
Description
技术领域
本申请涉及集成电路及信号处理技术领域，尤其涉及一种二进制编码的寻址方法及寻址器。
背景技术
二进制编码是由1和0两种数字组成的字符串，例如10000101，其中，1表示高电平的电脉冲信号，0表示低电平的脉冲信号。目前，计算机中的信息通常采用二进制编码进行表示，并且，计算机通过读取二进制编码对应的脉冲信号对二进制编码进行识别。
通常情况下，计算机在识别二进制编码的过程中，按位读取数据，即依次读取该二进制编码二进制位上数值，并且每读取一个数值，判断一次数值是1还是0，从而确定出该二进制编码上所有非零值的地址，完成对该二进制编码的识别。
在上述方法中，由于每读取一个二进制位，便要消耗一个时钟周期，因此，该方法对二进制编码的识别速度较低。例如，对于二进制编码10000101，需要进行八次数据读取和判断，才能确定出该二进制编码的非零值地址0、2和7。当二进制编码比较稀疏或者对计算机对信息的识别速度要求较高时，上述方法将不能满足计算机的运行速度需求。
发明内容
本申请提供了一种二进制编码的寻址方法及寻址器，以解决现有二进制编码的寻址效率低的问题。
第一方面，本实施例提供一种二进制编码的寻址方法，包括：在接收二进制编码之后，执行如下步骤S1-S3：
S1使用优先编码器，确定二进制编码中优先级最高的非零值的地址，并输出所述地址；
S2将所述非零值置零，获得更新后的二进制编码；
S3当所述更新后的二进制编码不等于零时，携带所述更新后的二进制编码，跳转至步骤S1；当所述更新后的二进制编码等于零时，寻址结束。
在第一方面的第一种实现方式中，所述优先编码器为低位优先编码器或者高位优先编码器。
在第一方面的第二种实现方式中，当所述优先编码器为高位优先编码器时，在接收二进制编码之后，在执行步骤S1-S3之前，所述方法还包括：将所述二进制编码的高低位翻转。
在第一方面的第三种实现方式中，所述方法还包括：在步骤S2中，通过置零公式Xn+1＝Xn&(Xn-1)，将二进制编码Xn的优先级最高的非零值置零，获得更新后的二进制编码Xn+1，其中，n为时钟周期数。
第二方面，本实施例提供一种二进制编码的寻址器，包括：
输入模块，用于接收二进制编码；
信号选择器，用于根据预设的选择信号，将输入模块输出的二进制编码输入优先编码器，或者，将编码转换模块输出的更新后的二进制编码输入优先编码器；
优先编码器，用于确定二进制编码中优先级最高的非零值的地址，并输出所述地址；
编码转换模块，用于将所述非零值置零，获得更新后的二进制编码。
在第二方面的第一种实现方式中，所述优先编码器为低位优先编码器或者高位优先编码器。
在第二方面的第二种实现方式中，当所述优先编码器为高位优先编码器时，所述寻址器还包括：位置翻转器，用于将所述二进制编码的高低位翻转。
在第二方面的第三种实现方式中，所述编码转换模块还用于，通过置零公式Xn+1＝Xn&(Xn-1)，将二进制编码Xn的优先级最高的非零值置零，获得更新后的二进制编码Xn+1，其中，n为时钟周期数。
本实施例提供的二进制编码的寻址方法和寻址器，能够快速确定二进制编码中所有非零值的地址，即使是二进制编码比较稀疏时，也能够满足计算机对运行速度的要求，适应物联网、人工智能芯片、稀疏神经网络计算等对运算速度要求严苛的场景。
附图说明
为了更清楚地说明本申请的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的二进制编码的寻址方法的流程图一。
图2为本申请实施例提供的二进制编码的寻址方法的流程图二。
图3为本申请实施例提供的寻址器的结构示意图一。
图4为本申请实施例提供的寻址器的结构示意图二。
具体实施方式
本实施例提供一种二进制编码的寻址方法和寻址器，用于确定二进制编码中非零值的地址，下面将分别以低位优先编码器和高位优先编码器为例，对本实施例示出的方法和寻址器进行示例性的说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
请参阅图1，本实施例以低位优先编码器为例，对本实施例提供的二进制编码的寻址方法进行说明。具体地，本实施例提供的方法在接收到二进制编码之后，通过执行如下步骤S1-S3确定二进制编码的所有非零值的地址。
步骤S1，使用低位优先编码器，确定二进制编码中优先级最高的非零值的地址，并输出该地址。
优先编码器允许同时在几个输入端有输入信号，并且按输入信号排定的优先级顺序，只对同时输入的几个信号中优先级最高的一个进行编码。
示例性的，以8线-3线低位优先编码器为例，该编码器设有八个输入端和三个输出端，能同时输入八个信号，并按照优先级从低位到高位逐渐降低的顺序，对优先级最高的一个非零值进行编码，通过输出端输出该非零值的在该二进制编码中的位置。该8线-3线低位优先编码器的真值表如表1所示。
在表1中，X7-X0为输入信号，每一个输入信号为一个二进制位上的数字对应的信号，例如，X7为二进制编码中最高位的数字对应的信号，X0为二进制编码中最低位的数字对应的信号。并且，该低位优先编码器按照优先级从X0-X7逐渐降低的顺序，对优先级最高的一个非零值进行编码，输出该非零值的在该二进制编码中的位置。Y2-Y0为输出信号，表示二进制编码中，优先级最高的一个非零值的二进制位的地址。Z用于表示输入的二进制编码是否全为零，当Z＝0时，表示输入的二进制编码不全为零，当Z＝1时，表示输入的二进制编码全为零。
表18线-3线低位优先编码器的真值表
| X<sub>7</sub> | X<sub>6</sub> | X<sub>5</sub> | X<sub>4</sub> | X<sub>3</sub> | X<sub>2</sub> | X<sub>1</sub> | X<sub>0</sub> | Y<sub>2</sub> | Y<sub>1</sub> | Y<sub>0</sub> | Z |
| × | × | × | × | × | × | × | 1 | 0 | 0 | 0 | 0 |
| × | × | × | × | × | × | 1 | 0 | 0 | 0 | 1 | 0 |
| × | × | × | × | × | 1 | 0 | 0 | 0 | 1 | 0 | 0 |
| × | × | × | × | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 0 |
| × | × | × | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 |
| × | × | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 0 |
| × | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 0 |
| 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 0 |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 |
通常情况下，对于一个二进制编码，位于最右端的二进制位为最低位，位于最左端的二进制位为最高位。以二进制编码10000101为例，在低位优先编码器中，其优先级最高的一个非零值的二进制位位于该二进制编码的最右端，其地址为0。
步骤S2，将二进制编码中的优先级最高的非零值置零，获得更新后的二进制编码。
在一种可能的而实现方式中，通过置零公式Xn+1＝Xn&(Xn-1)，将二进制编码Xn的优先级最高的非零值置零，获得更新后的二进制编码Xn+1，其中，n为时钟周期数。
以二进制编码10000101为例，在第一个时钟周期内，即n＝1时，更新后的二进制编码X2＝X1&(X1-1)＝10000101&(10000101-00000001)＝10000101&10000100＝10000100。
步骤S3，当更新后的二进制编码不等于零时，携带更新后的二进制编码，跳转至步骤S1；当更新后的二进制编码等于零时，寻址结束。
当更新后的二进制编码不等于零时，说明该二进制编码中还有非零值，因此，还需对该更新后的二进制编码继续执行步骤S1-S3，以确定该更新后的二进制编码中优先级最高的非零值。当更新后的二进制编码等于零时，说明该二进制编码中没有非零值，寻址结束。
以二进制编码X＝10000101为例，结合表2所示，本实施例提供的寻址方法，在接收到二进制编码10000101后，便进入第一时钟周期。
第一时钟周期：
S1低位优先编码器确定出10000101的优先级最高的非零值的地址0。
S2将10000101中的优先级最高的非零值置零，获得更新后的二进制编码10000100。
S3更新后的二进制编码10000100不等于零，携带10000100跳转至下一时钟周期。
第二时钟周期：
S1低位优先编码器确定出10000100的优先级最高的非零值的地址2。
S2将10000101中的优先级最高的非零值置零，获得更新后的二进制编码10000000。
S3更新后的二进制编码10000000不等于零，携带10000000跳转至下一时钟周期。
第三时钟周期：
S1低位优先编码器确定出10000100的优先级最高的非零值的地址7。
S2将10000000中的优先级最高的非零值置零，获得更新后的二进制编码00000000。
S3更新后的二进制编码00000000等于零，寻址结束。
本实施例提供的二进制编码的寻址方法，只需要三个时钟周期就能确定出二进制编码10000101中所有非零值的地址0、2、7，具有较高的识别速度。
表2低位优先编码器的输入输出表
| 时钟周期 | 输入的二进制编码 | 输出地址 |
| 1 | 10000101 | 0 |
| 2 | 10000100 | 2 |
| 3 | 10000000 | 7 |
综上所述，本实施例提供的二进制编码的寻址方法，能够快速确定二进制编码中所有非零值的地址，即使是二进制编码比较稀疏时，也能够满足计算机对运行速度的要求，适应物联网、人工智能芯片、稀疏神经网络计算等对运算速度要求严苛的场景。
实施例2
请参阅图2，本实施例以高位优先编码器为例，对本实施例提供的二进制编码的寻址方法进行说明。具体地，本实施例提供的方法在接收到二进制编码之后，通过如下步骤S0-S3，确定二进制编码中所有非零值的地址。
步骤S0，将二进制编码的高低位翻转。
例如，当待寻址的二进制编码为10000101时，将其高低位进行翻转之后，获得10100001。
需要说明的是，通常情况下，对于一个二进制编码，位于最右端的二进制位为最低位，位于最左端的二进制位为最高位。如果直接将该二进制编码输入高位优先编码器，将会出现二进制位的优先级和输入通道的优先级不对应的问题。例如，将二进制编码10000100中，优先级最高的1，从优先级最低的输入通道输入，导致寻址错误。也就是说，将二进制编码的高低位翻转，可以使优先级最高的二进制位上的数值从对应的优先级最高的输入通道输入高位优先编码器，保证寻址正确。
步骤S1，使用高位优先编码器，确定二进制编码中优先级最高的非零值的地址，并输出该地址。
示例性的，以8线-3线高位优先编码器为例，该编码器设有八个输入端和三个输出端，能同时输入八个信号，并按照优先级从低位到高位逐渐升高的顺序，对优先级最高的一个非零值进行编码，输出该非零值的在该二进制编码中的位置。该8线-3线高位优先编码器的真值表如表3所示。
表3 8线-3线高位优先编码器的真值表
| X<sub>0</sub> | X<sub>1</sub> | X<sub>2</sub> | X<sub>3</sub> | X<sub>4</sub> | X<sub>5</sub> | X<sub>6</sub> | X<sub>7</sub> | Y<sub>2</sub> | Y<sub>1</sub> | Y<sub>0</sub> | Z |
| × | × | × | × | × | × | × | 1 | 1 | 1 | 1 | 0 |
| × | × | × | × | × | × | 1 | 0 | 1 | 1 | 0 | 0 |
| × | × | × | × | × | 1 | 0 | 0 | 1 | 0 | 1 | 0 |
| × | × | × | × | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 |
| × | × | × | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 0 |
| × | × | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 |
| × | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
| 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 |
在表3中，X0-X7为输入信号，每一个输入信号为一个二进制位上的数字对应的信号，例如，X0为二进制编码中最低位的数字对应的信号，X7为二进制编码中最高位的数字对应的信号。并且，该高位优先编码器按照优先级从低位到高位(即X0-X7)逐渐升高的顺序，对优先级最高的一个非零值进行编码，输出该非零值的在该二进制编码中的位置。Y2-Y0为输出信号，表示二进制编码中，优先级最高的一个非零值的二进制位的地址。Z用于表示输入的二进制编码是否全为零，当Z＝0时，表示输入的二进制编码不全为零，当Z＝1时，表示输入的二进制编码全为零。
步骤S2，将二进制编码中的优先级最高的非零值置零，获得更新后的二进制编码。
在一种可能的而实现方式中，通过置零公式Xn+1＝Xn&(Xn-1)，将二进制编码Xn的优先级最高的非零值置零，获得更新后的二进制编码Xn+1，其中，n为时钟周期数。
步骤S3，当更新后的二进制编码不等于零时，携带更新后的二进制编码，跳转至步骤S1；当更新后的二进制编码等于零时，寻址结束。
当更新后的二进制编码不等于零时，说明该二进制编码中还有非零值，因此，还需对更新后的二进制编码继续执行步骤S1-S3，以确定该更新后的二进制编码中优先级最高的非零值。当更新后的二进制编码等于零时，说明该二进制编码中没有非零值，寻址结束。
以二进制编码X＝10000101为例，结合表4所示，本实施例提供的二进制编码的寻址方法，在接收到二进制编码X＝10000101，首先对二进制编码10000101进行翻转，获得10100001，随后便进入第一时钟周期。
第一时钟周期：
S1高位优先编码器确定出10100001的优先级最高的非零值的地址7。
S2将10100001中的优先级最高的非零值置零，获得更新后的二进制编码10100000。
S3更新后的二进制编码10100000不等于零，携带10100000跳转至下一时钟周期。
第二时钟周期：
S1高位优先编码器确定出10100000的优先级最高的非零值的地址2。
S2将10100000中的优先级最高的非零值置零，获得更新后的二进制编码10000000。
S3更新后的二进制编码10000000不等于零，携带10000000跳转至下一时钟周期。
第三时钟周期：
S1高位优先编码器确定出10000000的优先级最高的非零值的地址0。
S2将10000000中的优先级最高的非零值置零，获得更新后的二进制编码00000000。
S3更新后的二进制编码00000000等于零，寻址结束。
本实施例提供的寻址方法只需要三个时钟周期就能够确定出二进制编码10000101中所有非零值的地址7、2、0，具有较高的识别速度。
表4高位优先编码器的输入输出表
| 时钟周期 | 输入的二进制编码 | 输出地址 |
| 1 | 10100001 | 7 |
| 2 | 10100000 | 2 |
| 3 | 10000000 | 0 |
综上所述，本实施例提供的二进制编码的寻址方法，能够快速确定二进制编码中所有非零值的地址，即使是二进制编码比较稀疏时，也能够满足计算机对运行速度的要求，适应物联网、人工智能芯片、稀疏神经网络计算等对运算速度要求严苛的场景。
实施例3
请参阅图3，基于上述本实施例1提供的二进制编码的寻址方法，本实施例提供一种二进制编码的寻址器，该寻址器包括输入模块301、信号选择器302、低位优先编码器303和编码转换模块304。
输入模块301，用于接收二进制编码。
信号选择器302，用于根据预设的选择信号，将输入模块301输出的二进制编码，或者，编码转换模块304输出的更新后的二进制编码输入低位优先编码器303。例如，在第一个时钟周期内，根据信号0，将输入模块301的二进制编码发送到低位优先编码器303。在其它时钟周期内，根据信号1，将编码转换模块304的二进制编码发送到低位优先编码器303。
低位优先编码器303，用于确定二进制编码中优先级最高的非零值的地址，并输出该地址。
编码转换模块304，用于将二进制编码中的优先级最高的非零值置零，获得更新后的二进制编码。
本实施例提供的二进制编码的寻址器，能够快速确定二进制编码中所有非零值的地址，即使是二进制编码比较稀疏时，也能够满足计算机对运行速度的要求，适应物联网、人工智能芯片、稀疏神经网络计算等对运算速度要求严苛的场景。
实施例4
请参阅图4，基于上述本实施例2提供的二进制编码的寻址方法，本实施例提供一种二进制编码的寻址器，该寻址器包括输入模块301、位置翻转器305、信号选择器302、高位优先编码器306和编码转换模块304。
输入模块301，用于接收二进制编码。
位置翻转器305，用于将输入模块301接收的二进制编码的高低位翻转。
信号选择器302，用于根据预设的选择信号，将位置翻转器305输出的二进制编码输入高位优先编码器306，或者，编码转换模块304输出的更新后的二进制编码输入优先编码器。例如，在第一个时钟周期内，根据信号0，将位置翻转器305输出的二进制编码发送到高位优先编码器306。在其它时钟周期内，根据信号1，将编码转换模块304输出的更新后的二进制编码发送到高位优先编码器306。
高位优先编码器306，用于确定二进制编码中优先级最高的非零值的地址，并输出该地址。
编码转换模块304，用于将二进制编码中的优先级最高的非零值置零，获得更新后的二进制编码。
本实施例提供的二进制编码的寻址器，能够快速确定二进制编码中所有非零值的地址，即使是二进制编码比较稀疏时，也能够满足计算机对运行速度的要求，适应物联网、人工智能芯片、稀疏神经网络计算等对运算速度要求严苛的场景。
需要说明的是，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本申请的具体实施方式，使本领域技术人员能够理解或实现本申请。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
应当理解的是，本申请并不局限于上面已经描述的内容，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。
Claims (8)
1.一种二进制编码的寻址方法，其特征在于，在接收二进制编码之后，执行如下步骤S1-S3：
S1使用优先编码器，确定二进制编码中优先级最高的非零值的地址，并输出所述地址；
S2将所述非零值置零，获得更新后的二进制编码；
S3当所述更新后的二进制编码不等于零时，携带所述更新后的二进制编码，跳转至步骤S1；当所述更新后的二进制编码等于零时，寻址结束。
2.根据权利要求1所述的方法，其特征在于，所述优先编码器为低位优先编码器或者高位优先编码器。
3.根据权利要求2所述的方法，其特征在于，当所述优先编码器为高位优先编码器时，在接收二进制编码之后，在执行步骤S1-S3之前，所述方法还包括：将所述二进制编码的高低位翻转。
4.根据权利要求1-3任一项所述的方法，其特征在于，在步骤S2中，通过置零公式Xn+1＝Xn&(Xn-1)，将二进制编码Xn的优先级最高的非零值置零，获得更新后的二进制编码Xn+1，其中，n为时钟周期数。
5.一种二进制编码的寻址器，其特征在于，包括：
输入模块，用于接收二进制编码；
信号选择器，用于根据预设的选择信号，将输入模块输出的二进制编码输入优先编码器，或者，将编码转换模块输出的更新后的二进制编码输入优先编码器；
优先编码器，用于确定二进制编码中优先级最高的非零值的地址，并输出所述地址；
编码转换模块，用于将所述非零值置零，获得更新后的二进制编码。
6.根据权利要求5所述寻址器，其特征在于，所述优先编码器为低位优先编码器或者高位优先编码器。
7.根据权利要求6所述寻址器，其特征在于，当所述优先编码器为高位优先编码器时，所述寻址器还包括：位置翻转器，用于将所述二进制编码的高低位翻转。
8.根据权利要求5-7任一项所述寻址器，其特征在于，
所述编码转换模块，还用于通过置零公式Xn+1＝Xn&(Xn-1)，将二进制编码Xn的优先级最高的非零值置零，获得更新后的二进制编码Xn+1，其中，n为时钟周期数。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910648389.3A CN110350922A (zh) | 2019-07-18 | 2019-07-18 | 一种二进制编码的寻址方法及寻址器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910648389.3A CN110350922A (zh) | 2019-07-18 | 2019-07-18 | 一种二进制编码的寻址方法及寻址器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110350922A true CN110350922A (zh) | 2019-10-18 |
Family
ID=68178671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910648389.3A Pending CN110350922A (zh) | 2019-07-18 | 2019-07-18 | 一种二进制编码的寻址方法及寻址器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110350922A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113032109A (zh) * | 2019-12-09 | 2021-06-25 | 北京灵汐科技有限公司 | 一种数据处理的方法、装置和电子设备 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1047931A (zh) * | 1989-05-17 | 1990-12-19 | 国际商业机器公司 | 不采用一个或二个操作系统的服务而在不同处理器中运行的应用程序之间直接传送信息的方法及装置 |
| CN1133534A (zh) * | 1994-03-24 | 1996-10-16 | Dva公司 | 起始码检测器 |
| CN1231740A (zh) * | 1996-09-23 | 1999-10-13 | Arm有限公司 | 数据处理装置中的寄存器寻址 |
| CN1437728A (zh) * | 1999-12-27 | 2003-08-20 | 格里高里·V·朱德诺夫斯基 | 多组、容错、高性能存储器寻址系统及其方法 |
| CN104517641A (zh) * | 2013-10-07 | 2015-04-15 | 英飞凌科技股份有限公司 | 用于对具有可变密度的存储器进行寻址的方法和系统 |
| WO2019061270A1 (zh) * | 2017-09-29 | 2019-04-04 | 深圳市大疆创新科技有限公司 | 数据缓存装置及控制方法、数据处理芯片、数据处理系统 |
-
2019
- 2019-07-18 CN CN201910648389.3A patent/CN110350922A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1047931A (zh) * | 1989-05-17 | 1990-12-19 | 国际商业机器公司 | 不采用一个或二个操作系统的服务而在不同处理器中运行的应用程序之间直接传送信息的方法及装置 |
| CN1133534A (zh) * | 1994-03-24 | 1996-10-16 | Dva公司 | 起始码检测器 |
| CN1231740A (zh) * | 1996-09-23 | 1999-10-13 | Arm有限公司 | 数据处理装置中的寄存器寻址 |
| CN1437728A (zh) * | 1999-12-27 | 2003-08-20 | 格里高里·V·朱德诺夫斯基 | 多组、容错、高性能存储器寻址系统及其方法 |
| CN104517641A (zh) * | 2013-10-07 | 2015-04-15 | 英飞凌科技股份有限公司 | 用于对具有可变密度的存储器进行寻址的方法和系统 |
| WO2019061270A1 (zh) * | 2017-09-29 | 2019-04-04 | 深圳市大疆创新科技有限公司 | 数据缓存装置及控制方法、数据处理芯片、数据处理系统 |
Non-Patent Citations (2)
| Title |
|---|
| HAPPYZSM75: "第三节 8-3编码器", 《HTTPS://BLOG.CSDN.NET/HAPPYZSM75/ARTICLE/DETAILS/》 * |
| 丁低调: "计算一个十进制数的二进制表示有多少位1", 《HTTPS://BLOG.CSDN.NET/DK1543100966/ARTICLE/DETAILS/》 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113032109A (zh) * | 2019-12-09 | 2021-06-25 | 北京灵汐科技有限公司 | 一种数据处理的方法、装置和电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100545882C (zh) | 用于无线遥控接收芯片的自适应解码方法 | |
| US8532988B2 (en) | Searching for symbol string | |
| CN1673997A (zh) | 以apra标准格式表示经删除插值n字母语言模型 | |
| CN107610445B (zh) | 红外自学习的数据编码方法及其电路 | |
| CN108694918A (zh) | 编码方法及装置、解码方法及装置及显示装置 | |
| CN109587483A (zh) | 码流提取模块 | |
| CN110350922A (zh) | 一种二进制编码的寻址方法及寻址器 | |
| CN111786865A (zh) | 一种数据处理方法及设备 | |
| CN104243095A (zh) | 一种卷积码与线性分组码的码字类型盲识别方法 | |
| CN104360988A (zh) | 中文字符的编码方式的识别方法和装置 | |
| CN111428442B (zh) | 一种无需字典表的数据转换方法、系统及存储介质 | |
| CN104090865B (zh) | 文本相似度计算方法及装置 | |
| CN116739022A (zh) | 用于条码图像的译码方法、装置和电子设备 | |
| CN104217189A (zh) | 一种用于试纸条的条形码的自学习识别方法 | |
| CN1179662A (zh) | 模式匹配装置 | |
| CN112016270B (zh) | 汉信码的物流信息编码方法、装置及设备 | |
| CN110222286A (zh) | 信息获取方法、装置、终端和计算机可读存储介质 | |
| CN103428502A (zh) | 一种解码方法及解码系统 | |
| CN107645665A (zh) | 一种WebP熵编码的方法及装置 | |
| CN105099571B (zh) | 一种音频通信方法 | |
| CN111538914B (zh) | 地址信息的处理方法和装置 | |
| CN108052307B (zh) | 处理器浮点单元前导零数量的超前运算方法及系统 | |
| CN107994970B (zh) | 一种基于arinc429总线通信的通用数据解码方法 | |
| CN111178008A (zh) | 一种面向数字字符的数据编码方法、解析方法及系统 | |
| CN112102942B (zh) | 骨骼发育等级检测方法及终端设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191018 |
|
| RJ01 | Rejection of invention patent application after publication |