KR950026027A - 고전압 모오스 트랜지스터의 구조 - Google Patents

고전압 모오스 트랜지스터의 구조 Download PDF

Info

Publication number
KR950026027A
KR950026027A KR1019940003376A KR19940003376A KR950026027A KR 950026027 A KR950026027 A KR 950026027A KR 1019940003376 A KR1019940003376 A KR 1019940003376A KR 19940003376 A KR19940003376 A KR 19940003376A KR 950026027 A KR950026027 A KR 950026027A
Authority
KR
South Korea
Prior art keywords
channel
region
interface
doped
regions
Prior art date
Application number
KR1019940003376A
Other languages
English (en)
Other versions
KR0138234B1 (ko
Inventor
김장래
최정혁
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019940003376A priority Critical patent/KR0138234B1/ko
Priority to GB9503649A priority patent/GB2287125B/en
Priority to GBGB9503765.1A priority patent/GB9503765D0/en
Priority to JP7037362A priority patent/JPH07263693A/ja
Publication of KR950026027A publication Critical patent/KR950026027A/ko
Priority to US08/870,679 priority patent/US5830790A/en
Application granted granted Critical
Publication of KR0138234B1 publication Critical patent/KR0138234B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 고전압 모오스 트랜지스터의 구조에 관한 것으로, 항복전압의 저하를 방지하고 소자간 분리특성을 개선하기 위하여, 채널스톱층을 형성하기 위한 필드이온주입시 액티브영역을 마스킹하는 패턴이, 트랜지스터의 채널 길이 방향으로는 액티브영역보다 미리설정된 길이만큼 좁게, 트랜지스터의 채널 폭 방향으로는 액티영역보다 미리설정된 길이만큼 넓게 레이아웃하여, 필드이온주입이 소자분리 영역의 전체에 이루어지도록 하여 트랜지스터와의 소자분리를 강화시킬 수 있을 뿐만 아니라, 게이트 인듀스드 항복이 일어나는 영역은 액티브영역보다 넓게 마스킹되므로 필드 이온주입영역과 드레인영역과의 상호작용을 방지하여 게이트 인듀스드 항복에 의한 고전압 트랜지스터의 항복전압저하가 방지하여 게이트 인듀스드 항복에 의한 고전압 트랜지스터의 항복전압저하가 방지되며, 문턱전압조정을 위한 이온주입시, 드레인영역으로 동작하는 확산영역과 필드산화막의 경계면이 게이트전극과 인접하는 영역에는 이온주입이 차단되도록 제조된 모오스 트랜지스터의 구조를 제공한다.

Description

고전압 모오스 트랜지스터의 구조
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 고전압 트랜지스터의 제1실시예를 보이는 도면.

Claims (17)

  1. 반도체 기판상에 형성되며 제2도전형의 불순물이 도핑된 채널영역에 의해 서로 이격되는 제1도전형의 불순물로 도핑된 제1 및 제2확산영역과 상기 채널영역과 게이트산화막을 개재하는 게이트전극으로 구성된 트랜지스터를 구비하며, 상기 제1 및 제2확산영역과 채널영역은 하부에 제2전도형의 채널스톱층을 갖는 소자분리 산화막으로 둘러싸여 있는 고전압 모오스 트랜지스터의 구조에 있어서, 상기 제1 및 제2확산영역 각각의 채널 길이방향의 경계면과 상기 소자분리용 산화막의 경계면이 접하는 영역들에 도핑된 제2도전형 불순물의 농도가, 상기 제1 및 제2확산영역의 각각의 채널 폭방향의 경계면과 상기 소자분리용 산화막의 경계면이 접하는 영역들에 도핑된 제2도전형 불순물의 농도보다 저농도임을 특징으로 하는 고전압 모오스 트랜지스터.
  2. 제1항에 있어서, 상기 제1 및 제2확산영역 각각의 채널 길이방향의 경계면과 상기 소자분리용 산화막의 경계면이 접하는 영역들에 도핑된 제2도전현형 불순물은 상기 게이트전극으로부터 적어도 0.1㎛이격되어 분포됨을 특징으로 하는 고전압 모오스 트랜지스터의 구조.
  3. 제1항에 있어서, 상기 채널영역과 상기 소자분리용 산화막의 경계영역에 도핑된 제2도전형 불순물은 상기 게이트전극으로부터 적어도 0.1㎛ 이격되어 분포됨을 특징으로 하는 고전압 모오스 트랜지스터의 구조.
  4. 반도체 기판상에 형성되며 제2도전형의 불순물이 도핑된 채널영역에 의해 서로 이격되는 제1도전형의 불순물로 도핑된 제1 및 제2확산영역과 상기 채널영역과 게이트산화막을 개재하는 게이트전극으로 구성된 트랜지스터를 구비하며, 상기 제1 및 제2확산영역과 채널영역은 하부에 제2도전형의 채널스톱층을 갖는 소자분리 산화막으로 둘러싸여 있는 고전압 모오스 트랜지스터의 구조에 있어서, 상기 제1 및 제2확산영역 각각의 채널 길이방향의 경계면과 상기 소자분리용 산화막의 경계면이 접하는 영역들에 도핑된 제2도전형 불순물의 농도가, 상기 채널영역과 소자분리 산화막의 경계영역에 도핑된 제2도전형 불순물의 농도보다 저농도임을 특징으로 하는 고전압 모오스 트랜지스터의 구조.
  5. 제4항에 있어서, 상기 제1 및 제2확산영역 각각의 채널 길이방향의 경계면과 상기 소자분리용 산화막의 경계면이 접하는 영역들에 도핑된 제2도전현형 불순물은 상기 게이트전극으로부터 적어도 0.1㎛이격되어 분포됨을 특징으로 하는 고전압 모오스 트랜지스터의 구조.
  6. 제4항에 있어서, 상기 채널영역과 소자분리용 산화막의 경계영역에 도핑된 제2도전형 불순물은 상기 게이트전극으로부터 적어도 0.1㎛이격되어 분포됨을 특징으로 하는 고전압 모오스 트랜지스터의 구조.
  7. 반도체 기판상에 형성되며 제2도전형의 불순물이 도핑된 채널영역에 의해 서로 이격되는 제1도전형의 불순물로 도핑된 제1 및 제2확산영역과 상기 채널영역과 게이트산화막을 개재하는 게이트전극으로 구성된 트랜지스터를 구비하며, 상기 제1 및 제2확산영역과 채널영역은 하부에 제2도전형의 채널스톱층을 갖는 소자분리 산화막으로 둘러싸여 있는 고전압 모오스 트랜지스터의 구조에 있어서, 상기 제1 및 제2확산영역 각각의 채널 길이방향의 경계면과 상기 소자분리용 산화막의 경계면이 접하는 영역들에 도핑된 제2도전형 불순물의 농도가, 상기 채널영역에 도핑된 제2도전형 불순물의 농도보다 저농도임을 특징으로 하는 고전압 모오스 트랜지스터의 구조.
  8. 제7항에 있어서, 상기 제1 및 제2확산영역 각각의 채널 길이방향의 경계면과 상기 소자분리용 산화막의 경계면이 접하는 영역들에 도핑된 제2도전현형 불순물은 상기 게이트전극으로부터 적어도 0.1㎛이격되어 분포됨을 특징으로 하는 고전압 모오스 트랜지스터의 구조.
  9. 제7항에 있어서, 상기 채널영역과 상기 소자분리용 산화막의 경계영역에 도핑된 제2도전형 불순물은 상기 게이트전극으로부터 적어도 0.1㎛ 이격되어 분포됨을 특징으로 하는 고전압 모오스 트랜지스터의 구조.
  10. 제7항에 있어서, 상기 채널영역의 제2도전형 불순물은 상기 트랜지스터의 게이트전극 경계면으로부터 적어도 0.1㎛ 이격되어 분포됨을 특징으로 하는 고전압 모오스 트랜지스터의 구조.
  11. 반도체 기판상에 형성되며 제2도전형의 불순물이 도핑된 채널영역에 의해 서로 이격되는 제1도전형의 불순물로 도핑된 제1 및 제2확산영역과 상기 채널영역과 게이트산화막을 개재하는 게이트전극으로 구성된 트랜지스터를 구비하며, 상기 제1 및 제2확산영역과 채널영역은 하부에 제2전도형의 채널스톱층을 갖는 소자분리 산화막으로 둘러싸여 있는 고전압 모오스 트랜지스터의 구조에 있어서, 드레인으로 동작하는 상기 제1 확산영역의 채널 길이방향의 경계면과 상기 소자분리용 산화막의 경계면이 접하는 영역들에 도핑된 제2도전형 불순물의 농도가, 상기 제1확산영역의 채널 폭방향의 경계면과 상기 소자분리용 산화막의 경계면이 접하는 영역에 도핑된 제2도전형 불순물의 농도보다 저농도임을 특징으로 하는 고전압 모오스 트랜지스터의 구조.
  12. 제11항에 있어서, 상기 제1확산영역 채널 길이방향의 경계면과 상기 소자분리용 산화막의 경계면이 접하는 영역들에 도핑된 제2도전형 불순물은 상기 게이트전극으로부터 적어도 0.1㎛이격되어 분포됨을 특징으로 하는 고전압 모오스 트랜지스터의 구조.
  13. 제11항에 있어서, 상기 채널영역과 상기 소자분리용 산화막의 경계영역에 도핑된 제2도전형 불순물은 상기 게이트전극으로부터 적어도 0.1㎛ 이격되어 분포됨을 특징으로 하는 고전압 모오스 트랜지스터의 구조.
  14. 반도체 기판상에 형성되며 제2도전형의 불순물이 도핑된 채널영역에 의해 서로 이격되는 제1도전형의 불순물로 도핑된 제1 및 제2확산영역과 상기 채널영역과 게이트산화막을 개재하는 게이트전극으로 구성된 트랜지스터를 구비하며, 상기 제1 및 제2확산영역과 채널영역은 하부에 제2도전형의 채널스톱층을 갖는 소자분리 산화막으로 둘러싸여 있는 고전압 모오스 트랜지스터의 구조에 있어서, 드레인으로 동작하는 상기 제1확산영역의 채널 길이방향의 경계면과 상기 소자분리용 산화막의 경계면이 접하는 영역에 도핑된 제2도전형 불순물의 농도가, 상기 채널영역과 소자분리용 산화막의 경계영역에 도핑된 제2도전형 불순물의 농도보다 저농도임을 특징으로 하는 고전압 모오스 트랜지스터의 구조.
  15. 제14항에 있어서, 상기 제1확산영역 채널 길이방향의 경계면과 상기 소자분리용 산화막의 경계면이 접하는 영역들에 도핑된 제2도전현형 불순물은 상기 게이트 전극으로 부터 적어도 0.1㎛이격되어 분포됨을 특징으로 하는 고전압 모오스 트랜지스터의 구조.
  16. 제14항에 있어서, 상기 채널영역과 소자분리용 산화막의 경계영역에 도핑된 제2도전형 불순물은 사기 게이트전극으로부터 적어도 0.1㎛이격되어 분포됨을 특징으로 하는 고전압 모오스 트랜지스터의 구조.
  17. 반도체 기판상에 형성되며 제2도전형의 불순물이 도핑된 채널영역에 의해 서로 이격되는 제1도전형의 불순물로 도핑된 제1 및 제2확산영역과 상기 채널영역과 게이트산화막을 개재하는 게이트전극으로 구성된 트랜지스터를 구비하며, 상기 제1 및 제2확산영역과 채널영역은 하부에 제2도 전형의 채널스톱층을 갖는 소자분리 산화막으로 둘러싸여 있는 고전압 모오스 트랜지스터의 구조에 있어서,드레인으로 동작하는 상기 제1확산영역의 채널 길이방향의 경계면과 상기 소자분리용 산화막의 경계면이 접하는 영역에 도핑된 제2도전형 불순물의 농도가, 상기 채널영역과 소자분리용 산화막의 경계영역에 도핑된 제2도전형 불순물의 농도 및 소오스영역으로 동작하는 상기 제2확산영역의 채널 폭방향의 경계면과 상기 소자 분리용 산화막의 경계면이 접하는 영역에 도핑된 제2도전형 불순물의 농도보다 저농도임을 특징으로 하는 고전압 모오스 트랜지스터의 구조.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940003376A 1994-02-24 1994-02-24 고전압 모오스 트랜지스터의 구조 KR0138234B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019940003376A KR0138234B1 (ko) 1994-02-24 1994-02-24 고전압 모오스 트랜지스터의 구조
GB9503649A GB2287125B (en) 1994-02-24 1995-02-23 High voltage transistors
GBGB9503765.1A GB9503765D0 (en) 1994-02-24 1995-02-24 High voltage transistors
JP7037362A JPH07263693A (ja) 1994-02-24 1995-02-24 Ｆｅｔの製造方法及び集積構造
US08/870,679 US5830790A (en) 1994-02-24 1997-06-06 High voltage transistor of semiconductor memory devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940003376A KR0138234B1 (ko) 1994-02-24 1994-02-24 고전압 모오스 트랜지스터의 구조

Publications (2)

Publication Number Publication Date
KR950026027A true KR950026027A (ko) 1995-09-18
KR0138234B1 KR0138234B1 (ko) 1998-04-28

Family

ID=19377724

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940003376A KR0138234B1 (ko) 1994-02-24 1994-02-24 고전압 모오스 트랜지스터의 구조

Country Status (4)

Country Link
US (1) US5830790A (ko)
JP (1) JPH07263693A (ko)
KR (1) KR0138234B1 (ko)
GB (2) GB2287125B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2950244B2 (ja) * 1996-07-30 1999-09-20 日本電気株式会社 半導体装置の製造方法
US6177322B1 (en) * 1998-10-23 2001-01-23 Advanced Mictro Devices, Inc. High voltage transistor with high gated diode breakdown voltage
US6531366B1 (en) * 2001-07-12 2003-03-11 Cypress Semiconductor Corporation Method and structure for high-voltage device with self-aligned graded junctions
US6800497B2 (en) 2002-04-30 2004-10-05 Hewlett-Packard Development Company, L.P. Power switching transistor and method of manufacture for a fluid ejection device
US6720223B2 (en) 2002-04-30 2004-04-13 Hewlett-Packard Development Company, L.P. Power
JP4783050B2 (ja) * 2005-04-13 2011-09-28 パナソニック株式会社 半導体装置及びその製造方法
US11664076B2 (en) * 2020-12-31 2023-05-30 Micron Technology, Inc. Memory device including voltage control for diffusion regions associated with memory blocks
US20240105721A1 (en) * 2022-09-23 2024-03-28 Apogee Semiconductor, Inc. MOS Devices for Sensing Total Ionizing Dose

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL170348C (nl) * 1970-07-10 1982-10-18 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting, waarbij op een oppervlak van een halfgeleiderlichaam een tegen dotering en tegen thermische oxydatie maskerend masker wordt aangebracht, de door de vensters in het masker vrijgelaten delen van het oppervlak worden onderworpen aan een etsbehandeling voor het vormen van verdiepingen en het halfgeleiderlichaam met het masker wordt onderworpen aan een thermische oxydatiebehandeling voor het vormen van een oxydepatroon dat de verdiepingen althans ten dele opvult.
US4404579A (en) * 1980-10-28 1983-09-13 Inc. Motorola Semiconductor device having reduced capacitance and method of fabrication thereof
US4373965A (en) * 1980-12-22 1983-02-15 Ncr Corporation Suppression of parasitic sidewall transistors in locos structures
NL187328C (nl) * 1980-12-23 1991-08-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
IT1210872B (it) * 1982-04-08 1989-09-29 Ates Componenti Elettron Processo per la fabbricazione di transistori mos complementari in circuiti integrati ad alta densita' per tensioni elevate.
JPS58190059A (ja) * 1982-04-28 1983-11-05 Toshiba Corp Ｍｏｓ型半導体装置の製造方法
US4412375A (en) * 1982-06-10 1983-11-01 Intel Corporation Method for fabricating CMOS devices with guardband
FR2582445B1 (fr) * 1985-05-21 1988-04-08 Efcis Procede de fabrication de transistors mos a electrodes de siliciure metallique
US4700454A (en) * 1985-11-04 1987-10-20 Intel Corporation Process for forming MOS transistor with buried oxide regions for insulation
JPS62204574A (ja) * 1986-03-05 1987-09-09 Toshiba Corp 絶縁ゲ−ト型電界効果半導体装置
US4791464A (en) * 1987-05-12 1988-12-13 General Electric Company Semiconductor device that minimizes the leakage current associated with the parasitic edge transistors and a method of making the same
JP2644776B2 (ja) * 1987-11-02 1997-08-25 株式会社日立製作所 半導体装置及びその製造方法
US4912062A (en) * 1988-05-20 1990-03-27 Motorola, Inc. Method of eliminating bird's beaks when forming field oxide without nitride mask
JPH02105418A (ja) * 1988-10-14 1990-04-18 Mitsubishi Electric Corp 樹脂封止型半導体装置
TW201848B (ko) * 1991-11-08 1993-03-11 Advanced Micro Devices Inc
US5434099A (en) * 1994-07-05 1995-07-18 United Microelectronics Corporation Method of manufacturing field isolation for complimentary type devices
KR960005839A (ko) * 1994-07-06 1996-02-23 김주용 반도체 소자의 필드 산화막 형성방법
US5529948A (en) * 1994-07-18 1996-06-25 United Microelectronics Corporation LOCOS technology with reduced junction leakage

Also Published As

Publication number Publication date
KR0138234B1 (ko) 1998-04-28
GB2287125A8 (en) 1998-01-08
GB2287125B (en) 1998-02-25
US5830790A (en) 1998-11-03
GB2287125A (en) 1995-09-06
GB9503649D0 (en) 1995-04-12
JPH07263693A (ja) 1995-10-13
GB9503765D0 (en) 1995-04-12

Similar Documents

Publication Publication Date Title
KR970054445A (ko) 고전압 모스전계효과트렌지스터의 구조 및 그 제조방법
KR930009101A (ko) 향상된 성능의 가로 방향 이중 확산 mos 트랜지스터 및 그 제조 방법
KR960036041A (ko) 고내압 트랜지스터 및 그 제조방법
KR20030028478A (ko) 반도체 칩
KR880014649A (ko) 반도체 장치 및 그 제조방법
US5770880A (en) P-collector H.V. PMOS switch VT adjusted source/drain
KR860008624A (ko) 금속 산화물 반도체 전계효과 트랜지스터
KR100701712B1 (ko) 수평 박막 ｓｏｉ 디바이스
KR950026027A (ko) 고전압 모오스 트랜지스터의 구조
KR100313287B1 (ko) 반도체소자
KR950034822A (ko) 고전압 트랜지스터 및 그 제조방법
KR970072204A (ko) 적어도 하나의 mos 트랜지스터를 가지는 회로 장치 및 그것의 제조방법
KR970072392A (ko) 입력 보호 회로, 입력 보호 회로의 제조방법, 반도체 장치 및 반도체 장치의 제조방법
KR950021537A (ko) 서브 미크론 cmos 프로세스를 위한 고 전압 트랜지스터
KR100645572B1 (ko) 비휘발성 메모리의 주변 트랜지스터
JP2926962B2 (ja) Ｍｉｓ型電界効果トランジスタを有する半導体装置
KR100223483B1 (ko) Soi 모오스 트랜지스터 소자 및 그의 제조 방법
KR19980702335A (ko) 리서프 반도체장치를 제조하는 방법과 이러한 방법에 의해서 제조된 반도체 장치
KR100947567B1 (ko) 고전압 소자 및 그 제조 방법
KR100694327B1 (ko) 반도체 디바이스
KR970053039A (ko) 반도체 소자와 그의 제조방법
KR20010076658A (ko) 반도체 소자
KR101044383B1 (ko) 정전기 방전 보호 반도체 소자
KR20040045925A (ko) 트랜지스터 및 이의 동작 방법
KR920009895B1 (ko) 고전압용 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120131

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 16