KR950025780A - 테스트전위 전송회로 및 이것을 이용한 반도체 기억장치 - Google Patents

테스트전위 전송회로 및 이것을 이용한 반도체 기억장치 Download PDF

Info

Publication number
KR950025780A
KR950025780A KR1019950003656A KR19950003656A KR950025780A KR 950025780 A KR950025780 A KR 950025780A KR 1019950003656 A KR1019950003656 A KR 1019950003656A KR 19950003656 A KR19950003656 A KR 19950003656A KR 950025780 A KR950025780 A KR 950025780A
Authority
KR
South Korea
Prior art keywords
test
signal
potential
pad
test control
Prior art date
Application number
KR1019950003656A
Other languages
English (en)
Other versions
KR100207971B1 (ko
Inventor
요시히사 스기우라
요시히사 이와타
겐이치 이마미야
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR950025780A publication Critical patent/KR950025780A/ko
Application granted granted Critical
Publication of KR100207971B1 publication Critical patent/KR100207971B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은, 테스트시에 고전위가 인가되는 테스트 제어패드(31), 테스트시에 신호베벨이 전원전위보다도 높은 테스트전위가 인가되는 테스트 신호패드(32), 테스트 제어패드(31)에 접속되어 해당 테스트 제어패드에 인가된 고전위를 검출하는 테스트 제어신호(TEST)를 발생하는 고전위 검출회로(1), 전원이 테스트 제어패드(31)에서 공급되고, 테스트 제어신호의 진폭레벨을 시프트시켜 고레벨이 고전위인 구동신호를 출력하는 레벨시프트회로(2), 드레인이 테스트 신호패드(32)에 접속되어 게이트가 구동신호에 의해 구동되는 MOS트랜지스터(Q3)로 이루어지고, MOS트랜지스터의 소오스에서 테스트전위를 내부로 전송하는 것을 특징으로 하는 테스트전위 전송회로.
본 발명을 이용하면, 승압회로를 필요로 하지 않는 낮은 점유면적의 테스트 전위전송회로를 제공할 수 있다.

Description

테스트전위 전송회로 및 이것을 이용한 반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예에 따른 테스트전위 전송회로를 도시한 회로도,
제2도는 본 발명의 실시예에 따른 반도체장치의 회로구성을 도시한 회로구성도,
제3도는 본 발명의 실시예 중 승압회로의 회로구성을 도시한 회로도,
제4도는 본 발명의 실시예 중 행디코더 및 메모리 셀의 회로구성을 도시한 회로도이다.

Claims (3)

  1. 테스트시에 고전위가 인가되는 테스트 제어패드(31)와, 테스트시에 신호레벨이 전원전위보다도 높은 테스트전위가 인가되는 테스트 신호패드(32), 상기 테스트 제어패드에 접속되어 당해 테스트 제어패드에 인가된 상기 고전위를 검출하여 테스트 제어신호를 발생하는 고전위 검출회로(1), 전원이 상기 테스트 제어패드로부터 공급되며 상기 테스트 제어신호의 진폭레벨을 시프트시켜 고레벨이 상기 고전위인 구동신호(Vdrv)를 출력하는 레벨시프트회로(2) 및, 드레인이 상기 테스트 신호패드에 접속되며 게이트가 상기 구동신호에 의해 구동되는 MOS트랜지스터(Q3)로 이루어지고, 상기 MOS트랜지스터의 소오스로부터 테스트전위를 내부로 전송하는 것을 특징으로 하는 테스트전위 전송회로.
  2. 테스트시에 고전위가 인가되는 테스트 제어패드(31)와, 테스트시에 신호레벨이 전원전위보다도 높은 테스트전위가 인가되는 테스트 신호패드(32), 상기 테스트 제어패드에 접속되어 당해 테스트 제어패드에 인가된 상기 고전위를 검출하여 테스트 제어신호를 발생하는 고전위 검출회로(1), 전원이 상기 테스트 제어패드로부터 공급되며 상기 테스트 제어신호의 진폭레벨을 시프트시켜 고레벨이 상기 고전위인 구동신호(Vdre)를 출력하는 레벨시프트회로(2) 및, 드레인이 상기 테스트 신호패드에 접속되며 게이트가 상기 구동신호에 의해 구동되는 MOS트랜지스터(Q3) 및, 이 MOS트랜지스터의 소오스로부터 내부로 전송한 테스트전위가 입력되고, 당해 테스트전위의 신호레벨에 의해 워드선을 구동하는 디코더회로(6)를 구비하는 것을 특징으로 하는 반도체 기억장치.
  3. 테스트시에 고전위가 인가되는 테스트 제어패드(31)와, 테스트시에 신호레벨이 전원전위보다도 높은 테스트전위가 입력되는 테스트 신호패드(32), 상기 테스트 제어패드에 접속되어 당해 테스트 제어패드에 인가된 상기 고전위를 검출하여 테스트 제어신호를 발생하는 고전압 검출회로(1), 전원이 상기 테스트 제어패드로부터 공급되며 상기 테스트 제어신호의 진폭레벨을 시프트시켜 고레벨이 상기 고전위인 구동신호(Vdrv)를 출력하는 레벨시프트회로(2) 및, 드레인이 상기 테스트 신호패드에 접속되고, 게이트가 상기 구동신호에 의해 구동되며, 소오스로부터 전위가 내부로 입력되는 MOS트랜지스터(Q3)를 구비하고, 테스트시에는 상기 테스트 제어신호에 의해 내부회로(6,7)가 제어되는 것을 특징으로 하는 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950003656A 1994-02-25 1995-02-24 전위 전송회로 및 이를 이용한 반도체 장치 KR100207971B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-027103 1994-02-25
JP02710394A JP3392497B2 (ja) 1994-02-25 1994-02-25 テスト電位転送回路およびこれを用いた半導体記憶装置

Publications (2)

Publication Number Publication Date
KR950025780A true KR950025780A (ko) 1995-09-18
KR100207971B1 KR100207971B1 (ko) 1999-07-15

Family

ID=12211756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950003656A KR100207971B1 (ko) 1994-02-25 1995-02-24 전위 전송회로 및 이를 이용한 반도체 장치

Country Status (3)

Country Link
US (1) US5777930A (ko)
JP (1) JP3392497B2 (ko)
KR (1) KR100207971B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050097A (ja) * 1996-05-28 1998-02-20 Mitsubishi Electric Corp 半導体記憶装置
US5917766A (en) * 1996-05-28 1999-06-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device that can carry out read disturb testing and burn-in testing reliably
US6144221A (en) * 1998-07-02 2000-11-07 Seiko Epson Corporation Voltage tolerant interface circuit
KR100346829B1 (ko) * 1999-08-30 2002-08-03 삼성전자 주식회사 패키지 테스트시 내부전원전압을 모니터링할 수 있는 테스트 회로
JP2001126477A (ja) * 1999-10-27 2001-05-11 Mitsubishi Electric Corp 半導体集積回路
JP3606166B2 (ja) * 2000-06-21 2005-01-05 セイコーエプソン株式会社 半導体装置
JP4656747B2 (ja) 2001-03-30 2011-03-23 ルネサスエレクトロニクス株式会社 半導体装置
DE10141484C2 (de) * 2001-08-23 2003-12-24 Infineon Technologies Ag Schreibschutzsteuerung für elektronische Baugruppe
JP2010135035A (ja) * 2008-12-08 2010-06-17 Renesas Electronics Corp 不揮発性半導体メモリ及びそのテスト方法
CN106935570B (zh) 2017-03-31 2019-04-26 京东方科技集团股份有限公司 测试电路、测试方法、阵列基板及其制造方法
JP7175555B2 (ja) * 2018-03-09 2022-11-21 エイブリック株式会社 テスト回路及び半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2533221B2 (ja) * 1990-05-11 1996-09-11 株式会社東芝 ダイナミック型ランダムアクセスメモリ
DE4110441A1 (de) * 1991-03-27 1992-10-01 Schneider Klaus Verfahren zur messung des gegenseitigen versatzes der lagen einer multilayer-anordnung und vorrichtung zur durchfuehrung dieses verfahrens

Also Published As

Publication number Publication date
JP3392497B2 (ja) 2003-03-31
KR100207971B1 (ko) 1999-07-15
US5777930A (en) 1998-07-07
JPH07234265A (ja) 1995-09-05

Similar Documents

Publication Publication Date Title
KR930005187A (ko) 전기적으로 프로그램 할 수 있는 내부 전원 발생 회로
KR920020507A (ko) 반도체 집적 회로 장치
KR950030341A (ko) 반도체 소자의 부스트랩 회로
KR930006728A (ko) 반도체 기억장치
KR950025780A (ko) 테스트전위 전송회로 및 이것을 이용한 반도체 기억장치
KR940006274A (ko) 반도체 장치
KR970051206A (ko) 저전력용 센스앰프회로
KR950022107A (ko) 출력 트랜지스터에 연결된 게이트 전류 제어 트랜지스터의 게이트 전압제어 회로를 갖는 출력 버퍼 회로
KR970013732A (ko) 멀티파워를 사용하는 데이타 출력버퍼
KR910020731A (ko) 반도체장치 및 그 번인방법
KR970012788A (ko) 반도체 기억장치
KR970029739A (ko) 반도체 전위 공급 장치 및 이를 이용한 반도체 기억 장치
KR960035643A (ko) 반도체 메모리 소자
KR970016535A (ko) 어드레스 디코더
KR970017638A (ko) 전원선 공유 센스 앰프
KR970072379A (ko) 신호 전송용의 긴 내부 배선을 구비한 cmos 논리 집적 회로
KR960003101A (ko) 단일 전원 차동 회로
KR20040039581A (ko) 출력 버퍼회로
KR970048538A (ko) 반도체 메모리 장치의 웨이퍼 번-인 테스트 회로
KR970002822A (ko) 중소형 액정표시장치의 세그먼트 구동용 멀티레벨 출력회로
KR970055518A (ko) 메모리의 출력버퍼회로
KR970008174A (ko) 래치형 데이타 저장기를 갖는 반도체 메모리 장치
KR960025769A (ko) 워드라인 구동장치
KR970051078A (ko) 반도체 메모리 장치내의 외부입력신호 검출회로
KR970019056A (ko) 데이타 출력 버퍼

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090410

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee