KR950021717A - 고전압용 반도체 소자의 제조방법 - Google Patents
고전압용 반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR950021717A KR950021717A KR1019930029794A KR930029794A KR950021717A KR 950021717 A KR950021717 A KR 950021717A KR 1019930029794 A KR1019930029794 A KR 1019930029794A KR 930029794 A KR930029794 A KR 930029794A KR 950021717 A KR950021717 A KR 950021717A
- Authority
- KR
- South Korea
- Prior art keywords
- high voltage
- semiconductor device
- gate electrode
- forming
- voltage semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims abstract 7
- 238000000034 method Methods 0.000 claims abstract 9
- 239000002184 metal Substances 0.000 claims abstract 5
- 239000012535 impurity Substances 0.000 claims 7
- 238000005530 etching Methods 0.000 claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 2
- 229920005591 polysilicon Polymers 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- 238000002955 isolation Methods 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 238000000151 deposition Methods 0.000 abstract 1
- 230000010354 integration Effects 0.000 abstract 1
- 238000004904 shortening Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 고전압용 반도체소자의 제조방법에 관한 것으로, NMOS트랜지스터와 PMOS트랜지스터 쌍으로 구성되는 고전압용 반도체소자에서 NMOS트랜지스터와 PMOS트랜지스터간의 소자격리를 위하여, NMOS트랜지스터와 PMOS트랜지스터의 게이트전극을 분리시키고 절연막을 증착한 후, 분리된 각 게이트전극상에 콘택홀을 형성한 다음, 금속배선 공정으로 NMOS트랜지스터와 PMOS트랜지스터의 게이트전극을 연결하는 금속배선을 형성하는 공정을 통하여 고전압용 반도체소자를 제조함으로써, 공정단축은 물론 단차를 개선할 수 있어 고전압 제품의 다중 금속배선을 가능하게 하여 집적도를 향상할 수 있으며, 높은 문턱전압을 확보할 수 있는 고전압용 반도체소자의 제조방법에 관해 기술된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한 고전압용 반도체소자의 평면 레이아웃도.
제4도는 제3도의 Y-Y'선을 절단한 고전압용 반도체소자의 단면도.
Claims (2)
- NMOS트랜지스터와 PMOS트랜지스터 쌍으로 된 고전압용 반도체소자의 제조방법에 있어서, 실리콘기판(1)에 P-웰(2)과 N-웰(3)을 형성한 후, 산화공정으로 필드산화막(4A및 4B)을 형성하고, P-웰(2)상에는 저농도 N형 불순물영역(5)을, N-웰(3)상에는 저농도 P형 불순물영역(6)을 형성한 후, 게이트산화막(7)을 형성한 상태에서, 전체구조 상부에 폴리실리콘을 증착한 후, 게이트마스크를 이용한 폴리실리콘 식각공정으로 NMOS트랜지스터와 PMOS트랜지스터 경계부분의 필드산화막(4B)상부에서 분리된 NMOS트랜지스터의 게이트전극(19A)과 PMOS트랜지스터의 게이트전극(19B)을 형성하는 단계와, 상기 단계로부터 불순물 이온주입 공정으로 상기 N형 불순물영역(5)상에는 고농도 N+형 불순물영역(10)을, 상기 P형 불순물영역(6)상에는 고농도 P+형 불순물영역(11)을 형성하는 단계와, 상기 단계로부터 전체구조 상부에 중간 절연막(22)을 형성하는 단계와, 상기 단계로부터 콘택 마스크를 이용한 중간 절연막(22)식각공정으로 게이트 전극(19A)과 게이트전극(19B)의 소정부위에 콘택홀을 형성하는 단계와, 상기 단계로부터 2개의 콘택홀을 포함한 전체구조상부에 금속층을 형성한 후 금속배선 공정으로 NMOS트랜지스터의 게이트전극(19A)과 PMOS트랜지스터의 게이트전극(19B)을 연결하는 금속배선(23)을 형성하는 단계를 통하여 저단차를 갖는 고전압용 반도체소자를 제조하는 것을 특징으로 하는 고전압용 반도체소자의 제조방법.
- 제1항에 있어서, 상기 필드산화막(4B)과 상기 2개의 콘택홀 사이에 존재하는 중간 절연막(22)이 NMOS트랜지스터와 PMOS트랜지스터간을 격리하는 고전압 격리막인 것을 특징으로 하는 고전압용 반도체소자의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930029794A KR0127266B1 (ko) | 1993-12-27 | 1993-12-27 | 고전압용 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930029794A KR0127266B1 (ko) | 1993-12-27 | 1993-12-27 | 고전압용 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950021717A true KR950021717A (ko) | 1995-07-26 |
| KR0127266B1 KR0127266B1 (ko) | 1997-12-29 |
Family
ID=19372797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930029794A KR0127266B1 (ko) | 1993-12-27 | 1993-12-27 | 고전압용 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0127266B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020050970A (ko) * | 2000-12-22 | 2002-06-28 | 박종섭 | 반도체 소자 및 그 제조방법 |
-
1993
- 1993-12-27 KR KR1019930029794A patent/KR0127266B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020050970A (ko) * | 2000-12-22 | 2002-06-28 | 박종섭 | 반도체 소자 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0127266B1 (ko) | 1997-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5468666A (en) | Using a change in doping of poly gate to permit placing both high voltage and low voltage transistors on the same chip | |
| US5397715A (en) | MOS transistor having increased gate-drain capacitance | |
| US4918510A (en) | Compact CMOS device structure | |
| US5783850A (en) | Undoped polysilicon gate process for NMOS ESD protection circuits | |
| US5532178A (en) | Gate process for NMOS ESD protection circuits | |
| KR0131723B1 (ko) | 반도체소자 및 그 제조방법 | |
| KR940006259A (ko) | 반도체장치 및 그 제조방법 | |
| KR860006830A (ko) | 반도체 집적회로 장치의 제조방법 | |
| KR900004871B1 (ko) | 높은 스위칭 속도와 래치업(latchup)효과를 받지 아니하는 상보형 반도체 장치 | |
| KR970077733A (ko) | 씨모스(cmos) 트랜지스터 및 그 제조방법 | |
| JPH10214907A (ja) | 半導体装置およびその製造方法 | |
| KR890004797B1 (ko) | 우물영역을 갖는 반도체기판상에 형성되는 mis형 반도체장치 | |
| JPS6035558A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR890011116A (ko) | 분리 능력이 증가된 mos 트랜지스터 및 이의 제조 방법 | |
| KR950021717A (ko) | 고전압용 반도체 소자의 제조방법 | |
| JPH05136405A (ja) | 半導体装置 | |
| JP2605757B2 (ja) | 半導体装置の製造方法 | |
| JP2886186B2 (ja) | 半導体装置 | |
| JPH0232562A (ja) | Ｃｍｏｓ半導体装置の製造方法 | |
| KR100290471B1 (ko) | 씨모스소자및그제조방법 | |
| KR100278910B1 (ko) | 반도체소자 및 그 제조방법 | |
| JPS59195869A (ja) | 半導体装置の製造方法 | |
| KR100238644B1 (ko) | 에스오아이 소자 및 그 제조방법 | |
| KR0121230Y1 (ko) | 반도체 소자의 구조 | |
| KR100291193B1 (ko) | 트랜지스터제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110923 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20120924 Year of fee payment: 16 |
|
| EXPY | Expiration of term |