KR0127266B1 - 고전압용 반도체 소자의 제조방법 - Google Patents
고전압용 반도체 소자의 제조방법Info
- Publication number
- KR0127266B1 KR0127266B1 KR1019930029794A KR930029794A KR0127266B1 KR 0127266 B1 KR0127266 B1 KR 0127266B1 KR 1019930029794 A KR1019930029794 A KR 1019930029794A KR 930029794 A KR930029794 A KR 930029794A KR 0127266 B1 KR0127266 B1 KR 0127266B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- gate electrode
- type impurity
- semiconductor device
- high voltage
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
Abstract
본 발명은 고전압용 반도체 소자의 제조방법에 관한 것으로, NMOS 트랜지스터와 PMOS 트랜지스터 쌍으로 구성되는 고전압용 반도체 소자에서 NMOS 트랜지스터와 PMOS 트랜지스터간의 소자격리를 위하여, NMOS 트랜지스터와 PMOS 트랜지스터의 게이트 전극을 분리시키고 절연막을 증착한 후, 분리된 각 게이트 전극상에 콘택홀을 형성한 다음, 금속배선 공정으로 NMOS 트랜지스터와 PMOS 트랜지스터의 게이트 전극을 연결하는 금속배선을 형성하는 공정을 통하여 고전압용 반도체 소자를 제조하므로써, 공정단축은 물론 단차를 개선할 수 있어 고전압 제품의 다중 금속배선을 가능하게 하여 집적도를 향상할 수 있으며, 높은 문턱전압을 확보할 수 있는 고전압용 반도체 소자의 제조방법에 관해 기술된다.
Description
제1도는 종래의 고전압용 반도체 소자의 평면 레이아웃도.
제2도는 제1도의 X-X'선을 절단한 고전압용 반도체 소자의 단면도.
제3도는 본 발명에 의한 고전압용 반도체 소자의 평면 레이아웃도.
제4도는 제3도의 Y-Y'선을 절단한 고전압용 반도체 소자의 단면도.
*도면의 주요 부분에 대한 부호의 설명*
1 : 실리콘 기판2 : P-웰
3 : N-웰4A,4B : 필드 산화막
5 : N형 불순물영역 6 : P형 불순물영역
7 : CVD 산화막8 : 게이트 산화막
9,19A,19B : 게이트 전극10 : N＋형 불순물영역
11 : P+형 불순물영역12,22 : 중간 절연막
23 : 금속배선A : 소자분리 마스크
B,B' : 게이트 마스크C : 금속콘택 마스크
D : 금속배선 마스크
본 발명은 고전압용 반도체 소자의 제조방법에 관한 것으로, 특히 NMOS 트랜지스터와 PMOS 트랜지스터 쌍으로 구성되는 고전압용 반도체 소자에서 NMOS 트랜지스터와 PMOS 트랜지스터간의 소자격리를 위하여, NMOS 트랜지스터와 PMOS 트랜지스터의 게이트 전극을 분리시키고 절연막을 증착한 후, 분리된 각 게이트 전극상에 콘택홀을 형성한 다음, 금속배선 공정으로 NMOS 트랜지스터와 PMOS 트랜지스터의 게이트 전극을 연결하는 금속배선을 형성하는 공정을 통하여 고전압용 반도체 소자를 제조하므로써, 공정단축은 물론 단차를 개선할 수 있어 고전압 제품의 다중 금속배선을 가능하게 하여 집적도를 향상할 수 있으며, 높은 문턱전압을 확보할 수 있는 고전압용 반도체 소자의 제조방법에 관한 것이다.
일반적으로, 고전압용 반도체 소자는 소자간을 격리시키는 격리기술이 중요한데, 예를 들어 CMOS 고전압 구동회로는 NMOS 트랜지스터와 PMOS 트랜지스터 쌍으로 구성되며, 이의 격리를 위해 게이트 전극 연결시 필드산화막위에 CVD 산화막을 두껍게 형성한 후 게이트 전극을 형성한다.
종래의 고전압용 반도체 소자 제조공정 및 문제점을 평면 레이아웃을 도시한 제1도와, 상기 제1도의 X-X'선을 절단한 단면을 도시한 제2도를 참조하여 설명하면, 실리콘 기판(1)에 P-웰(2)과 N-웰(3)을 각각 형성한 후, 소자분리 마스크(A)를 이용한 산화공정으로 필드 산화막(4A 및 4B)을 형성하여 활성영역과 비활성영역을 설정하고, 높은 전합파괴전압(High Junction Breakdown Voltage)을 얻기 위하여 저농도의 소오스 및 드레인을 형성하기 위한 이온주입과 확산공정으로 P-웰(2) 상에는 N형 불순물영역(5)을, N-웰(3)상에는 P형 불순물영역(6)을 각각 형성하고, 전체구조 상부에 CVD 방법으로 산화막을 증착하여 NMOS 트랜지스터와 PMOS 트랜지스터간에 형성된 필드 산화막(4B) 상부에 고전압의 문턱전압을 확보하기 위해 고전압 격리 산화막으로서 패턴화된 CVD 산화막(7)을 형성하고, 상기 패턴화된 CVD 산화막(8)을 포함한 전체구조 상부에 산화막 및 폴리실리콘을 증착하여 게이트 마스크(B)를 사용한 식각공정으로 게이트 산화막(8) 및 게이트 전극(9)을 형성하고, 상기 게이트 전극(9)을 이온주입 마스크로하여 낮은 접촉저항(Low Contact Resistance)을 위하여 고농도의 소오스 및 드레인을 형성하기 위한 이온주입공정으로 상기 N형 불순물영역(5)상에는 N＋형 불순물영역(10)을, P형 불순물영역(6)상에는 P+형 불순물영역(11)을 각각 형성하고, 전체구조 상부에 TEOS와 BPSG로 중간 절연막(12)을 형성하는 공정을 통하여 NMOS 트랜지스터와 PMOS 트랜지스터 쌍으로 구성된 고전압용 반도체 소자를 제조한다.
상술한 바에 의거하여, NMOS 트랜지스터와 PMOS 트랜지스터간을 격리시키기 위해 필드 산화막(4B)위에 두꺼운 CVD 산화막(8)을 형성하므로 인하여 단차가 높아지고 전압수준에 제약을 받게된다. 전압수준을 개선하기 위하여 소자의 크기는 크게하고 웰의 농도를 낮추지만 전류수준에 문제가 발생하게 되며, 고단차로 이후의 마스크공정시 패턴형성이 어렵고 다중금속 배선이 불가능하여 고집적 제품개발, 칩 크기 및 처리속도등에 제약이 있다.
한편, 소자간을 격리시키기 위해서는 필드 문턱전압(Field Threshold Voltage)이 제품의 인가전압보다 높아야 하는데, 약 30V의 고전압을 얻으려면 15,000Å 정도의 산화막 두께가 되어야 하므로 필드 산화막(4B)이 5,000Å이라면 CVD 산화막(8)은 10,000Å 증착하여야 하기 때문에 단차가 높아질 수 밖에 없다.
따라서, 본 발명은 각각이 고전압 소자인 NMOS와 PMOS가 쌍으로 이루어진 고전압용 반도체 소자에서 이들을 격리시키기 위하여, NMOS와 PMOS의 게이트 전극을 분리시킨 후 중간 절연막을 증착하고, 이후 분리된 게이트 전극을 금속배선 공정으로 연결하므로써, 상기한 문제점을 해결하면서 공정의 단축과 단차개선 및 높은 문턱전압을 확보할 수 있도록 한 고전압용 반도체 소자 제조방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 고전압용 반도체 소자 제조방법은 실리콘 기판(1)에 P-웰(2)과 N-웰(3)을 형성한 후 산화공정으로 필드 산화막(4A 및 4B)을 형성하고, P-웰(2)상에는 저농도 N형 불순물영역(5)을, N-웰(3)상에는 저농도 P형 불순물영역(6)을 형성한 후, 게이트 산화막(7)을 형성한 상태에서, 전체구조 상부에 폴리실리콘을 증착한 후, 게이트 마스크를 이용한 폴리실리콘 식각공정으로 NMOS 트랜지스터와 PMOS 트랜지스터 경계부분의 필드 산화막(4B) 상부에서 분리된 NMOS 트랜지스터의 게이트 전극(19A)과 PMOS 트랜지스터의 게이트 전극(19B)을 형성하는 단계와, 상기 단계로부터 불순물 이온주입공정으로 상기 N형 불순물영역(5)상에는 고농도 N+형 불순물영역(10)을 상기 P형 불순물영역(6)상에는 고농도 P+형 불순물영역(11)을 형성하는 단계와, 상기 단계로부터 전체구조 상부에 중간 절연막(22)을 형성하는 단계와, 상기 단계로부터 콘택 마스크를 이용한 중간 절연막(22) 식각공정으로 게이트 전극(19A)과 게이트 전극(19B)의 소정 부위에 콘택홀을 형성하는 단계와, 상기 단계로부터 2개의 콘택홀을 포함한 전체구조 상부에 금속층을 형성한 후 금속배선 공정으로 NMOS 트랜지스터의 게이트 전극(19A)과 PMOS 트랜지스터의 게이트 전극(19B)을 연결하는 금속배선(23)을 형성하는 단계를 통하여 저단차를 갖는 고전압용 반도체 소자를 제조하는 것을 특징으로 한다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
제3도는 본 발명에 의한 고전압용 반도체 소자의 평면 레이아웃도이고, 제4도는 제3도의 Y-Y'선을 절단한 고전압용 반도체 소자의 단면도로서, 실리콘 기판(1)에 P-웰(2)과 N-웰(3)을 각각 형성한 후, 소자분리 마스크(A)를 이용한 산화공정으로 필드 산화막(4A 및 4B)을 형성하여 활성영역과 비활성영역을 설정하고, 높은 접합파괴전압을 얻기 위하여 저농도의 소오스 및 드레인을 형성하기 위한 이온주입과 확산공정으로 P-웰(2)상에는 N형 불순물영역(5)을, N-웰(3)상에는 P형 불순물영역(6)을 각각 형성하고, 이후 전체구조 상부에 산화막을 성장시켜 CVD 산화막(7)을 형성하고, 상기 게이트 산화막(7) 상부에 폴리실리콘을 증착하여 게이트 마스크(B')를 사용한 식각공정으로 NMOS 트랜지스터와 PMOS 트랜지스터의 게이트 전극이 필드 산화막(4B)상에서 분리된 상태의 게이트 전극(19A,19B)을 형성하고, 상기 게이트 전극(19A,19B)을 이온주입 마스크로하여 낮은 접촉저항을 위하여 고농도의 소오스 및 드레인을 형성하기 위한 이온주입공정으로 상기 N형 불순물영역(5)상에는 N+형 불순물영역(10)을, P형 불순물영역(6)상에는 P+형 불순물영역(11)을 각각 형성하고, 전체구조 상부에 TEOS와 BPSG로 중간 절연막(22)을 형성하고, 상기 필드 산화막(4B)상에서 분리된 게이트 전극(19A,19B)을 연결하기 위해 금속콘택 마스크(C)를 사용한 중간 절연막(22) 식각공정으로 게이트 전극(19A) 및 게이트 전극(19B) 각각에 콘택홀을 형성하고, 상기 콘택홀을 통해 NMOS 트랜지스터의 게이트 전극(19A)과 PMOS 트랜지스터의 게이트 전극(19B)을 연결하도록 알루미늄과 같은 금속을 증착한 후 금속배선 마스크(D)를 사용한 식각공정으로 금속배선(23)을 형성하는 공정을 통하여 NMOS 트랜지스터와 PMOS 트랜지스터 쌍으로 구성된 본 발명의 고전압용 반도체 소자를 제조한다.
본 발명에 의하면, NMOS 트랜지스터의 게이트 전극(19A)과 PMOS 트랜지스터의 게이트 전극(19B)을 종래와 같이 일체화하지 않고 분리된 상태로 형성한 다음, 소자 격리막으로서 CVD 산화막 형성없이 중간 절연막(22)으로만 소자격리를 충분히 할 수 있어 단차를 줄일 수 있으며, 이로 인하여 종래와 같은 CVD 산화막(8) 증착공정 및 마스크 공정에 의한 식각공정을 줄일 수 있고, 또한 금속배선공정으로 게이트 전극(19A)과 게이트 전극(19B)을 연결하는데, 이 금속배선(23)이 필드 산화막(4B)과 중간 절연막(22) 위를 지나게 되므로 높은 문턱전압을 얻을 수 있다.
상술한 바에 의한 본 발명은 중간 절연막에 의한 소자격리가 가능하여 CVD 산화막 증착 및 마스크 공정에 의한 식각공정이 생략되므로 공정의 단순화에 제조비용을 줄일 수 있으며, 단차를 줄이므로 후공정의 마스크 공정시 패턴의 망가짐을 방지하여 재작업이 필요없으며, 또한 다중금속배선 공정이 가능하게 되어 집적도를 향상시킬 수 있으며, 칩 크기를 줄일 수 있어 수율 증대효과를 이룰 수 있고, 다중금속배선 공정시 금속층간에 형성되는 절연막을 소자격리막으로 사용가능하며 더욱 높은 전압소자의 격리를 이룰 수 있는 잇점이 있다.
Claims (2)
- NMOS 트랜지스터와 PMOS 트랜지스터 쌍으로 된 고전압용 반도체 소자의 제조방법에 있어서, 실리콘기판에 P-웰과 N-웰을 형성한 후, 산화공정으로 필드산화막을 형성하고, P-웰 상에는 저농도 N형 불순물영역을, N-웰상에는 저농도 P형 불순물영역을 형성한 후, 게이트 산화막을 형성한 상태에서, 전체구조 상부에 폴리실리콘을 증착한 후, 게이트 마스크를 이용한 폴리실리콘 식각공정으로 NMOS 트랜지스터와 PMOS 트랜지스터 경계부분의 필드산화막 상부에서 분리된 NMOS 트랜지스터의 게이트 전극과 PMOS 트랜지스터의 게이트 전극을 형성하는 단계와, 상기 단계로부터 불순물 이온주입공정으로 상기 N형 불순물영역 상에는 고농도 N+형 불순물 영역을, 상기 P형 불순물영역상에는 고농도 P+형 불순물 영역을 형성하는 단계와, 상기 단계로부터 전체구조 상부에 중간 절연막을 형성하는 단계와, 상기 단계로부터 콘택 마스크를 이용한 중간 절연막 식각공정으로 상기 NMOS 트랜지스터 게이트 전극 및 PMOS 트랜지스터 게이트 전극 소정부위에 콘택홀을 형성하는 단계와, 상기 단계로부터 2개의 콘택홀을 포함한 전체구조 상부에 금속층을 형성한 후 금속배선 공정으로 NMOS 트랜지스터의 게이트 전극과 PMOS 트랜지스터의 게이트 전극을 연결하는 금속배선을 형성하는 단계를 통하여 저단차를 갖는 고전압용 반도체 소자를 제조하는 것을 특징으로 하는 고전압용 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 필드 산화막과 상기 2개의 콘택홀 사이에 존재하는 중간 절연막이 NMOS 트랜지스터와 PMOS 트랜지스터간을 격리하는 고전압 격리막인 것을 특징으로 하는 고전압용 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930029794A KR0127266B1 (ko) | 1993-12-27 | 1993-12-27 | 고전압용 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930029794A KR0127266B1 (ko) | 1993-12-27 | 1993-12-27 | 고전압용 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950021717A KR950021717A (ko) | 1995-07-26 |
| KR0127266B1 true KR0127266B1 (ko) | 1997-12-29 |
Family
ID=19372797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930029794A KR0127266B1 (ko) | 1993-12-27 | 1993-12-27 | 고전압용 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0127266B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020050970A (ko) * | 2000-12-22 | 2002-06-28 | 박종섭 | 반도체 소자 및 그 제조방법 |
-
1993
- 1993-12-27 KR KR1019930029794A patent/KR0127266B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950021717A (ko) | 1995-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6207512B1 (en) | Method and apparatus for improving latchup immunity in a dual-polysilicon gate process | |
| JPH1070281A (ja) | 半導体装置およびその製造方法 | |
| KR0137974B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US20010023966A1 (en) | Process for fabricating integrated multi-crystal silicon resistors in MOS technology, and integrated MOS device comprising multi-crystal silicon resistors | |
| KR900004871B1 (ko) | 높은 스위칭 속도와 래치업(latchup)효과를 받지 아니하는 상보형 반도체 장치 | |
| JP2587444B2 (ja) | Ｃｍｏｓ技術を用いたバイポーラ・トランジスタとその製造方法 | |
| EP0220500B1 (en) | Semiconductor device with reduced capacitive load and manufacturing process thereof | |
| JP2814079B2 (ja) | 半導体集積回路とその製造方法 | |
| US5643832A (en) | Semiconductor device and method for fabrication thereof | |
| US4404579A (en) | Semiconductor device having reduced capacitance and method of fabrication thereof | |
| US4720739A (en) | Dense, reduced leakage CMOS structure | |
| KR0127266B1 (ko) | 고전압용 반도체 소자의 제조방법 | |
| US6153918A (en) | Semiconductor device with improved planarity and reduced parasitic capacitance | |
| KR100305402B1 (ko) | 반도체소자의 제조방법 | |
| KR950001955B1 (ko) | 반도체장치와 그 제조방법 | |
| KR940008026B1 (ko) | Mos 트랜지스터를 갖는 반도체 장치 및 그 제조방법 | |
| US6808973B2 (en) | Manufacturing method of semiconductor device | |
| US4622571A (en) | CMOS integrated circuit device | |
| JPH01223769A (ja) | 半導体装置の製造方法 | |
| KR100290471B1 (ko) | 씨모스소자및그제조방법 | |
| US5250447A (en) | Semiconductor device and method of manufacturing the same | |
| JPH0837299A (ja) | 半導体集積回路の保護回路 | |
| KR100238644B1 (ko) | 에스오아이 소자 및 그 제조방법 | |
| US20040084723A1 (en) | Semiconductor device having complementary mos transistor | |
| KR0135718B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110923 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20120924 Year of fee payment: 16 |
|
| EXPY | Expiration of term |