KR950021699A - 박막트랜지스터 제조방법 - Google Patents
박막트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR950021699A KR950021699A KR1019930030955A KR930030955A KR950021699A KR 950021699 A KR950021699 A KR 950021699A KR 1019930030955 A KR1019930030955 A KR 1019930030955A KR 930030955 A KR930030955 A KR 930030955A KR 950021699 A KR950021699 A KR 950021699A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- metal
- semiconductor layer
- depositing
- mask
- Prior art date
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막트랜지스터 제조방법에 관한 것으로, 마스크 공정수 및 사신식각공정을 최소화한 박막트랜지스터 제조방법에 관한 것이다. 이와 같은 본 발명은 투명유리기판위에 게이트 전극용 제1금속, 게이트 절연막, 반도체층, 에치스터퍼층을 차례로 증착하는 공정과, 채널영역을 정의할 제1마스크 및 사진 식각공정으로 에치스터퍼층, 반도체층, 게이트 절연막 제1금속을 경사에칭하는 공정과, 상기 경사에칭된 제1금속양측을 양극산화하여 절연막을 형성하고 반도체층 양측에 고농도 n형 이온주입하여 고농도 n형 반도체층을 형성하는 공정과 전면에 소오스 및 드레인용 제2금속층을 증착하고 에치스토퍼층 상투에 제2금속층을 제거하며 소오스 및 드레인 전극을 형성하는 공정으로 이루어진다. 따라서, 마스크 및 사진식각공정이 최소화되므로 비용이 절감되고 수율 및 생산성이 향상되며 특성이 향상된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 박막트랜지스터 공정 단면도.
Claims (3)
- 투명유리기판위에 게이트 전극용 제1금속, 게이트 절연막, 반도체층, 에치스터퍼층을 차례로 증착하는 공정과, 채널영역을 정의할 때 제1마스크 및 사진식각공정으로 에치스터피층, 반도체층, 게이트 절연막 제1금속을 경사에칭하는 공정과, 상기 경사에칭된 제1금속양측을 양극산화하여 절연막을 형성하고 반도체층 양측에 고농도 n형 이온주입하여 고농도n형 반도체층을 형성하는 공정과, 전면에 소오스 및 드레인용 제2금속층을 증착하고 에치스토퍼층 상부의 제2금속층을 제거하여 소오스 및 드레인 전극을 형성하는 공정을 포함하여 이루어짐을 특징으로 하는 박막트랜지스터 제조방법.
- 제1항에 있어서, 고농도 n형 이온주입을 이온 샤워(Ion Shower)방법을 사용하여 형성함을 특징으로 하는 박막트랜지스터 제조방법.
- 제1항에 있어서, 경사에칭 방법을 사진식각공정시 감광막의 경사각을 조절하며 RTE법으로 형성함을 특징으로 하는 박막트랜지스터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930030955A KR950021699A (ko) | 1993-12-29 | 1993-12-29 | 박막트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930030955A KR950021699A (ko) | 1993-12-29 | 1993-12-29 | 박막트랜지스터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR950021699A true KR950021699A (ko) | 1995-07-26 |
Family
ID=66853298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930030955A KR950021699A (ko) | 1993-12-29 | 1993-12-29 | 박막트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950021699A (ko) |
-
1993
- 1993-12-29 KR KR1019930030955A patent/KR950021699A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0146202B1 (ko) | 액정 디스플레이 패널 박막 트랜지스터의 액티브 영역의 엘디디 구조를 형성하는 제조 방법 | |
| KR950021699A (ko) | 박막트랜지스터 제조방법 | |
| KR100489588B1 (ko) | 탑게이트형박막트랜지스터의제조방법 | |
| KR970011616B1 (en) | Fabrication of mosfet | |
| KR940016915A (ko) | 박막트랜지스터 제조방법 | |
| KR100438666B1 (ko) | 전계효과트랜지스터제조방법 | |
| KR940016742A (ko) | 박막트랜지스터 및 그 게이트전극 제조방법 | |
| KR950021761A (ko) | 박막트랜지스터 제조방법 | |
| KR940016888A (ko) | 트랜지스터 형성 방법 | |
| KR950004583A (ko) | 박막 트랜지스터 제조방법 | |
| KR950021201A (ko) | 반도체 소자의 스페이서 형성방법 | |
| KR940001450A (ko) | 전계효과 트랜지스터의 게이트 제조방법 | |
| JPH0571176B2 (ko) | ||
| KR960026973A (ko) | 박막트랜지스터 제조방법 | |
| TW279259B (en) | Making method of electrostatic discharge device | |
| KR960036142A (ko) | 박막트랜지스터 구조 및 제조방법 | |
| KR910001902A (ko) | Mos 트랜지스터에서 게이트 전극막의 경량 도우프 드레인 소오스 형성 방법 | |
| KR950025931A (ko) | 게이트 전극 형성방법 | |
| KR970023885A (ko) | 모스 전계 효과 트랜지스터의 제조방법 | |
| KR970024268A (ko) | CMOS트랜지스터의 제조방법(Method For Fabricating CMOS Transistor) | |
| KR950021128A (ko) | 반도체 소자 제조방법 | |
| KR960005884A (ko) | 오프셋 구조 박막 트랜지스터 제조방법 | |
| KR970054250A (ko) | 마스크 롬의 제조방법 | |
| KR970024168A (ko) | 모스 트랜지스터 및 그의 제조방법(A MOS transistor and a method of fabricating the same) | |
| KR960015813A (ko) | 모스펫 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |