KR950009994A - 반도체 소자의 금속패드 형성 방법 - Google Patents

Abstract

본 발명은 주변지역의 금속패드에 직접 패드 오픈 부위를 형성하는 것이 아니라, 주변지역에 적은 크기의 접속용 금속패드를 형성하고 상기 금속패드와 접속하는 충분한 크기의 패드 오픈 부위를 셀지역상에 형성함으로써 다이의 면적을 감소시키며 와이어 본딩 및 소자 테스트를 쉽게 이룰 수 있는 효과가 있다.

Description

반도체 소자의 금속패드 형성 방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2도 내지 제2e도는 본 발명에 따른 금속패드 형성 공정도.

Claims (2)

1. 반도체 소자의 금속패드 형성 방법에 있어서, 셀 및 주변회로 지역에 증착된 금속층을 식각하여 셀 지역에는 금속패턴(1)을 주변지역에는 제1금속패드(1′)를 각각 형성하는 단계, 웨이퍼 전체구조 상부에 보호용 산화막(2)을 형성하고 주변지역의 제1금속패드(1′) 상부에 형성되어 있는 상기 산화막(2)을 식각하여 패드 비아(Via) 오픈영역(5)을 형성하는 단계, 웨이퍼 전체구조 상부에 패드용 금속을 증착하고 마스크를 사용 소정부위의 패드용 금속을 식각하므로써 상기 패드 비아 오픈영역(5)에 접속된 제2금속패드(1″)를 셀 지역까지 연장하여 형성하는 단계, 웨이퍼 전체구조 상부에 보호용 질화막(3)을 증착하고 패드 마스크를 사용하여 상기 질화막(3)의 소정부위를 식각하므로써 셀지역에 패드 오픈 영역(4)을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 금속패드 형성 방법.
2. 제1항에 있어서, 주변지역에서 형성되는 상기 제1금속패드(1′)의 패턴 폭 크기는 3∼5㎛인 것을 특징으로 하는 반도체 소자의 금속패드 형성 방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.