KR950009802B1 - 멀티채널 박막트랜지스터 - Google Patents

멀티채널 박막트랜지스터 Download PDF

Info

Publication number
KR950009802B1
KR950009802B1 KR1019920005291A KR920005291A KR950009802B1 KR 950009802 B1 KR950009802 B1 KR 950009802B1 KR 1019920005291 A KR1019920005291 A KR 1019920005291A KR 920005291 A KR920005291 A KR 920005291A KR 950009802 B1 KR950009802 B1 KR 950009802B1
Authority
KR
South Korea
Prior art keywords
channel
gate electrode
sub
tft
semiconductor layers
Prior art date
Application number
KR1019920005291A
Other languages
English (en)
Other versions
KR930020656A (ko
Inventor
한정인
김철수
김원근
Original Assignee
삼성전자주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 김광호 filed Critical 삼성전자주식회사
Priority to KR1019920005291A priority Critical patent/KR950009802B1/ko
Priority to JP5027830A priority patent/JP2572003B2/ja
Priority to US08/040,016 priority patent/US5338959A/en
Publication of KR930020656A publication Critical patent/KR930020656A/ko
Application granted granted Critical
Publication of KR950009802B1 publication Critical patent/KR950009802B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

내용 없음.

Description

멀티채널 박막트랜지스터
제1도는 종래의 역스태거형 TFT의 단면도.
제2도는 종래의 정스태거형 TFT의 단면도.
제3도는 종래의 더블게이트형 TFT의 단면도.
제4도는 본 발명에 의한 멀티채널 TFT의 평면도.
제5도는 제4도의 A-A'선 단면도.
제6도는 제4도의 B-B'선 단면도.
본 발명은 박막트랜지스터(이하 TFT라 칭함)에 관한 것으로, 특히 멀티채널을 가진 TFT에 관한 것이다.
액정디스플레이장치의 액티브소자로 TFT를 사용하고 있다. 제1도에 도시한 바와 같이 역스태거형 TFT는 유리와 같은 기판(10)상에 게이트전극(11)을 형성하고, 이 게이트전극(11)을 게이트절연막(12)으로 덮고, 게이트절연막(12)상에 반도체층(13)을 형성하고, 채널영역을 제외한 반도체층(13)의 좌우측상에 오믹콘택층(14)을 개재해서 소스 및 드레인전극(15)을 형성하여서 된 것이다. 제2도에 도시한 정스태거형 TFT는 역스태거형 TFT와는 반대로 게이트전극(25)이 반도체층(23)상에 위치한다. 제3도는 더블게이트형 TFT를 나타낸 것으로서, 반도체층(33)과 상·하의 게이트전극(36, 31)이 샌드위치형태로 구성된 것이다.(SSDM 1990, pp.393∼396 참조) 더블게이트형 TFT의 온전류(On-Current)가 싱글게이트형 TFT의 온전류보다 약 두배로 증대된다. 왜냐하면 TFT의 채널을 게이트전극에 인가되는 게이트전압에 의해 반도체층의 표면부근에 형성되므로 싱글게이트형 TFT의 채널은 반도체층의 상부 또는 하부표면근방에 하나의 채널이 형성되지만 더블게이트형 TFT의 채널은 반도체층의 상하에 각각 하나씩 두개의 채널이 형성되기 때문이다. 따라서 더블게이트형 TFT가 싱글게이트형 TFT에 비해 채널콘덕턴스가 향상된다.
그러나, 더블게이트형 TFT는 집적도를 향상시키기 위해 소요면적을 줄이게 되면 비례해서 채널영역도 감소되므로 채널콘덕턴스도 감소되게 된다.
따라서, 본 발명의 목적은 상기와 같은 종래기술의 문제점을 해결하기 위해 높은 채널콘덕턴스를 가지는 개선된 멀티채널 TFT를 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명의 TFT는 소오스전극과 드레인전극 사이에 이들 전극과 각각 오믹 콘택되는 반도체층을 개재하고, 게이트절연막을 개재해서 상기 반도체층에 인접되도록 게이트전극을 형성하여서 상기 게이트전극에 가해지는 게이트전압에 응답해서 상기 반도체층에서 채널형성이 제어되는 박막트랜지스터에 있어서, 상기 반도체층은 상기 소오스전극과 드레인전극사이에서 병렬로 배열된 복수개의 서브반도체층으로 구성되고, 각 서브반도체층은 게이트절연막을 개재해서 상기 게이트전극으로 둘러싸인 구조로 형성되어 상기 게이트전극으로 둘러싸인 각 서브반도체층의 전 표층이 채널영역으로 제공되는 것을 특징으로 한다.
이하 도면을 참조해서 본 발명을 보다 상세히 설명하면 다음과 같다.
제4도는 본 발명에 의해 멀티채널 TFT의 평면도를 나타낸 것이다. 41은 하부게이트전극, 43은 서브반도체층의 채널영역, 44는 반도체층의 오믹콘택영역, 45는 소오스 및 드레인전극, 47은 상부게이트전극이다. 제5도는 제4도의 A-A'선 단면도이고, 제6도는 제4도의 B-B'선 단면도이다. 42 및 46 및 게이트절연막이다. 제4도 내지 제6도를 참조하면, 본 발명의 멀티채널 TFT는 수평방향으로 연장되고 수직방향으로는 소정간격으로 나란하게 배열된 스트립상의 복수개의 서브반도체층(43, 44)들을 가진다. 따라서, 서브반도체층들의 각 채널영역들(43)은 제6도에 도시한 바와 같이 하부게이트전극(41)과 상부게이트전극(47)에 의해 상하 좌우면이 모두 둘러싸이게 된다. 이로서, 게이트전극들과 인접하는 서브반도체층의 상하좌우면에 모두 채널이 형성되므로 높은 콘덕턴스를 달성할 수 있다.
예를 들어, 채널길이 L, 채널폭 W라면, TFT의 Ion전류는 채널단면적 A에 비례하고 채널길이 L에 반비례한다. 여기서 A는 채널폭 W과 채널두께 t의 곱으로 계산된다.
따라서 싱글게이트형 TFT의 경우,
Ion ∝ W
이고, 더블게이형 TFT의 경우
Ion ∝ 2W
이다. 본 발명에 의한 멀티채널 TFT의 경우는 채널폭(W)를 n등분하여 폭 w, 간격 d로 서브반도체층을 스립상으로 형성하고, 서브반도체층의 두께를 T라고 가정하면, 온전류 Ion은
Ion ∝ (2W+2T)×n ………………………………………………(1)
으로 된다. 여기서 간격 d와 두께 T가 동일하다면 W=nw+(n-1)T이므로 상기 (1)식은
Ion ∝ 2(nw+(n-1)T)+2T=2W+2T
이므로 본 발명의 멀티채널 TFT의 온전류가 더블게이트형 TFT의 온전류보다 2T만큼 증대되며, 싱글게이트보다는 W+2T만틈 증대됨을 알수 있다.
여기서 T＞d로 할 경우에는 본 발명에 의한 TFT의 온전류가 크게 증가됨을 알 수 있다.
따라서 본 발명에서는 채널을 3차원적으로 형성할 수 있어 동일면적(W×L)내에서 높은 채널콘덕턴스를 가질 수 있고 TFT의 소요면적을 줄일 수 있으므로 단위면적당 집적도를 향상시킬 수 있으므로 액정디스플레이장치의 고해상도를 달성하는데 기여할 수 있다.
상술한 실시예에서는 서브반도체층의 두께 T와 W가 채널두께 t보다 큰 경우에 대해서 설명하였으나 T, W 또는 T 및 W가 채널두께 t보다 얇은 경우에도 채널콘덕턴스가 증대된다. 이때에는 게이트전극에 가해지는 게이트전위가 상부게이트에 인가되는 전압과 하부게이트에 인가되는 전압의 합으로 나타내기 때문에 게이트전위의 상승효과로 온전류가 증대되게 된다.

Claims (3)

  1. 기판(40)상에 세로 방향으로 연장되게 형성된 하부 게이트전극(41) ; 상기 하부 게이트전극(41)상에 게이트 절연막(42)를 개재하여 가로방향으로 연장되게 형성되고, 하부 게이트전극과 오버랩된 채널영역과 채널영역으로부터 좌우로 연장된 오믹콘택영역을 가지며, 서로 분리된 복수의 서브 반도체층들(44) ; 상기 복수의 서브 반도체층들(44)의 오믹콘택영역과 접촉되도록 형성되는 소오스전극 및 드레인전극(45) ; 및 게이트절연막(46)을 개재하여 상기 복수의 서브 반도체층들(44)의 채널영역을 덮도록 세로방향으로 연장되게 형성된 상부 게이트전극(47)을 구비하여서 된 것을 특징으로 하는 멀티채널 박막트랜지스터.
  2. 제1항에 있어서, 상기 서브반도체층의 두께는 채널두께보다 더 두꺼운 것을 특징으로 하는 멀티채널 박막트랜지스터.
  3. 제1항에 있어서, 상기 서브반도체층의 두께는 채널두께보다 더 얇은 것을 특징으로 하는 멀티채널 박막트랜지스터.
KR1019920005291A 1992-03-30 1992-03-30 멀티채널 박막트랜지스터 KR950009802B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019920005291A KR950009802B1 (ko) 1992-03-30 1992-03-30 멀티채널 박막트랜지스터
JP5027830A JP2572003B2 (ja) 1992-03-30 1993-02-17 三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法
US08/040,016 US5338959A (en) 1992-03-30 1993-03-30 Thin film transistor with three dimensional multichannel structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920005291A KR950009802B1 (ko) 1992-03-30 1992-03-30 멀티채널 박막트랜지스터

Publications (2)

Publication Number Publication Date
KR930020656A KR930020656A (ko) 1993-10-20
KR950009802B1 true KR950009802B1 (ko) 1995-08-28

Family

ID=19331110

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920005291A KR950009802B1 (ko) 1992-03-30 1992-03-30 멀티채널 박막트랜지스터

Country Status (1)

Country Link
KR (1) KR950009802B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010056980A (ko) * 1999-12-17 2001-07-04 이인환 폴리실리콘 박막트랜지스터의 불균일도 개선을 위한트랜스터 슬라이싱
KR100682892B1 (ko) * 2004-09-25 2007-02-15 삼성전자주식회사 박막 트랜지스터의 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100622227B1 (ko) * 2004-10-13 2006-09-19 삼성에스디아이 주식회사 다중 전류 이동경로를 갖는 트랜지스터와 그것을 이용한화소 및 발광 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010056980A (ko) * 1999-12-17 2001-07-04 이인환 폴리실리콘 박막트랜지스터의 불균일도 개선을 위한트랜스터 슬라이싱
KR100682892B1 (ko) * 2004-09-25 2007-02-15 삼성전자주식회사 박막 트랜지스터의 제조방법

Also Published As

Publication number Publication date
KR930020656A (ko) 1993-10-20

Similar Documents

Publication Publication Date Title
US5338959A (en) Thin film transistor with three dimensional multichannel structure
KR980004297A (ko) 액티브 매트릭스 액정 디스플레이 패널 및 그것을 위한 배선설계 방법
KR940007591A (ko) 액정표시장치
KR850005173A (ko) 반도체 장치 및 그의 제조방법
KR20000045309A (ko) 박막 트랜지스터 액정표시소자
KR930018301A (ko) 액티브매트릭스 액정표시장치
KR910018836A (ko) 액티브매트릭스 표시장치
KR960009231A (ko) 박막트랜지스터, 반도체장치 및 액정표시장치
KR930022127A (ko) 액정표시장치
KR960029836A (ko) 액티브 매트릭스 기판 및 그 기판에 사용되는 스위칭 소자
US9123813B2 (en) Thin film transistor, array substrate and display device
JP2000196098A (ja) 薄膜トランジスタおよびそれを備えた液晶表示装置
JP2001209070A (ja) 液晶表示素子
KR950009802B1 (ko) 멀티채널 박막트랜지스터
KR910016098A (ko) 반전방지층을 갖춘 mos형 반도체장치
JPS5623780A (en) Manufacture of thin film transistor
KR870001486A (ko) 액정 셀
JPH0812923B2 (ja) ピクセル駆動用トランジスタ
JPH0815186B2 (ja) 半導体装置
JP2022139567A5 (ko)
JPH01302768A (ja) 逆スタガー型シリコン薄膜トランジスタ
JPH04125970A (ja) ダブルゲート高耐圧薄膜トランジスタ
KR100336892B1 (ko) Tft-lcd
US20240222522A1 (en) Display panel
JP2005019627A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20000714

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee