KR950009714A - 고속데이터 전송 및 고밀도 집적화를 허용하는 반도체 기억장치 - Google Patents

고속데이터 전송 및 고밀도 집적화를 허용하는 반도체 기억장치 Download PDF

Info

Publication number
KR950009714A
KR950009714A KR1019940023060A KR19940023060A KR950009714A KR 950009714 A KR950009714 A KR 950009714A KR 1019940023060 A KR1019940023060 A KR 1019940023060A KR 19940023060 A KR19940023060 A KR 19940023060A KR 950009714 A KR950009714 A KR 950009714A
Authority
KR
South Korea
Prior art keywords
memory cell
cell groups
semiconductor memory
sub data
data lines
Prior art date
Application number
KR1019940023060A
Other languages
English (en)
Other versions
KR0137427B1 (ko
Inventor
히로시 미야모토
요시가쯔 모루오카
키요히로 후루타니
시게루 키쿠다
Original Assignee
기다오까 다까시
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기다오까 다까시, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 기다오까 다까시
Publication of KR950009714A publication Critical patent/KR950009714A/ko
Application granted granted Critical
Publication of KR0137427B1 publication Critical patent/KR0137427B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

메모리셀 어레이에 있어, 데이터선은 모든 블록에 설치된 부데이터선과 각 블록에 공통인 주데이터선의 계층구성으로 형성되고, 행어드레스에 의해 동시에 선택되는 블록에 속하는 부데이터선 중 열 어드레스에 의해 선택된 부데이터선은 한 비트선에 접속된다.
따라서, 부데이터선 길이는 축소되고, 부유용량을 감소하고, 판독 및 기술동작은 고속으로 인도될 수가 있고, 부데이선은 선택적으로 동작될 수가 있다.
부가하여, 부데이터선에 차지하는데 요구되는 전력을 축소될 수가 있고, 반도체 기억장치의 전 전력소비도 잘 축소될수가 있다.

Description

고속데이터 전송 및 고밀도 집적화를 허용하는 반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 이 발명의 제1실시예에 의한 다이내믹 RAM의 메모리셀 어레이의 구성도
제2도는 이 발명의 제2실시예에 의한 다이내믹 RAM의 메모리셀 어레이의 구성도
제3도는 제2도에 표시한 메모리셀 어레이 내의 비트선쌍과 센스앰프부의 배치도

Claims (23)

  1. 제1메모리셀 그룹과 상기 제1메모리셀 그룹에 대응하여 설치된 열디코더(CD1, CD2)를 포함하는 반도체 기억장치에 있어서, 상기 제1메모리셀 그룹에서의 복수의 열중 단 한개만이 상기 열디코더에 의해 선택되고, 상기 제1메모리셀 그룹은 열의 방향으로 복수의 제2메모리셀 그룹(CB1~CB4)으로 분할되고, 상기 제1메모리셀 그룹을 위한 복수의 부데이터선(LDL11~LDLn4)과, 규정된 전위에 프리차지된 상기 열디코더에 의해 선택된 한개의 열을 가지는 상기 제2메모리셀 그룹에 대응하는 상기 부데이터선만을 포함하는 반도체 기억장치
  2. 제1항에 있어서, 각 상기 제2메모리셀 그룹에서 설치된 복수의 주데이터선(GDL11~GDL41)을 더욱 포함하는 반도체 기억장치에 있어, 상기 제1메모리셀 그룹은 행의 방향으로 상기 제2메모리셀 그룹분할에 의해 생성된 복수의 제3메모리셀 그룹(RBl~RBn)을 포함하고, 상기 복수의 부데이터선은 각각 상기 제3메모리셀 그룹을 위해 설치되고, 그리고 상기 주데이터선은 상기 복수의 부데이터선과 선택적으로 반도체 기억장치
  3. 제2항에 있어서, 복수의 상기 제1메모리셀 그룹이 설치되고, 상기 열디코더는 상기 복수의 제1메모리셀 그룹의 각각에 설치되고, 상기 복수의 제1메모리셀 그룹 각각은 복수의 워드선을 포함하고, 그리고 상기 복수의 제1메모리셀 그룹의 한행이 한개의 워드선에 의해 선택되는 반도체 기억장치.
  4. 제3항에 있어서, 상기 워드선을 선택하는 복수의 행디코더(RD1~RDn)을 더욱 포함하고, 상기 부데이터선은 행의 방향으로 늘어나고, 상기 주데이타선은 열의 방향으로 늘어나고, 상기 열디코더는 상기 부데이터선 일단에 설치되고, 상기 행디코더는 상기 워드선의 일단에 설치되는 반도체장치.
  5. 제4항에 있어서, 상기 복수의 제3메모리셀 그룹에서 규정된 제3메모리셀 그룹을 선택하는 복수의 선택수단(SD1~SDn)과, 상기 주데이타선에 전송되는 신호를 증폭하는 프리앰프(PA)를 포함하고, 상기 복수의 선택수단 각각은 상기 복수의 행디코더의 각각을 교호적으로 제공하는 반도체 기억장치
  6. 제2항에 있어서 행을 따라 형성된 배선층은 제1층에 금속배선층으로 형성되고, 그리고 열을 따라 형성된 배선층은 제2층에 금속배선층으로 형성되는 반도체 기억장치
  7. 제2항에 있어서, 각각 상기 제3메모리셀 그룹에 설치된 복수의 센스앰프블록(SB1~SBn＋1)으로 이루워지고, 상기 제3메모리셀 그룹에서 출력되는 데이터를 증폭하는 센스앰프를 포함하고, 상기 복수의 센스앰프블록은 상기 제3메모리셀 그룹의 양단부 사이와 위에 설치되고, 상기 복수의 센스앰프블록 각각은 양측에 제공된 상기 제3메모리셀 그룹에서 출력된 데이터의 하나를 선택적으로 증폭하는 반도체 기억장치
  8. 복수의 메모리셀 그룹을 포함하는 반도체 기억장치는 상기 복수의 메모리셀 그룹의 각각에 설치된 복수의 부데이터선(LDL11~LDLn4)과, 상기 복수의 부데이터선에 선택적으로 접속된 주데이터선(GDL11~GDL41), 그리고 상기 부데이터선을 이퀄라이즈하는 이퀄라이즈 수단(LDE)으로 구성되고, 상기 이퀄라이즈 수단은 행어드레스 신호에 의거한 제1이퀄라이즈 신호(BLEQ)와 열어드레스 신호에 의거한 제2이퀄라이즈 신호(/LDEQ)에 따르는 상기 부데이터선을 이퀄라이즈하는 반도체 기억장치.
  9. 제8항에 있어서, 상기 제1이퀄라이즈 신호를 전송하기 위해 행의 방향으로 늘어나는 제1이퀄라이즈 신호선(BLEQ)과, 상기 제2이퀄라이즈 신호를 전송하기 위해 열의 방향으로 늘어나는 제2이퀄라이즈 신호선을 더욱 포함하는 반도체 기억장치
  10. 제9항에 있어서, 상기 제1이퀄라이즈 신호선은 제1층내에 금속배선층으로 형성하고, 상기 제2이퀄라이즈 신호선은 제2층내에 금속배선층으로 형성하는 반도체 기억장치.
  11. 제8항에 있어서, 상기 메모리셀 그룹은 매트릭스로 설치되고, 상기 반도체 기억장치는, 상기 복수의 메모리셀 그룹중 열을 따라 메모리셀 그룹의 한개의 열을 포함하는 복수의 제1그룹(CB1~CB4)에서 규정된 열을 선택하는 열디코더(CD1, CD2)와 상기 제2그룹에서 규정된 메모리셀 그룹을 선택하는 상기 복수의 메모리셀 그룹중 행을 따라 메모리셀 그룹의 하나의 행을 포함하는 복수의 제2그룹(RB1~RBn)의 각각에 제공된 복수의 선택수단(SD1~SDn)을 포함하는 반도체 기억장치.
  12. 복수의 메모리셀 그룹을 포함하는 반도체 기억장치는 상기 복수의 메모리셀 그룹의 각각에 설치된 복수의 부데이터선(LDL11~LDLn4)과, 상기 복수의 부데이터선에 대응하여 설치된 주데이터선(GDL11~GDL41)과, 복수의 부데이선과 상기 주데이터선을 접속하는 스위치수단(DG11~DG41)으로 구성되고, 상기 스위치수단은 상기 복수의 부데이터선 중 하나를 상기 반도체 기억장치의 정상동작에서 상기 주데이선터선에 선택적으로 접속하고, 상기 반도체 기억장치의 리프레시 모드동작에서 상기 복수의 부데이터선과 상기 주데이터선 사이를 절단하는 반도체 기억장치.
  13. 제12항에 있어서, 상기 메모리셀 그룹은 매트릭스로 설치되고, 상기 반도체 메모리장치는 상기 복수의 메모리셀 그룹중 열에 따라 메모리셀 그룹중의 하나의 열을 포함하는 복수의 제1그룹(CB1~CB4)에서 규정된 열을 선택하는 열디코더(CD1, CD2)와 상기 제2그룹에서 규정된 메모리셀 그룹을 선택하는 상기 복수의 메모리셀 그룹중 행에 따라 메모리셀 그룹중의 한개의 행을 포함하는 복수의 제2그룹(RB1~RBn)의 각각에 제공된 복수의 선택수단(SD1~SDn)으로 구성되는 반도체 기억장치.
  14. 열(RB1~RBn)의 방향으로 한선에 설치된 복수의 메모리셀 그룹과, 상기 복수의 메모리셀 그룹중의 하나의 열을 선택하는 제1의 제2열디코더(CD1, CD2)와 상기 제1과 제2열디코더에 의해 선택된 2개열에 관한 상기 복수의 메모리셀 그룹에서 다른 메모리셀 그룹을 선택하고, 그리고 선택된 메모리셀 그룹에서 데이터를 판독하는 선택수단을 포함하는 반도체 기억장치.
  15. 제14항에 있어서, 양측상에 메모리셀 그룹에서 출력된 데이터의 하나를 선택적으로 증폭하는 상기 복수의 메모리셀 그룹 양단사이와 위에 설치된 센스앰프를 포함하는 복수의 센스앰프블록(SB1~SBn)으로 구성되는 반도체 기억장치.
  16. 복수의 메모리셀 그룹을 포함하는 반도체 기억장치는, 상기 복수의 메모리셀 그룹의 각각에 설치된 복수의 부데이터선(LDL11~LDLn4)과 상기 복수의 부데이터선에 대응하여 설치된 주데이터선(GDL11~GDL41)과 상기 복수의 부데이터선과 상기 주데이터선을 접속하는 복수의 스위치수단(DG11a, DG11b)과 상기 부데이터선을 이퀄라이즈하는 복수의 이퀄라이즈 수단(LD11a, LED11b)으로 구성되고, 상기 복수의 스위치수단가 이퀄라이즈 수단은 반도체 기판상에 사전에 설치되고 그리고 상기 부데이터선에 의해 선택적으로 접속되는 반도체 기억장치.
  17. 제16항에 있어서, 상기 주데이터선은 상기 복수의 메모리셀 그룹의 워드선 션트영역(WSR)상에 설치되는 반도체 기억장치.
  18. 제17항에 있어서, 열어드레스 신호에 의거한 상기 이퀄라이징 수단의 동작을 제어하는 이퀄라이즈 신호를 전송하는 이퀄라이즈 신호선(LDEQ)으로 또한 구성되고, 상기 이퀄라이즈 신호선은 상기 워드선 션트영역상에 설치되는 반도체 기억장치.
  19. 제18항에 있어서 상기 복수의 메모리셀 그룹에 대응하여 설치된 복수의 센스앰프블록(SB1~SBn)으로 또한 구성되고, 그리고 각각은 상시 메모리셀 그룹에서 데이터를 증폭하는 센스앰프를 포함하고, 상기 스위치수단은 상기 센스앰프블록과 상시 워드선 션트영역의 교정상에 제공되는 반도체 기억장치.
  20. 제19항에 있어서, 상기 이퀄라이즈 수단은 상기 복수의 센스앰프블록과 상기 워드선 션트영역의 교점상에 제공되는 반도체 기억장치.
  21. 복수의 메모리셀 그룹을 포함하는 반도체 기억장치는, 상기 복수의 메모리셀 그룹의 각각에 설치된 복수의 부데이터선(LDL11~LDLn4)과, 상기 복수의 부데이터선에 대응하여 설치된 주데이타(GDL11~GDL41), 그리고 상기 복수의 부데이터선과 상기 주데이터선을 접속하는 스위치수단(DG11~DG41)으로 구성되고, 상기 부데이터선은 상기 스위치수단을 통하여 상기 주데이터선의 전위에 의해 프리차지되는 반도체 기억장치.
  22. 제21항에 있어서, 상기 메모리셀 그룹은 매트릭스로 설치되고, 상기 반도체 기억장치는, 상기 복수의 메모리셀 그룹중 열에 따라 메모리셀 그룹중의 하나의 열을 포함하는 복수의 제1그룹(CB1~CB4)에서 규정된 열을 선택하는 열디코더(CD1~CD2)와, 상기 제2그룹에서 규정된 메모리셀 그룹을 선택하는 상기 복수의 메모리셀 그룹중 행에 따라 메모리셀 그룹중의 하나의 행을 포함하는 복수의 제2그룹(RB1~RBn)의 각각에 설치된 복수의 선택수단(SD1~SDn)으로 구성되는 반도체 기억장치
  23. 제1메모리셀 그룹과 상기 제1메모리셀 그룹에 대응하여 설치된 열디코더(CD1, CD2)를 포함하는 반도체 기억장치에 있어서, 상기 제1메모리셀 그룹에 복수의 열중 단 하나가 상기 열디코더에 의해 선택되고 그리고 상기 제1메모리셀 그룹은 복수의 제2메모리셀 그룹(CB1~CB4)으로 분할되고, 반도체 장치는 각 상기 제2메모리셀 그룹에 설치된 복수의 부데이터선(LDL11~LDLn4), 그리고 상기 복수의 부데이터선에 대응하는 주데이터선(GDL11~GLD41)으로 구성되는 반도체 기억장치.
    ※ 참고사항：최초출원 내용에 의하여 공개하는 것임
KR1019940023060A 1993-09-14 1994-09-13 고속데이터 전송 및 고밀도 집적화를 허용하는 반도체기억장치 KR0137427B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-228676 1993-09-14
JP22867693A JP3364810B2 (ja) 1993-09-14 1993-09-14 半導体記憶装置

Publications (2)

Publication Number Publication Date
KR950009714A true KR950009714A (ko) 1995-04-24
KR0137427B1 KR0137427B1 (ko) 1998-06-01

Family

ID=16880071

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940023060A KR0137427B1 (ko) 1993-09-14 1994-09-13 고속데이터 전송 및 고밀도 집적화를 허용하는 반도체기억장치

Country Status (3)

Country Link
US (1) US5586076A (ko)
JP (1) JP3364810B2 (ko)
KR (1) KR0137427B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100457745B1 (ko) * 1997-12-27 2005-01-17 주식회사 하이닉스반도체 다중로오 구동장치

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3577148B2 (ja) * 1995-11-28 2004-10-13 株式会社ルネサステクノロジ 半導体記憶装置
KR100474552B1 (ko) * 1997-08-29 2005-06-13 주식회사 하이닉스반도체 데이터버스라인제어장치
US6721860B2 (en) * 1998-01-29 2004-04-13 Micron Technology, Inc. Method for bus capacitance reduction
US6349051B1 (en) 1998-01-29 2002-02-19 Micron Technology, Inc. High speed data bus
US6356485B1 (en) 1999-02-13 2002-03-12 Integrated Device Technology, Inc. Merging write cycles by comparing at least a portion of the respective write cycle addresses
US6212109B1 (en) * 1999-02-13 2001-04-03 Integrated Device Technology, Inc. Dynamic memory array having write data applied to selected bit line sense amplifiers before sensing to write associated selected memory cells
US6339541B1 (en) * 2000-06-16 2002-01-15 United Memories, Inc. Architecture for high speed memory circuit having a relatively large number of internal data lines
KR100408421B1 (ko) * 2002-01-16 2003-12-03 삼성전자주식회사 서브-어레이의 개수에 관계없이 계층형 입출력 라인구조를 가지는 반도체 메모리 장치
US6771536B2 (en) 2002-02-27 2004-08-03 Sandisk Corporation Operating techniques for reducing program and read disturbs of a non-volatile memory
JP4956087B2 (ja) * 2006-08-07 2012-06-20 株式会社東芝 半導体記憶装置
KR100819100B1 (ko) * 2007-01-04 2008-04-03 삼성전자주식회사 반도체 메모리 장치에서의 데이터 라인 배치 구조 및 라인드라이빙 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57198592A (en) * 1981-05-29 1982-12-06 Hitachi Ltd Semiconductor memory device
JPH0772991B2 (ja) * 1988-12-06 1995-08-02 三菱電機株式会社 半導体記憶装置
JPH0696582A (ja) * 1990-09-17 1994-04-08 Texas Instr Inc <Ti> メモリアレイアーキテクチャ
JP2781080B2 (ja) * 1991-04-09 1998-07-30 三菱電機株式会社 ランダムアクセスメモリ
JP3283547B2 (ja) * 1991-08-29 2002-05-20 株式会社日立製作所 半導体メモリ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100457745B1 (ko) * 1997-12-27 2005-01-17 주식회사 하이닉스반도체 다중로오 구동장치

Also Published As

Publication number Publication date
JPH0785653A (ja) 1995-03-31
KR0137427B1 (ko) 1998-06-01
US5586076A (en) 1996-12-17
JP3364810B2 (ja) 2003-01-08

Similar Documents

Publication Publication Date Title
US5923605A (en) Space-efficient semiconductor memory having hierarchical column select line architecture
JPH07130163A (ja) 半導体メモリ
MY134170A (en) High-density memory utilizing multiplexers to reduce bit line pitch constraints
US5691933A (en) Semiconductor memory device having improved bit line distribution
KR850008569A (ko) 반도체 메모리장치
KR950009714A (ko) 고속데이터 전송 및 고밀도 집적화를 허용하는 반도체 기억장치
AU2461597A (en) Layout for a semiconductor memory device having redundant elements
KR970051296A (ko) 다수의 뱅크를 갖는 반도체 메모리 장치
KR960012007A (ko) 다이나믹형 메모리
KR950020732A (ko) 다이나믹 반도체 기억장치
KR950015389A (ko) 반도체 메모리 장치
US6125070A (en) Semiconductor memory device having multiple global I/O line pairs
KR950006852A (ko) 고속동작을 위한 입출력라인구동방식을 가지는 반도체메모리장치
KR950009712A (ko) 소정의 비트구성으로 데이터의 입출력을 행하는 반도체 기억장치
KR960038978A (ko) 다수개의 뱅크들을 가지는 반도체 메모리 장치
KR970003209A (ko) 캐쉬메모리로서 센스앰프를 사용하는 다이내믹형 반도체기억장치
KR0164391B1 (ko) 고속동작을 위한 회로 배치 구조를 가지는 반도체 메모리 장치
KR920006983A (ko) 저잡음 감지 구조를 가진 반도체 메모리 장치
KR920017128A (ko) 메모리셀 어레이 사이에 공유된 용장 워드선을 가진 다이내믹 ram 디바이스
KR910019054A (ko) 랜덤 악세스 메모리 소자
KR960038971A (ko) 트리플 포트 반도체 메모리장치
KR970023432A (ko) 신속한 랜덤 액세스를 위한 반도체 메모리 소자
JPH08255479A (ja) 半導体記憶装置
JP5743045B2 (ja) 半導体記憶装置及び半導体記憶装置におけるメモリアクセス方法
KR980006294A (ko) 반도체 기억장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 17

EXPY Expiration of term