KR950009708A - 고속 동작의 차동 증폭기를 갖춘 반도체 장치 - Google Patents

고속 동작의 차동 증폭기를 갖춘 반도체 장치 Download PDF

Info

Publication number
KR950009708A
KR950009708A KR1019940022570A KR19940022570A KR950009708A KR 950009708 A KR950009708 A KR 950009708A KR 1019940022570 A KR1019940022570 A KR 1019940022570A KR 19940022570 A KR19940022570 A KR 19940022570A KR 950009708 A KR950009708 A KR 950009708A
Authority
KR
South Korea
Prior art keywords
differential amplifier
output
pull
transistor
voltage
Prior art date
Application number
KR1019940022570A
Other languages
English (en)
Other versions
KR0140141B1 (ko
Inventor
다까끼 고노
Original Assignee
가네꼬 히사시
니뽄 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 니뽄 덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR950009708A publication Critical patent/KR950009708A/ko
Application granted granted Critical
Publication of KR0140141B1 publication Critical patent/KR0140141B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0233—Bistable circuits
    • H03K3/02337—Bistables with hysteresis, e.g. Schmitt trigger

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)
  • Amplifiers (AREA)

Abstract

반도체 장치는 기준 전압(VR)을 발생하기 위한 제1및 제2풀업 트랜지스터(Q3, Q4)와 차동 증폭기를 포함한다. 제2플업 트랜지스터(Q4)의 게이트는 차동 증폭기의 출력단(S0)에 연결된다. 차동 증폭기(1)에서 사전 출력단 출력전압(Vso)이 고레벨인 경우 제1 및 제2풀업 트랜지스터(Q3, Q4)는 전도 상태가 되어 기준 전압(VR)이 고레벨 전압(VRR)에서 평형 상태로 되고, 사전 출력된 출력 전압(Vso)이 저레벨인 경우 제1풀업 트랜지스터(Q3)는 전도상태, 제2풀업 트랜지스터(Q4)는 비전도 상태가 되어 기준 전압(VR)이 저레벨 전압(VRL)에서 평형 상태로 된다. 이러한 구성으로 차동 증폭기의 고속 동장이 실현된다.

Description

고속 동작의 차동 증폭기를 갖춘 반도체 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 제1실시예의 회로 구성을 도시하는 회로도,
제7도는 본 발명에 따른 제2실시예의 회로 구성을 도시하는 회로도.

Claims (8)

  1. 반도체 장치에 있어서, 제1및 제2입단(S1, S2)과 출력단(S0)을 갖고, 상기 제1입력단에 입력된 입력 전압과 사전에 설정되어 상기 제2입단에 공급된 소정의 전압간의 차이를 증폭하여 출력하는 차동 증폭기(1)와, 상기 차동 증폭기의 출력단(S0)에서의 출력 레벨에 따라 상기 소정의 전압을 변화하는 다양한 기준 전압 발생기(Q3, Q4;2, 3, Q3, Q4; 10, Q3, Q4; 4, Q12, Q13, Q14)를 구비한 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 장치가 기억소자(M1)를 포함하고, 상기 기억 소자로부터의 출력 전압이 상기 차동 증폭기(1)의 상기 제1 입력단(S1)에 입력 전압으로 입력되는 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 상기 다양한 기준 전압 발생기는 기준 전압(VR)을 발생하는 제1풀업 트랜지스터(Q3) 및 제2풀업 트랜지스터(Q4)를 포함하며, 각 트잰지스터는 상기 차동 증폭기(1)의 상기 제2입력단(S2)과 전력 공급원(Vcc) 사이에 연결된 소스-드레인 경로를 갖고 상기 제1풀업 트랜지스터(Q3)의 게이트는 상기 전력 공급원에 연결되고 상기 제2풀업 트랜지스터(Q4)의 게이트는 상기 차동 증폭기(1)의 출력단(S0)에 연결되며, 상기 차동 증폭기(1)에서 사전 출력된 출력 전압(Vso)이 고레벨인 경우 상기 제1 및 제2풀업 트랜지스터(Q3, Q4)는 전도상태로 되어 상기 기준 전압이 고레벨 전압(VRR)에서 평형 상태로 되고, 사전 출력된 출력 전압(Vso)이 저레벨인 경우 상기 제1풀업 트랜지스터(Q3)는 전도 상태로, 상기 제2풀업 트랜지스터(Q4)는 비전도 상태로 되어 상기 기준 전압(VR)이 저레벨 전압(VRR)에서 평형 상태로 되는 것을 특징으로 하는 반도체 장치.
  4. 제3항에 있어서, 상기 제1 및 제2풀업 트랜지스터(Q3, Q4)가 N-채널 전계 효과 트랜지스터(FET)인 것을 특징으로 하는 반도체 장치.
  5. 제3항에 있어서, 상기 장치가 상기 차동 증폭기의 출력단과 상기 제2풀업 트랜지스터(Q4)의 게이트 사이에 연결된 지연 수단(2, 3;10)을 포함하고, 상기 지연 수단은 상기 차동 증폭기의 출력을 소정의 시간주기 동안 지연한 후 상기 다양한 기준 전압 발생기에 지연된 출력을 공급하는 것을 특징으로 하는 반도체 장치.
  6. 제5항에 있어서, 상기 장치가 기억소자(M1)를 포함하고, 상기 지연 수단은 상기 기억소자에 공급된 어드레스 데이타의 레벨 변화를 감지하여 래치 제어 신호를 발생하는 어드레스 전이 검출회로(2)와, 상기 어드레스 전이검출 회로로부터의 상기 래치 제어 신호레 따라 상기 차동 증폭기(1)의 출력을 소정의 시간주기 동안 보전한 후 상기 다양한 기준전압 발생기에 래치 출력을 공급하는 래치 회로(3)를 포함하는 것을 특징으로 하는 반도체 장치.
  7. 제1항에 있어서, 상기 다양한 기준 전압 발생기가 전력 공급원(Vcc)과 상기 차동 증폭기(1)의 상기 제2입력단(S2) 사이에 연결된 소스-드레인 경고를 갖고 게이트는 상기 가동 증폭기의 상기 제2입력단(S2)에 연결되는 제1풀업트랜지스터(Q13)와, 전력 공급원과 상기 차동 증폭기의 상기 제2입력단(S2) 사이에 직렬로 연결되고 제3풀업 트랜지스터의 게이트는 상기 차동 증폭기의 상기 제2입력단(S2) 사이에 연결되는 제2 및 제3풀업 트랜지스터(Q12, Q14)와, 입력단은 상기 차동 증폭기의 출력단(S0)에 연결되고 출력단은 상기 제2풀업 트랜지스터(Q12)의 게이트에 연결되는 반전기(4)를 구비하는 것을 특징으로 하는 반도체 장치.
  8. 제7항에 있어서, 상기 제1, 제2 및 제3풀업 트랜지스터(Q13, Q12, Q14)가 P-채널 전계 효과 트랜지스터(FET)인 것을 특징으로 하는 반도체 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940022570A 1993-09-08 1994-09-08 고속 동작의 차동 증폭기를 갖춘 반도체 장치 KR0140141B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP24882593A JPH0778490A (ja) 1993-09-08 1993-09-08 半導体装置
JP93-248825 1993-09-08

Publications (2)

Publication Number Publication Date
KR950009708A true KR950009708A (ko) 1995-04-24
KR0140141B1 KR0140141B1 (ko) 1998-07-15

Family

ID=17183987

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940022570A KR0140141B1 (ko) 1993-09-08 1994-09-08 고속 동작의 차동 증폭기를 갖춘 반도체 장치

Country Status (3)

Country Link
US (1) US5565802A (ko)
JP (1) JPH0778490A (ko)
KR (1) KR0140141B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6828230B2 (en) * 1997-09-12 2004-12-07 Micron Technology, Inc. Integrated circuit having conductive paths of different heights formed from the same layer structure and method for forming the same
US6300822B1 (en) * 1998-06-25 2001-10-09 Hewlett-Packard Company On chip CMOS VLSI reference voltage with feedback for hysteresis noise margin
JP2000312143A (ja) * 1999-02-26 2000-11-07 Yazaki Corp スイッチング・デバイス

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3569739A (en) * 1967-12-18 1971-03-09 Bendix Corp Variable level detector network having constant percentage hysteresis
JPS5726922A (en) * 1980-07-24 1982-02-13 Nec Corp Voltage comparator
JPS59180891A (ja) * 1983-03-31 1984-10-15 Toshiba Corp 半導体メモリ
JPS59188226A (ja) * 1983-04-11 1984-10-25 Hitachi Ltd コンパレ−タ回路
JPS59231795A (ja) * 1983-06-13 1984-12-26 Mitsubishi Electric Corp メモリ装置
JPS6065614A (ja) * 1983-09-20 1985-04-15 Fuji Electric Corp Res & Dev Ltd ヒステリシスを有する電圧比較回路
US4581545A (en) * 1983-10-04 1986-04-08 At&T Technologies Schmitt trigger circuit
JPS6125319A (ja) * 1984-07-13 1986-02-04 Matsushita Electric Ind Co Ltd 比較装置
JPH01173913A (ja) * 1987-12-26 1989-07-10 Toshiba Corp ヒステリシス付き電圧比較回路
JPH03142790A (ja) * 1989-10-27 1991-06-18 Fujitsu Ltd 差動増幅器およびそれを備える不揮発性記憶装置
JP2549743B2 (ja) * 1990-03-30 1996-10-30 株式会社東芝 出力回路
KR930008554A (ko) * 1991-10-25 1993-05-21 김광호 콤페레이터

Also Published As

Publication number Publication date
KR0140141B1 (ko) 1998-07-15
JPH0778490A (ja) 1995-03-20
US5565802A (en) 1996-10-15

Similar Documents

Publication Publication Date Title
KR930005187A (ko) 전기적으로 프로그램 할 수 있는 내부 전원 발생 회로
KR920000177A (ko) 반도체 집적회로장치
KR970051355A (ko) 동기형 반도체 메모리 장치의 컬럼 리던던시 회로
KR950024349A (ko) 외부 파워 서플라이의 전위에 의거하여 내부 파워 서플라이의 전위를 발생시키는 내부 파워 서플라이 회로
KR970012788A (ko) 반도체 기억장치
KR920005479A (ko) Mos드라이버회로
KR960009157A (ko) 반도체 집적회로
KR950009708A (ko) 고속 동작의 차동 증폭기를 갖춘 반도체 장치
KR970003924A (ko) 반도체 장치
KR940025178A (ko) 데이터 출력회로
KR960027317A (ko) 반도체 메모리장치의 데이타 출력 버퍼회로
KR910016008A (ko) 메모리 소자의 저소비 전력 리던던시(Redundancy) 회로
KR890012445A (ko) 푸시-풀 출력회로
KR950012459A (ko) 다(多)비트 출력 메모리 회로용 출력 회로
KR100253648B1 (ko) 반도체메모리장치의입출력구동회로
KR0179776B1 (ko) 워드라인 구동장치
KR950701782A (ko) 바이-씨모스 인버터 한개에 해당하는 전파지연을 갖는 비반전 바이-씨모스 논리회로(noninverting bi-cmos gates with propagation delays of a single bi-cmos inverter)
KR960025800A (ko) 반도체 기억소자의 리던던시 장치
KR930001208A (ko) 저잡음 데이타 출력 버퍼
KR970017637A (ko) 반도체 메모리장치의 센스앰프 제어회로
KR910008735A (ko) 전원전압 조정회로
KR930005026A (ko) 반도체 메모리 장치의 드라이버 회로
KR0117117Y1 (ko) 와이어드 오아 로직 게이트 회로
KR960035638A (ko) 감지 증폭기용 구동전압 발생기
KR970029797A (ko) 자기 3 상태를 갖는 3상 구동기(a tri-state driver with self-tri-state)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050225

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee