KR950006619A - 직렬 인터페이스 장치를 갖는 처리장치 - Google Patents

직렬 인터페이스 장치를 갖는 처리장치 Download PDF

Info

Publication number
KR950006619A
KR950006619A KR1019940020831A KR19940020831A KR950006619A KR 950006619 A KR950006619 A KR 950006619A KR 1019940020831 A KR1019940020831 A KR 1019940020831A KR 19940020831 A KR19940020831 A KR 19940020831A KR 950006619 A KR950006619 A KR 950006619A
Authority
KR
South Korea
Prior art keywords
transmission
processing
signal
serial interface
completion
Prior art date
Application number
KR1019940020831A
Other languages
English (en)
Other versions
KR970003319B1 (ko
Inventor
하지메 사꾸마
Original Assignee
세끼모또 다다히로
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 다다히로, 닛뽕덴끼 가부시끼가이샤 filed Critical 세끼모또 다다히로
Publication of KR950006619A publication Critical patent/KR950006619A/ko
Application granted granted Critical
Publication of KR970003319B1 publication Critical patent/KR970003319B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Computer And Data Communications (AREA)
  • Communication Control (AREA)

Abstract

매크로 서비스 기능 처리로 부터 벡터 인터럽트 처리로 이행할 때의 직렬 인터페이스 장치의 송신 시프트 레지스터의 송신상황과 CPU에 의한 소프트웨어 처리와의 부정합을 없애는 것이다.
직렬 인터페이스 장치(3')에 있어서, 송신 시프트 레지스터(31)에는 송신개시 신호(ST)에 의하여 내부 버스(4)의 데이터가 세트되어, 이 데이터는 시리얼 클럭신호(CLK)에 의하여 시프트되어서 출력단자(OUT)에 시리얼적으로 출력된다. 송신완료 검출회로(33)는 송신 시프트 레지스터(31)의 공백임을 검출하여 요구신호(REQ)를 송출한다. RS플립플롭(34)은 송신개시신호(ST)에 의하여 세트되고 또 요구신호(REQ)에 의하여 세트되어서 송신완료 플래그(FLG)를 생성한다.

Description

직렬 인터페이스 장치를 갖는 처리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 관한 직렬 인터페이스 장치를 갖는 처리장치의 한 실시예를 나타내는 블럭회로도,
제2도는 제1도의 직렬 인터페이스 장치의 상세한 것을 나타내는 회로도,
제3도는 제1도의 회로동작의 흐름을 나타내는 도면.

Claims (2)

  1. CPU(1)와, 이 CPU에 비동기로 처리요부를 발생하는 인터럽트 제어장치(2)와, 외부 데이터를 송출하는 직렬 인터페이스 장치(3)를 구비하는 처리장치에 있어서, 상기 직렬 인터페이스 장치(3')는 1전송단위의 송신개시에 의하여 세트(또는 리세트)되어 송신완료에서 리세트(또는 세트)되는 송신완료 플래그 레지스터(34)를 구비하고, 상기 인터럽트 제어장치는, 상기 직렬 인터페이스 장치로 부터의 요구신호(REQ)를 받아서 상기 CPU로 인터럽트 요구신호(INTREQ)를 송출하는 수단과, 매크로 서비스 기능처리나 백터 인터럽드 처리를 지정하는 상태 플래그를 격납하는 상태 클래그 레지스터(2a)를 구비하고, 상기 CPU는, 상기 인터럽트 요구신호를 받아서 상기 상태 플래그 레지스터에 격납되어 있는 상태 플래그에 따라서 상기 매크로 서비스 기능처리 혹은 상기 벡터 인터럽트 처리를 실행하는 수단과, 이 매크로 서비스 기능처리의 종료 후에 상기 상태 클래그의 값을 상기 벡터 인터럽트 처리로 변경하는 수단과, 이 벡터 인터럽트 처리중에 있어서는, 상기 송신완료 플래그 레지스터의 값을 판별하여, 이 송시완료 플래그 레지스터의 값에 따라서 상기 직렬 인터 페이스 장치에 새로운 송신 데이터를 전송하는 수단을 구비하는 것을 특징으로 하는 처리장치.
  2. 송신개시 신호(ST)에 의하여 세트되어, 시리얼 클록신호(CLK)에 따라서 이 데이타가 시리얼 아웃되는 전송 시프트 레지스터(31)와, 이 송신 시프트 레지스터의 각 비트에 접속되어, 이 송신 시프트 레지스터의 공백임을 검출하여 송신완료를 나타내는 신호(REQ)를 발생하는 송출완료 검출회로(33)와, 상기 송신개시 신호에 의하여 세트(또는 리세트)되어 상기 송신완료 신호에 의하여 리세트(또는 세트)되는 송신완료 플래그(FLG)를 격납하는 플래그 레지스터(34)를 구비하는 직렬 인터페이스 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940020831A 1993-08-23 1994-08-23 직렬 인터페이스 장치를 갖는 처리장치 KR970003319B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-229451 1993-08-23
JP5229451A JPH0764886A (ja) 1993-08-23 1993-08-23 シリアルインターフェイス装置を有する処理装置

Publications (2)

Publication Number Publication Date
KR950006619A true KR950006619A (ko) 1995-03-21
KR970003319B1 KR970003319B1 (ko) 1997-03-17

Family

ID=16892415

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940020831A KR970003319B1 (ko) 1993-08-23 1994-08-23 직렬 인터페이스 장치를 갖는 처리장치

Country Status (5)

Country Link
US (1) US5577260A (ko)
EP (1) EP0640925B1 (ko)
JP (1) JPH0764886A (ko)
KR (1) KR970003319B1 (ko)
DE (1) DE69417123T2 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0167938B1 (ko) * 1995-08-28 1999-01-15 배순훈 데이터 전송망의 통신상태 감지회로
JP2792501B2 (ja) * 1996-02-28 1998-09-03 日本電気株式会社 データ転送方式およびデータ転送方法
US7822899B2 (en) 2007-03-08 2010-10-26 Renesas Electronics Corporation Data processor and control system
JP5935367B2 (ja) * 2012-02-09 2016-06-15 セイコーエプソン株式会社 半導体集積回路装置及びそれを用いた電子機器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5250101A (en) * 1975-10-20 1977-04-21 Toshiba Corp Start-stop synchronism control system
US4868784A (en) * 1982-02-22 1989-09-19 Texas Instruments Incorporated Microcomputer with a multi-channel serial port having a single port address
JPS60551A (ja) * 1983-06-16 1985-01-05 Hitachi Ltd 自動車用データ伝送システム
JPS60183639A (ja) * 1984-03-02 1985-09-19 Nec Corp デ−タ処理装置
EP0153764B1 (en) * 1984-03-02 1993-11-03 Nec Corporation Information processor having an interruption operating function
JPS6395551A (ja) * 1986-10-09 1988-04-26 Nec Corp シリアルデ−タ処理装置
FR2606239A1 (fr) * 1986-10-30 1988-05-06 Bull Sa Procede et dispositif de transmission de donnees numeriques
JP2636534B2 (ja) * 1991-03-22 1997-07-30 三菱電機株式会社 通信システム

Also Published As

Publication number Publication date
DE69417123D1 (de) 1999-04-22
DE69417123T2 (de) 1999-11-11
JPH0764886A (ja) 1995-03-10
EP0640925A1 (en) 1995-03-01
EP0640925B1 (en) 1999-03-17
KR970003319B1 (ko) 1997-03-17
US5577260A (en) 1996-11-19

Similar Documents

Publication Publication Date Title
KR880000858A (ko) 멀티 프로세서의 레벨 변경 동기 장치
KR860001382A (ko) 분할된 개입중단 인터페이스 회로
KR900005311A (ko) 인터럽트제어장치
KR950006619A (ko) 직렬 인터페이스 장치를 갖는 처리장치
KR850001570A (ko) 마이크로 프로셋서(microprocessor) 및 그것을 사용한 정보처리 장치
KR100190184B1 (ko) 직렬버스를 통해 데이타를 송신하는 회로
KR100677199B1 (ko) 인터럽트 처리장치
KR970071294A (ko) 직렬통신제어기(scc)를 이용한 직접메모리접근(dma) 장치
KR0116472Y1 (ko) 응답속도 가변 디바이스 정합회로
JPH0267652A (ja) マイクロコンピュータ
KR850006090A (ko) 데이터 전송 시스템
KR100213801B1 (ko) 인터럽트 발생 회로
KR940003498Y1 (ko) 시스템의 신호제어회로
KR0135372B1 (ko) 컴퓨터를 이용한 병렬 다운로딩 장치
JPH0374751A (ja) 入出力制御装置
KR970002614A (ko) 프로그램 카운터 데이타를 이용한 오동작 방지회로
JPS6214867B2 (ko)
KR950022338A (ko) 핸드 쉐이킹 방법을 이용한 어레이 프로세서간의 데이타 통신회로
KR960024861A (ko) 프린터의 병렬 인터페이스 제어장치 및 방법
JPS5979630A (ja) 論理回路
KR960038626A (ko) 데이타 전송장치
KR930024521A (ko) 전자교환기의 주변기기 액세스 방법
KR930008640A (ko) 제어시스템의 인터럽트 회로
KR980010767A (ko) 인터럽트신호 변환장치
KR19980065942A (ko) 서로 독립적인 버스방식의 중앙처리장치와 주변장치간 인터페이스회로 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070808

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee