KR0167938B1 - 데이터 전송망의 통신상태 감지회로 - Google Patents

데이터 전송망의 통신상태 감지회로 Download PDF

Info

Publication number
KR0167938B1
KR0167938B1 KR1019950026842A KR19950026842A KR0167938B1 KR 0167938 B1 KR0167938 B1 KR 0167938B1 KR 1019950026842 A KR1019950026842 A KR 1019950026842A KR 19950026842 A KR19950026842 A KR 19950026842A KR 0167938 B1 KR0167938 B1 KR 0167938B1
Authority
KR
South Korea
Prior art keywords
signal
bus
signal detector
high potential
serial
Prior art date
Application number
KR1019950026842A
Other languages
English (en)
Other versions
KR970012177A (ko
Inventor
김영민
Original Assignee
배순훈
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자주식회사 filed Critical 배순훈
Priority to KR1019950026842A priority Critical patent/KR0167938B1/ko
Priority to US08/703,009 priority patent/US5789936A/en
Priority to JP8225661A priority patent/JPH09270833A/ja
Priority to IN1519CA1996 priority patent/IN188526B/en
Publication of KR970012177A publication Critical patent/KR970012177A/ko
Application granted granted Critical
Publication of KR0167938B1 publication Critical patent/KR0167938B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40032—Details regarding a bus interface enhancer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks

Abstract

본 발명은 컴퓨터와 보조장치간의 데이터의 전송이 가능한 전송망에 관한 것으로서,특히 전송망의 버스상에서 전송되는 데이터로 부터 버스가 비지(Busy)인지 또는 아이들(Idle) 상태인지를 감지하는 통신상태 감지회로를 연결하여 버스의 정확한 통신상태를 알 수 있어 오동작을 방지할 수 있는 데이터 전송망의 통신상태 감지회로에 관한 것이다.
이와 같은 본 발명은 다수의 버스라인으로 연결되어 있는 데이터 전송망에 있어서, 버스를 통해 전송되는 시리얼 데이터 및 시리얼 클럭으로 부터 시작신호를 검출하는 시작신호 검출부와, 버스를 통해 전송되는 시리얼 데이터 및 시리얼 클럭으로 부터 종료신호를 검출하는 종료신호 검출부와, 상기 시작신호 검출부와 종료신호 검출부의 출력신호가 검출되는 동안 비지 신호를 출력하는 비지신호 검출부로 구성된 통신상태 감지회로를 버스의 소정위치에 부가하여서 된 것이다.

Description

데이터 전송망의 통신상태 감지회로
제1도는 일반적인 데이터 전송망의 구조를 보인 도면.
제2도는 일반적인 데이터 전송망의 데이터 구조를 보인 도면.
제3도는 본 발명에 따른 데이터 전송망의 통신상태 감지회로의 구성을 보인 도면.
제4도는 제3도의 통신상태 감지회로의 구성을 보인 상세회로도.
제5도는 제4도의 각부의 출력신호를 보인 파형도.
* 도면의 주요부분에 대한 부호의 설명
1 : 통신상태 감지회로 11 : 시작신호 검출부
12 : 종료신호 검출부 13 : 비지신호 발생부
R1-R4 : 저항 C1,C2 : 콘덴서
NOR1,NOR2 : 노아게이트 NAND1-NAND4 : 낸드게이트
본 발명은 컴퓨터와 보조장치간의 데이터의 전송이 가능한 전송망에 관한 것으로서,특히 전송망의 버스상에서 전송되는 데이터로 부터 버스가 비지(Busy)인지 또는 아이들(Idle) 상태인지를 감지하는 통신상태 감지회로를 연결하여 버스의 정확한 통신상태를 알 수 있어 오동작을 방지할 수 있는 데이터 전송망의 통신상태 감지회로에 관한 것이다.
일반적인 시리얼 전송망은 컴퓨터에 연결되어 있는 마이스 등의 보조장치들을 연결하는 망으로서, 최근에는 많이 사용되고 있다.
상기와 같은 컴퓨터(A)와 보조장치(B)(C)(D)는 제1도에 도시된 바와 같이, 컴퓨터(A) 및 보조장치(B)(C)(D)들 간에 버스(bus)를 통해 상호 데이터가 전송되어, 컴퓨터(A) 및 보조장치(B)(C)(D)의 마이크로프로세서(MCU)에서 상기 데이터가 상호 송수신되도록 한 링의 구조를 이루고 있다.
그때 버스를 통해 전송되는 데이터는 전송되는 필요한 장비를 최소로 줄이기 위하여 직렬(Serial)로 전송되며, 그때 전송되는 데이터의 형태는 제2도에 도시된 바와 같이, 시리얼 클럭(SCL)과 시리얼 데이터(SDA)로 전송된다.
상기 컴퓨터(A)에서 보조장치(B)로 전송될 때 보조장치(B)의 마이크로프로세서(MCU)에 의해 시리얼 클럭(SCL)이 고전위 상태로 수신되고, 동시에 시리얼 데이터(SDA)가 고전위 상태에서 저전위 상태로의 트리거가 수신되면, 마이크로프로세서(MCU)는 시리얼 데이터(SDA)를 수신할 준비단계에 있게 된다.
한편, 시리얼 클럭(SCL) 및 시리얼 데이터(SDA)가 모두 저전위 상태로 상기 마이크로프로세서(MCU)에 수신되면, 마이크로프로세서(MCU)는 현재 버스(bus)가 통신중임을 나타내는 비지(Busy)상태로 인식하게 된다.
그러나, 상기와 같은 일반적인 데이터 전송망의 통신상태 감지회로는 시리얼 데이터(SDA) 및 시리얼 클럭(SCL)이 제2도(a)(b)에 도시된 바와 같이, 마이크로프로세서(MCU)에 수신되어도 현재 통신상태가 비지로 인식하게 되는 경우 데이터 전송망이 오동작하게 되는 문제점이 발생하게 된다.
본 발명은 상기와 같은 문제점을 해소하기 위해, 버스의 소정위치에 병렬접속되어 현재 버스의 통신상태를 감지한 후, 컴퓨터의 마이크로프로세서로 그 감지신호를 인가하는 통신상태 감지회로를 연결함으로써, 현재의 통신상태를 정확하게 감지하여 데이터 전송망의 오동작을 방지하는 데이터 전송망의 통신상태 감지회로를 제공하는데 본 발명의 목적이 있는 것이다.
이와 같은 목적을 달성하기 위한 본 발명은, 다수의 버스라인으로 연결되어 있는 데이터 전송망에 있어서, 버스를 통해 전송되는 시리얼 데이터 및 시리얼 클럭으로 부터 시작신호를 검출하는 검출부와, 버스를 통해 전송되는 시리얼 데이터 및 시리얼 클럭으로 부터 종료신호를 검출하는 종료신호 검출부와, 상기 시작신호 검출부와 종료신호 검출부의 출력신호가 검출되는 동안 비지신호를 출력하는 비지신호 검출부로 구성된 통신상태 감지회로를 버스의 소정위치에 부가하여서 된 것이다.
이하 본 발명에 따른 데이터 전송망의 통신상태 감지회로를 첨부된 도면에 의거하여 보다 상세하게 설명하면 다음과 같다.
제3도 및 제4도는 본 발명에 따른 데이터 전송망의 통신상태 감지회로의 구성을 보인 도면으로서, 통신상태 감지회로(1)는 버스를 통해 전송되는 시리얼 데이터(SDA) 및 시리얼 클럭(SCL) 신호로부터 시작신호(OUT1)를 출력하는 시작신호 검출부(11)와, 버스를 통해 전송되는 시리얼 데이터(SDA) 및 시리얼 클럭(SCL) 신호로부터 종료신호(OUT2)를 출력하는 종료신호 검출부(12)와, 상기 시작신호 검출부(11)와 종료신호 검출부(12)의 출력신호(OUT1)(OUT2)가 검출되는 동안 비지신호(OUT)를 출력하여 컴퓨터(A)의 마이크로프로세서(MCU)로 전송시키는 비지신호 검출부(13)로 구비된다.
여기서, 상기 시작신호 검출부(11)는 제4도에 도시된 바와 같이, 버스를 통해 수신된 시리얼 데이터(SDA)를 바이어스시키는 저항(R1)과, 저항(R1)의 출력신호를 충방전시키는 콘덴서(C1)와, 콘덴서(C1)의 충방전된 신호를 바이어스시키는 저항(R2)과, 저항(R2)의 출력신호가 저전위 상태인 경우 고전위 상태로 출력하는 노아게이트(NOR1)와, 상기 노아게이트(NOR1)의 출력신호 및 입력되는 시리얼 데이터(SDA)가 모두 저전위 상태인 경우 고전위 상태의 신호를 출력하는 노아게이트(NOR2)로 이루어져 있고, 또한 그 노아게이트(NOR2)의 출력신호와 버스를 통해 수신된 시리얼 클럭(SCL)이 모두 고전위 상태인 경우 시작클럭(OUT)을 고전위 상태로 출력하는 낸드게이트(NAND1)로 구비된다.
그리고, 상기 종료신호 검출부(12)는 버스로 부터 입력되는 시리얼 데이터(SDA)를 반전시키는 낸드게이트(NAND2)와, 낸드게이트(NAND2)의 출력신호를 적분시킨 후 바이어스시키는 저항(R3)(R4) 및 콘덴서(C2)와, 시리얼 데이터(SDA) 및 저항(R4)의 출력신호가 모두 고전위 상태인 경우 고전위 상태의 신호를 출력시키는 낸드게이트(NAND3)와, 낸드게이트(NAND)의 출력신호와 입력되는 시리얼 클럭(SCL)이 모두 고전위 상태인 경우 고전위 상태로 출력하는 낸드게이트(NAND4)로 구비된다.
한편, 상기 비지신호 검출부(13)는 상기 시작신호 검출부(11)에서 시작신호가 검출될 때부터 종료신호 검출부(12)에서 종료신호가 검출될 때까지 고전위 상태의 비지신호를 출력하는 플립플롭으로 구비된다.
이와 같이 이루어진 본 발명에 따른 데이터 전송망의 통신상태 감지회로를 제5도를 참조하여 설명하면 다음과 같다.
우선, 제5도(a)에 도시된 바와 같은 시리얼 데이터(SDA)가 입력되면, 그 시리얼 데이터(SDA)는 시작신호 검출부(11)의 저항(R1) 및 콘덴서(C1)에 의해 제5도(b)에 도시된 바와 같은 신호로 출력되고, 그 출력된 신호는 저항(R2)를 통해 노아게이트(NOR1)에 인가된다.
상기 노아게이트(NOR1)는 저항(R2)의 출력신호를 받아 제5도(c)에 도시된 바와 같은 신호를 출력하게 되며, 그 노아게이트(NOR1)의 출력신호 및 입력되는 시리얼 데이터(SDA)는 노아게이트(NOR2)에 의해 제5도(d)에 도시된 바와 같은 신호가 출력된다. 그때 상기 버스를 통해 입력되는 시리얼 클럭(SCL)는 제5도(e)에 도시된 바와 같다.
그리고, 상기 시리얼 클럭(SCL) 및 노아게이트(NOR2)의 출력신호는 낸드게이트(NAND1)에 인가되어 제5도(f)에 도시된 바와 같은 신호가 출력된다.
즉, 버스를 통해 시리얼 데이터(SDA)가 고전위 상태에서 저전위 상태로 트리거되고, 시리얼 클럭(SCL)이 제2도에 도시된 바와 같이 고전위 이면, 제5도(f)에 도시된 바와 같은 시작신호(OUT1)가 출력된다.
한편, 상기 제5도(a)에 도시된 바와 같이 입력되는 시리얼 데이터(SDA)는 종료신호 검출부(12)의 낸드게이트(NAND2)에 인가되어 제5도(g)에 도시된 바와 같은 신호가 출력되고, 그 낸드게이트(NAND2)의 출력신호는 저항(R3) 및 콘덴서(C2)에 의해 적분된 후 저항(R4)를 통해 바이어스되어 제5도(h)에 도시된 바와 같은 신호가 출력된다.
제5도(a)에 도시된 바와 같은 시리얼 데이터(SDA)와 저항(R4)의 출력신호는 낸드게이트(NAND3)에 인가되어 제5도(i)에 도시된 바와 같은 신호가 출력되고, 그 낸드게이트(NAND3)의 출력신호와 제5도(e)에 도시된 바와 같이 입력되는 시리얼 클럭(SCL)는 낸드게이트(NAND4)에 인가되어 제5도(j)에 도시된 바와 같은 신호가 출력된다.
즉, 상기 제2도에 도시된 바와 같이 시리얼 데이터(SDA)가 저전위 상태에서 고전위 상태로 트리거되고 시리얼 클럭(SCL)이 고전위 상태이면, 제5도(j)에 도시된 바와 같은 종료신호(OUT2)가 출력된다.
그리고, 상기 시작신호 검출부(11)의 출력신호(OUT1)가 신호발생부(13)의 셋트단자(S)에 인가되어 제5도(k)에 도시된 바와 같이 비지신호(OUT)가 고전위 상태로 트리거되고, 또한 상기 종료신호 검출부(12)의 출력신호(OUT1)는 신호발생부(13)의 플립플롭의 리셋단자(R)에 인가되어 제5도(k)에 도시된 바와 같이 비지신호(OUT)로 저전위 상태로 트리거된다.
이상에서 설명한 바와 같이, 본 발명에 따른 데이터 전송망의 통신상태 감지회로는 버스의 소정위치에 데이터 전송망의 상태를 감지하는 통신상태 감지회로를 설치하여 마이크로프로세서의 효용을 높일 수 있는 효과가 있다.

Claims (4)

  1. 컴퓨터(A)의 마이크로프로세서(MCU)와 링 구조의 접속관계를 갖는 다수 보조장치(B,C,D)간의 데이터전송망에 있어서, 버스를 통해 전송되는 시리얼 데이터(SDA) 및 시리얼 클럭(SCL)으로부터 시작신호(OUT1)를 출력하는 시작신호 검출부(11)와, 버스를 통해 전송되는 시리얼 데이터(SDA) 및 시리얼 클럭(SCL)으로부터 종료신호(OUT2)를 검출하는 종료신호 검출부(12)와, 상기 시작신호 검출부(11)와 종료신호 검출부(12)의 출력신호(OUT1)(OUT2)가 검출되는 동안 비지신호(OUT)를 출력하는 비지신호 검출부(13)로 구성되어 상기 마이크로프로세서(MCU)로 데이터의 전송상태를 출력하는 데이터 전송망의 통신상태 감지회로.
  2. 제1항에 있어서, 시작신호 검출부(11)는 버스를 통해 수신된 시리얼 데이터(SDA)를 바이어스시키는 저항(R1)과, 상기 저항(R1)의 출력신호를 충방전시키는 콘덴서(C1)와, 상기 콘덴서(C1)의 충방전된 신호를 바이어스시키는 저항(R2)과, 상기 저항(R2)의 출력신호가 저전위 상태인 경우 고전위 상태로 출력하는 노아게이트(NOR1)와, 상기 노아게이트(NOR1)의 출력신호 및 입력되는 시리얼 데이터(SDA)가 모두 저전위 상태인 경우 고전위 상태의 신호를 출력하는 노아게이트(NOR2)와, 상기 노아게이트(NOR2)의 출력신호와 버스를 통해 수신된 시리얼 클럭(SCL)이 모두 고전위 상태인 경우, 시작클럭(OUT)을 고전위 상태로 출력하는 낸드게이트(NAND1)로 구비됨을 특징으로 하는 데이터 전송망의 통신상태 감지회로.
  3. 제1항에 있어서, 상기 종료신호 검출부(12)는 버스로 부터 입력되는 시리얼 데이터(SDA)를 반전시키는 낸드게이트(NAND2)와, 상기 낸드게이트(NAND2)의 출력신호를 적분시킨 후 바이어스시키는 저항(R3)(R4) 및 콘덴서(C2)와, 시리얼 데이터(SDA) 및 저항(R4)의 출력신호가 모두 고전위 상태인 경우 고전위 상태의 신호를 출력시키는 낸드게이트(NAND3)와, 상기 낸드게이트(NAND)의 출력신호와 입력되는 시리얼 클럭(SCL)이 모두 고전위 상태인 경우 고전위 상태로 출력하는 낸드게이트(NAND4)로 구비됨을 특징으로 하는 데이터 전송망의 통신상태 감지회로.
  4. 제1항에 있어서, 상기 비지신호 검출부(13)는 상기 시작신호 검출부(11)에서 시작신호가 검출될 때부터 종료신호 검출부(12)에서 종료신호가 검출될 때까지 고전위 상태의 비지신호를 출력하는 플립플롭으로 구비됨을 특징으로 하는 데이터 전송망의 통신상태 감지회로.
KR1019950026842A 1995-08-28 1995-08-28 데이터 전송망의 통신상태 감지회로 KR0167938B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950026842A KR0167938B1 (ko) 1995-08-28 1995-08-28 데이터 전송망의 통신상태 감지회로
US08/703,009 US5789936A (en) 1995-08-28 1996-08-26 Circuit for sensing a communication state
JP8225661A JPH09270833A (ja) 1995-08-28 1996-08-27 通信状態感知回路
IN1519CA1996 IN188526B (ko) 1995-08-28 1996-08-27

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950026842A KR0167938B1 (ko) 1995-08-28 1995-08-28 데이터 전송망의 통신상태 감지회로

Publications (2)

Publication Number Publication Date
KR970012177A KR970012177A (ko) 1997-03-29
KR0167938B1 true KR0167938B1 (ko) 1999-01-15

Family

ID=19424669

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950026842A KR0167938B1 (ko) 1995-08-28 1995-08-28 데이터 전송망의 통신상태 감지회로

Country Status (4)

Country Link
US (1) US5789936A (ko)
JP (1) JPH09270833A (ko)
KR (1) KR0167938B1 (ko)
IN (1) IN188526B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6094062A (en) * 1998-11-12 2000-07-25 International Business Machines Corporation Coupled noise reduction circuitry
JP6251112B2 (ja) * 2014-04-14 2017-12-20 株式会社東芝 伝送装置およびコントローラ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5241660A (en) * 1986-10-30 1993-08-31 National Semiconductor Corporation Buffered asynchronous communications element with receive/transmit control and status reporting
JP2851879B2 (ja) * 1989-09-19 1999-01-27 富士通株式会社 データ通信装置
US5559502A (en) * 1993-01-14 1996-09-24 Schutte; Herman Two-wire bus system comprising a clock wire and a data wire for interconnecting a number of stations and allowing both long-format and short-format slave addresses
JPH0764886A (ja) * 1993-08-23 1995-03-10 Nec Corp シリアルインターフェイス装置を有する処理装置

Also Published As

Publication number Publication date
IN188526B (ko) 2002-10-12
KR970012177A (ko) 1997-03-29
US5789936A (en) 1998-08-04
JPH09270833A (ja) 1997-10-14

Similar Documents

Publication Publication Date Title
US7082545B2 (en) Method of and device for detecting cable connection
EP1710709B1 (en) Circuit and method of detecting and resolving stuck 12C buses
US8558577B1 (en) Systems and methods for bidirectional signal separation
US20060015670A1 (en) Apparatus for detecting connection of a peripheral unit to a host system
US7174473B2 (en) Start detection circuit, stop detection circuit and circuit for the detection of data transmitted according to the IIC protocol
WO2005119448A1 (en) Error recovery scheme for i2c slave
US11372796B2 (en) Bus subscriber and method for operating a bus subscriber
KR980007258A (ko) 범용 마이컴을 이용한 아이 스퀘어 씨(i²c)통신 장치
US5483639A (en) Device for detecting transmission errors in balanced two-wire bus lines and two-bus interfaces
CN100426274C (zh) 避免i2c总线锁定的方法与装置
KR0167938B1 (ko) 데이터 전송망의 통신상태 감지회로
US20060064521A1 (en) Universal serial bus (usb) system with single port and host controller thereof
US7353138B2 (en) System state monitoring circuit
EP1967951B1 (en) Method and circuit for bus activity detection and system recovery
CN1333529C (zh) 一种电子设备中时钟信号检测方法和装置
US6538865B1 (en) Fault-detecting device for communication system
KR100306349B1 (ko) 데이타통신시스템과그시스템을위한장치
US8285885B2 (en) Universal serial bus device and universal serial bus system
US6530048B1 (en) I2C test single chip
KR0167937B1 (ko) 데이터 전송망의 시작신호 판별장치
JP2837609B2 (ja) 電源制御方式
CN117215983B (zh) I2c接口规避错误起始和停止条件的电路结构及方法
CN215340263U (zh) 一种光耦故障检测电路及通讯系统
GB2379103A (en) Power failure sensing device and card reader
JP2001237842A (ja) 多重通信装置の異常診断方法及びそれを使用する多重通信装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020828

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee