KR0167937B1 - 데이터 전송망의 시작신호 판별장치 - Google Patents

데이터 전송망의 시작신호 판별장치 Download PDF

Info

Publication number
KR0167937B1
KR0167937B1 KR1019950026843A KR19950026843A KR0167937B1 KR 0167937 B1 KR0167937 B1 KR 0167937B1 KR 1019950026843 A KR1019950026843 A KR 1019950026843A KR 19950026843 A KR19950026843 A KR 19950026843A KR 0167937 B1 KR0167937 B1 KR 0167937B1
Authority
KR
South Korea
Prior art keywords
start signal
bus
serial data
data
potential state
Prior art date
Application number
KR1019950026843A
Other languages
English (en)
Other versions
KR970012166A (ko
Inventor
김영민
Original Assignee
배순훈
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자주식회사 filed Critical 배순훈
Priority to KR1019950026843A priority Critical patent/KR0167937B1/ko
Publication of KR970012166A publication Critical patent/KR970012166A/ko
Application granted granted Critical
Publication of KR0167937B1 publication Critical patent/KR0167937B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)

Abstract

본 발명은 컴퓨터와 보조장치간의 데이터의 전송이 가능한 전송망에 관한 것으로서, 특히 데이터 전송망의 버스상에서 전송되는 데이터로부터 시작신호를 검출하고, 검출된 시작신호를 버스의 전송라인을 통해 컴퓨터 및 보조장치의 마이크로프로세서에 공급하기 위한 시작신호 검출회로를 데이터 전송망에 연결함으로써 시작신호 검출이 용이하도록 한 데이터 전송망의 시작신호 검출회로에 관한 것이다. 이와같은 본 발명은 컴퓨터 및 보조장치가 버스라인으로 연결되어 있는 데이터 전송망에 있어서, 시리얼 데이터를 수신하여 안정화시키는 시리얼 데이터 감지부와, 시리얼 데이터 감지부의 출력신호와 수신된 시리얼 클럭이 각각 저전위 상태 및 고전위 상태인 경우 고전위 상태의 시작신호를 출력하고, 출력된 시작신호를 버스의 전송라인을 통해 각각 컴퓨터 및 보조장치의 마이크로프로세서에공급하기 위한 시작신호 발생부로 이루어진 시작신호 검출회로를 데이터를 전송하는 버스의 소정위치에 부가하여 컴퓨터 및 보조장치의 마이크로프로세서의 효용을 높이도록 한 것이다.

Description

데이터 전송망의 시작신호 판별장치
제1도는 일반적인 데이터 전송망의 구조를 보인 도면.
제2도는 일반적인 데이터 전송망의 데이터의 구조를 보인 도면.
제3도는 제1도의 제어방법을 보인 도면.
제4도는 본 발명에 따른 데이터 전송망의 시작신호 판별장치의 구성을 보인 도면.
제5도는 제4도의 시작신호 판별회로의 구성을 보인 상세도면.
제6도는 제5도의 각부의 출력신호를 보인 파형도.
* 도면의 주요부분에 대한 부호의 설명
1 : 시작신호 검출회로 11 : 시리얼 데이터 감지부
12 : 시작신호 발생부 R1-R2 : 저항
NOR1, NOR2 : 노아게이트 NAND : 낸드게이트
C1 : 콘덴서
본 발명은 컴퓨터와 보조장치간의 데이터 전송이 가능한 전송망에 관한 것으로서, 특히 데이터 전송망의 버스상에서 전송되는 데이터로부터 시작신호를 검출하는 시작신호 검출회로를 데이터 전송망의 소정위치에 설치함으로서, 시작신호의 검출이 용이하도록 한 데이터 전송망의 시작신호 검출회로에 관한 것이다.
일반적인 시리얼 전송망은 컴퓨터에 연결되어 있는 마우스, 키보오드 등의 보조장치들을 연결하는 망으로서, 최근에는 많이 사용되고 있다.
상기와 같은 컴퓨터(A)와 보조장치(B)(C)(D)는 제1도에 도시된 바와 같이, 링의 구조로 연결되어 있다. 즉, 컴퓨터(A)에서 출력된 데이터는 버스(BUS)를 통해 보조장치(B)로 전송되고, 보조장치(B)에서 출력된 데이터는 버스(BUS)를 통해 보조장치(C)로 전송되며, 보조장치(C)에서 출력된 데이터는 버스(BUS)를 통해 보조장치(D)로 전송된다. 이때 컴퓨터(A)에서 전송된 데이터는 버스(BUS)를 통해 보조장치(D)로 전송될 수도 있고, 보조장치(B)에서 전송된 데이터는 보조장치(C)(D) 및 컴퓨터(A)로 전송될 수도 있다. 이때 버스(BUS)는 시리얼 클럭과 시리얼 데이터를 포함하는 데이터를 전송하기 위한 두 개의 라인으로 이루어져 있다. 그리고, 상기 버스(BUS)를 통해 전송되는 데이터는 각 컴퓨터(A) 및 보조장치(B)(C)(D)의 마이크로프로세서(MCU)로 공급된다.
그때 버스(BUS)를 통해 전송되는 데이터는 전송되는 필요한 장비를 최소로 줄이기 위하여 직렬(Serial)로 전송되며, 상기 버스(BUS)를 통해 전송되는 시리얼 클럭(SCL)과 시리얼 데이터(SDA)는 제2도에 도시된 바와같다.
상기 컴퓨터(A)에서 보조장치(B)로 전송될 때, 보조장치(B)의 마이크로프로세서(MCU)는 버스(BUS)를 통해 공급된 시리얼 클럭(SCL)과 시리얼 데이터(SDA)를 수신하고, 상기 시리얼 클럭(SCL)이 고전위 상태로 유지되고, 시리얼 데이터(SDA)가 저전위 상태로 트리거되었는지를 판단한다. 이때 시리얼 클럭(SCL)이 고전위 상태이고, 시리얼 데이터(SDA)가 저전위 상태로 트리거되면, 마이크로프로세서(MCU)는 버스(BUS)를 통해 공급된 시리얼 데이터(SDA)를 수신할 준비를 한다.
상기와 같은 데이터의 전송의 시작을 나타내는 시작신호를 감지하는 시작신호 감지방법은 제3도에 도시된 바와 같이, 우선 마이크로프로세서(MCU)는 제1스텝(S1)에 의해 초기화된 후 제2스텝(S2)에 의해 입력되는 시리얼 클럭(SCL) 및 시리얼 데이터(SDA)를 수신한다.
그때 시리얼 클럭(SCL)가 고전위 상태이고, 시리얼 데이터(SDA)가 저전위 상태로 트리거되었는지를 제3스텝(S3)에 의해 감지되고, 그 감지된 시리얼 클럭(SCL)가 고전위 상태이고, 시리얼 데이터(SDA)가 저전위 상태로 트리거되면, 제4스텝(S4)에 의해 입력되는 시리얼 데이터(SDA)를 수신한다.
그러나, 그 감지된 시리얼 클럭(SCL)가 고전위 상태이고, 시리얼 데이터(SDA)가 저전위 상태로 트리거되지 않았으면 마이크로프로세서(MCU)는 제5스텝(S5)를 수행하고, 그로인해 마이크로프로세서(MCU)는 현재 작업중인 과정을 계속 실행하게 된다.
상기와 같은 일반적은 데이터 전송망에서 있어서, 마이크로프로세서(MCU)는 전송되는 데이터중 시리얼 클럭(SCL)가 고전위 상태이고, 시리얼 데이터(SDA)가 저전위 상태로 트리거되는 시작신호를 수시로 감지하여야 하고, 이러한 시작신호를 감시하는 동안 마이크로프로세서(MCU)의 다른 동작은 정지된다. 따라서, 마이크로프로세서(MCU)의 효용이 떨어지는 문제점이 발생하게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 데이터 전송망의 소정의 위치에 시작신호를 검출하여 검출된 시작신호를 버스를 통해 보조장치 및 컴퓨터에 공급하는 시작신호 검출회로를 연결하여 마이크로프로세서의 시작신호 검출로 인한 시간소비를 절감하고, 시작신호를 용이하게 검출할 수 있는 데이터 전송망의 시작신호 검출회로를 제공하는데 본 발명의 목적이 있는 것이다.
이와같은 목적을 달성하기 위한 본 발명은 컴퓨터 및 보조장치가 버스라인으로 연결되어 있는 데이터 전송망에 있어서, 시리얼 데이터를 수신하여 안정화시키는 시리얼 데이터 감지부와, 시리얼 데이터 감지부의 출력신호와 수신된 시리얼 클럭이 각각 저전위 상태 및 고전위 상태인 경우, 시작신호를 출력하여 버스를 통해 컴퓨터 및 보조장치로 공급하기 위한 시작신호 발생부로 이루어진 시작신호 검출회로를 데이터를 전송하는 버스의 소정위치에 부가하여 마이크로프로세서의 효용을 높이도록 한 것이다.
이하, 본 발명에 따른 데이터 전송망의 시작신호 검출회로를 첨부된 도면에 의거하여 보다 상세하게 설명한다.
제4도 및 제5도는 본 발명에 따른 데이터 전송망의 시작신호 검출회로의 구성을 보인 도면으로서, 이에 도시된 바와같이, 컴퓨터(A) 및 보조를 검출하고, 검출된 시작데이터를 버스(BUS)를 통해 컴퓨터(A) 및 보조장치(B)(C)(D)로 공급하기 위한 시작신호 검출회로(1)가 연결되어 있다.
여기서, 상기 시작신호 검출회로(1)는 제5도에 도시된 바와같이, 시리얼 데이터(SDA)를 수신하여 안정화시키는 시리얼 데이터 감지부(11)와, 시리얼 데이터 감지부(11)의 출력신호와 수신된 시리얼 클럭(SCL)가 각각 저전위 상태 및 고전위 상태인 경우 시작신호(OUT)를 출력하고, 출력된 시작신호(OUT)를 버스(BUS)의 시리얼 클럭(SCL)의 전송라인을 통해 보조장치(B)(C)(D) 및 컴퓨터(A)에 공급시키기 위한 시작신호 발생부(12)로 구비된다.
상기 시리얼 데이터 감지부(11)는 버스(BUS)의 시리얼 데이터(SDA)의 전송라인을 통해 수신된 시리얼 데이터(SDA)를 바이어스시키는 저항(R1)과, 저항(R1)의 출력신호를 충,방전시키는 콘덴서(C1)와, 콘덴서(C1)의 출력신호를 바이어스시키는 저항(R2)과, 저항(R2)의 출력신호를 반전시키는 노아게이트(NOR1)와, 상기 노아게이트(NOR1)의 출력신호 및 입력되는 시리얼 데이터(SDA)가 모두 저전위 상태인 경우 고전위 상태의 신호를 출력하는 노아게이트(NOR2)로 이루어져 있다.
또한, 상기 시작신호 발생부(12)는 상기 시리얼 데이터 감지부(11)의 출력신호와 버스를 통해 수신된 시리얼 클럭(SCL)이 모두 고전위 상태인 경우 시작신호(OUT)을 고전위 상태로 출력하는 낸드게이트(NAND)로 구비된다.
이와같이 이루어진 본 발명에 따른 데이터 전송망의 시작신호 검출회로(1)를 제6도를 참조하여 설명하면 다음과 같다.
우선 제6도(a)에 도시된 바와 같은 시리얼 데이터(SDA)가 시작신호 검출회로(1)의 시리얼 데이터 수신부(11)에 수신되면, 그 수신된 시리얼 데이터는 저항(R1) 및 콘덴서(C1)를 통해 제6도(b)에 도시된 바와같은 신호가 출력되고, 그 출력신호는 저항(R2)를 통해 노아게이트(NOR1)에 인가되어 제6도(c)에 도시된 바와 같이 반전된다.
그리고, 노아게이트(NOR1)의 출력신호 및 입력되는 시리얼 데이터(SDA)는 노아게이트(NOR2)에 인가되어 제6도(d)에 도시된 바와 같이 출력된다.
즉, 상기 노아게이트(NOR1)의 출력신호 및 시리얼 데이터(SDA)가 모두 저전위 상태인 경우 고전위 상태의 신호가 노아게이트(NOR2)에서 출력된다.
그리고, 상기 시리얼 데이터 수신부(11)의 출력신호와 제6도(e)에 도시된 바와같이 입력되는 시리얼 클럭(SCL)은 시작신호 발생부(12)의 낸드게이트(NAND)에 인가되어 제6도(f)에 도시된 바와 같은 시작신호(OUT)가 출력된다.
즉, 상기 시리얼 데이터 수신부(11)의 출력신호 및 시리얼 클럭(SCL)이 모두 고전위 상태인 경우 고전위 상태의 시작신호(OUT)가 출력된다.
고전위 상태의 시작신호(OUT)는 버스(BUS)의 시리얼 클럭(SCL)의 전송라인을 통해 컴퓨터(A) 및 보조장치(B)(C)(D)의 마이크로프로세서(MCU)에 공급된다. 마이크로프로세서(MCU)는 고전위 상태의 시작신호(OUT)가 입력될 때 시리얼 데이터(SDA)의 전송라인을 통해 공급된 시리얼 데이터를 수신한다. 그로인해 기존의 버스(BUS)를 통해 시리얼 클럭(SCL) 및 시리얼 데이터(SDA)로부터 시작신호를 검출하는 드는 시간이 절약된다.
이상에서 설명한 바와 같이, 본 발명에 다른 데이터 전송망의 시작신호 검출회로에 있어서, 버스의 시리얼 데이터 및 시리얼 클럭의 전송라인을 통해 공급된 시리얼 데이터(SDA) 및 시리얼 클럭(SCL)으로부터 시작신호를 검출하고, 검출된 시작신호를 버스(BUS)의 시리얼 클럭(SCL)의 전송라인을 통해 컴퓨터(A) 및 보조장치(B)(C)(D)에 공급하기 위한 시작신호 검출회로를 장착하여, 컴퓨터(A) 및 보조장치(B)(C)(D)의 마이크로프로세서(MCU)에서 시작신호를 검출하는데 드는 시간이 절감되어 마이크로프로세서의 효용을 높일 수 있는 효과가 있다.

Claims (3)

  1. 컴퓨터(A) 및 보조장치(B)(C)(D)가 버스의 시리얼 클럭 및 시리얼 데이터의 전송라인에 연결되어 있는 데이터 전송망에 있어서, 시리얼 데이터(SDA)를 수신하여 안정화시키는 시리얼 데이터 감지부(11)와, 상기 시리얼 데이터 감지부(11)의 출력신호와 상기 수신된 시리얼 클럭(SCL)이 각각 저전위 상태 및 고전위 상태인 경우 고전위 상태의 시작신호(OUT)를 출력하고, 출력된 시작신호(OUT)를 버스의 전송라인을 통해 컴퓨터 및 보조장치의 마이크로프로세서로 공급하기 위한 시작신호 발생부(12)로 이루어진 시작신호 검출회로(1)를 데이터를 전송하는 버스(BUS)의 소정위치에 부가하는 것을 특징으로 하는 데이터 전송망의 시작신호 검출회로.
  2. 제1항에 있어서, 상기 시리얼 데이터 감지부(11)는 상기 버스를 통해 수신된 상기 시리얼 데이터(SDA)를 바이어스시키는 저항(R1)과, 상기 저항(R1)의 출력신호를 충방전시키는 콘덴서(C1)와, 상기 콘덴서(C1)의 출력신호를 바이어스시키는 저항(R2)과, 상기 저항(R2)의 출력신호를 반전시키는 노아게이트(NOR1)와, 상기 노아게이트(NOR1)의 출력신호 및 상기 시리얼 데이터(SDA)가 모두 저전위 상태인 경우 고전위 상태의 신호를 출력하는 노아게이트(NOR2)로 구비됨을 특징으로 하는 데이터 전송망의 시작신호 검출회로.
  3. 제1항에 있어서, 상기 시작신호 발생부(12)는 상기 시리얼 데이터 감지부(11)의 출력신호와 버스를 통해 수신된 시리얼 클럭(SCL)이 모두 고전위 상태인 경우 시작신호(OUT)을 고전위 상태로 출력하는 낸드게이트(NAND)로 구비됨을 특징으로 하는 데이터 전송망의 시작신호 검출회로.
KR1019950026843A 1995-08-28 1995-08-28 데이터 전송망의 시작신호 판별장치 KR0167937B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950026843A KR0167937B1 (ko) 1995-08-28 1995-08-28 데이터 전송망의 시작신호 판별장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950026843A KR0167937B1 (ko) 1995-08-28 1995-08-28 데이터 전송망의 시작신호 판별장치

Publications (2)

Publication Number Publication Date
KR970012166A KR970012166A (ko) 1997-03-29
KR0167937B1 true KR0167937B1 (ko) 1999-01-15

Family

ID=19424671

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950026843A KR0167937B1 (ko) 1995-08-28 1995-08-28 데이터 전송망의 시작신호 판별장치

Country Status (1)

Country Link
KR (1) KR0167937B1 (ko)

Also Published As

Publication number Publication date
KR970012166A (ko) 1997-03-29

Similar Documents

Publication Publication Date Title
US7049798B2 (en) System and method for communicating with a voltage regulator
KR910006824A (ko) 휴대용 컴퓨터를 위한 지능 전원 시스템
KR930013907A (ko) 분산형 제어 장치
KR980007258A (ko) 범용 마이컴을 이용한 아이 스퀘어 씨(i²c)통신 장치
US11809348B2 (en) Digital bus activity monitor
CA2250675C (en) On/off control device for power source unit
KR0167937B1 (ko) 데이터 전송망의 시작신호 판별장치
US6530048B1 (en) I2C test single chip
KR0167938B1 (ko) 데이터 전송망의 통신상태 감지회로
CN216387785U (zh) 多路摄像头电源检测电路和多路摄像头电源检测系统
JPH05252673A (ja) 電源装置
US20030018933A1 (en) Power failure sensing device and a card reader having a power failure sensing device
KR100209192B1 (ko) I2c 버스의 인터럽트 발생장치
KR100269187B1 (ko) 인터럽트 방식의 고장 진단 장치 및 그 방법
KR0175563B1 (ko) I2c 버스의 클럭 라인 점검 장치
KR100289098B1 (ko) 인터럽트 신호통합처리장치
JP2637849B2 (ja) マイクロコンピュータ
KR910003376B1 (ko) 전자식 금전 등록기의 정전 처리방법
JPH1051515A (ja) 通信異常検出装置
KR0175800B1 (ko) 전송망의 표시장치 및 그 제어방법
JPS604355A (ja) シリアルデ−タ転送用インタ−フエイス方式
KR19990000748A (ko) 컴퓨터 시스템 오류 진단 장치 및 방법
JPH0637741A (ja) 同期伝送装置
KR910005128A (ko) 중앙처리장치의 오동작 방지회로 및 방법
KR930001793B1 (en) Main-c.p.u. watching apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010830

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee