KR960038626A - 데이타 전송장치 - Google Patents

데이타 전송장치 Download PDF

Info

Publication number
KR960038626A
KR960038626A KR1019950010430A KR19950010430A KR960038626A KR 960038626 A KR960038626 A KR 960038626A KR 1019950010430 A KR1019950010430 A KR 1019950010430A KR 19950010430 A KR19950010430 A KR 19950010430A KR 960038626 A KR960038626 A KR 960038626A
Authority
KR
South Korea
Prior art keywords
bus
clock
processor
data
generating
Prior art date
Application number
KR1019950010430A
Other languages
English (en)
Other versions
KR100191242B1 (ko
Inventor
윤성욱
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR1019950010430A priority Critical patent/KR100191242B1/ko
Publication of KR960038626A publication Critical patent/KR960038626A/ko
Application granted granted Critical
Publication of KR100191242B1 publication Critical patent/KR100191242B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명은 서로 다른 클럭으로 동작하는 프로세서간 데이타를 전송하는 장치에 관한 것으로, 버스(20)와; 소정의 제1클럭(CLK1)을 발생하는 제1클럭 발생기(21); 상기 제1클럭(CLK1)에 따라 상기 버스(20)를 통해 데이타를 주고 받는 제1프로세서(22); 상기 버스(20)를 통해 입력된 데이타를 저장하거나 저장된 데이타를 상기 버스(20)를 통해 출력하는 메모리(24); 소정의 제2클럭(CLK2)을 발생하는 제2클럭 발생기(27); 상기 제2클럭(CLK2)에 따라 버스(20)를 통해 데이타를 주고 받는 제2프로세서(26); 상기 제1클럭과 제2클럭을 입력한 후 보정된 응답신호(/ACK)를 발생하여 상기 제2프로세서의 데이타 전송을 제어하는 응답신호발생기(25); 및 상기 제1 또는 제1프로세서(22, 26)가 버스사용을 요구하면 소정의 우선순위에 따라 버스 사용을 중재하고, 버스제어 신호를 출력하는 버스 제어기(23)로 구성되어 클럭속도차에 따른 데이타 손실을 방지시킬 수 있는 효과가 있다.

Description

데이타 전송장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 서로 다른 클럭으로 동작하는 본 발명의 프로세서간 데이타 전송장치를 도시한 블럭도이다.

Claims (1)

  1. 서로 다른 클럭으로 동작하는 프로세서간에 데이타를 전송하기 위한 장치에 있어서, 버스(20)와; 소정의 제1클럭(CLK1)을 발생하는 제1클럭 발생기(20); 상기 제1클럭(CLK1)에 따라 버스(20)를 통해 데이타를 주고 받는 제1프로세서(22); 상기 버스(20)를 통해 입력된 데이타를 저장하거나 저장된 데이타를 상기 버스(20)를 통해 출력하는 메모리(24); 소정의 제2클럭(CLK2)을 발생하는 제2클럭 발생기(27); 상기 제2클럭(CLK2)에 따라 버스(20)를 통해 데이타를 주고 받는 제2프로세서(26); 상기 제1클럭(CLK1)과 제2클럭(CLK2)을 입력한 후 보정된 응답(/ACK)신호를 발생하여 상기 제2프로세서(26)의 데이타 전송을 제어하는 응답신호발생기(25); 및 상기 제1 또는 제2프로세서(22, 26)가 버스사용을 요구하면 소정의 우선순위에 따라 버스 사용을 중재하고, 버스 제어신호를 출력하는 버스 제어기(23)로 구성되는 데이타 전송장치
KR1019950010430A 1995-04-29 1995-04-29 데이타 전송장치 KR100191242B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950010430A KR100191242B1 (ko) 1995-04-29 1995-04-29 데이타 전송장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950010430A KR100191242B1 (ko) 1995-04-29 1995-04-29 데이타 전송장치

Publications (2)

Publication Number Publication Date
KR960038626A true KR960038626A (ko) 1996-11-21
KR100191242B1 KR100191242B1 (ko) 1999-06-15

Family

ID=19413333

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950010430A KR100191242B1 (ko) 1995-04-29 1995-04-29 데이타 전송장치

Country Status (1)

Country Link
KR (1) KR100191242B1 (ko)

Also Published As

Publication number Publication date
KR100191242B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR880000858A (ko) 멀티 프로세서의 레벨 변경 동기 장치
KR880010365A (ko) 디지탈 데이타 프로세서용 버스 인터페이스 회로
KR920006858A (ko) 직접 메모리 억세스 테이타 전송중의 버스 중재 최적화 방법 및 장치
JPS57105879A (en) Control system for storage device
ATE105430T1 (de) Interface fuer ein rechnersystem mit reduziertem befehlssatz.
KR840001369A (ko) 동적 메모리의 리프 레시회로
EP0242879A2 (en) Data processor with wait control allowing high speed access
KR900005287A (ko) 데이타 제어 장치 및 그것을 사용하는 시스템
JPS6280755A (ja) デ−タ伝送制御方式
KR960038626A (ko) 데이타 전송장치
KR960038631A (ko) 데이타 전송장치
KR970028966A (ko) 향상된 타이머 성능을 가진 집적 회로 입력/출력 프로세서
KR910003475A (ko) 시퀀스 제어장치
KR970007678A (ko) 개선된 데이타 전송장치
JPH03177953A (ja) データ転送方式
JPS584468A (ja) マイクロプロセツサシステム
KR960025063A (ko) 메모리 데이타 출력제어회로
KR970014428A (ko) 소용량 전전자 교환기에 있어서 고속 병렬동기 버스구조를 갖는 하위프로세서
KR19980069502A (ko) 디엠에이 인터페이스 회로
KR950020147A (ko) 마이크로프로세서간의 동기화 회로
KR960042391A (ko) 고속중형 컴퓨터시스템에 있어서 디엠에이제어기
JPS5622157A (en) Process system multiplexing system
KR920006860A (ko) 멀티프로세스 시스템 아비터지연회로
KR19980059202A (ko) 로봇제어기의 프로세서 사이의 동기통신방법 및 장치
KR950029957A (ko) 시스템 제어기 모듈에서의 dma 제어기 및 dmac 동작방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070103

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee