KR970007678A - 개선된 데이타 전송장치 - Google Patents

개선된 데이타 전송장치 Download PDF

Info

Publication number
KR970007678A
KR970007678A KR1019950021457A KR19950021457A KR970007678A KR 970007678 A KR970007678 A KR 970007678A KR 1019950021457 A KR1019950021457 A KR 1019950021457A KR 19950021457 A KR19950021457 A KR 19950021457A KR 970007678 A KR970007678 A KR 970007678A
Authority
KR
South Korea
Prior art keywords
processor
data
bus
output
out buffer
Prior art date
Application number
KR1019950021457A
Other languages
English (en)
Other versions
KR0166259B1 (ko
Inventor
윤성욱
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR1019950021457A priority Critical patent/KR0166259B1/ko
Publication of KR970007678A publication Critical patent/KR970007678A/ko
Application granted granted Critical
Publication of KR0166259B1 publication Critical patent/KR0166259B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명은 서로 다른 클럭으로 동작하는 프로세서간에 데이타를 전송하기 위한 장치에 관한 것으로, 버스(20)와; 제1클럭발생기(21); 제1프로세서(22); 메모리(24); 제2클럭 발생기(22); 제2프로세서(25); 상기 제1프로세서(22)로부터 상기 제2프로세서(25)로 데이타 전송시 상기 버스(20)로부터의 출력을 선택하고, 상기 제2프로세서(25)로부터 상기 제1프로세서(22)로 데이타 전송시 상기 제2프로세서(25)의 데이타를 선택하는 멀티플랙서(31); 상기 멀티플랙서(31)의 출력을 일시저장하는 선입선출버퍼(32:FIFO); 상기 제1프로세서(22)로부터 상기 제2프로세서(25)로 데이타 전송시 선입선출버퍼(32)로부터 데이타를 입력받아 상기 제2프로세서(25)로 출력하고, 상기 제2프로세서(25)로부터 상기 제1프로세서(22)로 데이타 전송시 상기 선입선출버퍼(32)로부터 데이타를 입력받아 버스측으로 출력하는 디멀티플랙서(33); 및 상기 제1 또는 제2프로세서(22, 25)가 버스사용을 요구하면 소정의 우선순위에 따라 버스 사용을 중재하고 버스제어신호를 출력하는 버스제어기(23)로 구성되어 클럭 속도차에 따른 데이타 손실을 방지한다.

Description

개선된 데이타 전송장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 데이타 전송장치를 도시한 블럭도이다.

Claims (1)

  1. 서로 다른 클럭으로 동작하는 프로세서간에 데이타를 전송하기 위한 데이타 전송장치에 있어서, 버스(20)와; 소정의 제1클럭(CLK1)을 발생하는 제1클럭 발생기(21); 상기 제1클럭(CLK1)에 따라 상기 버스(20)를 통해 데이타를주고 받는 제1프로세서(22); 상기 버스(20)를 통해 입력된 데이타를 저장하거나 저장된 데이타를 상기 버스(20)를 통해출력하는 메모리(24); 소정의 제2클럭(CLK2)을 발생하는 제2클럭 발생기(26); 상기 제2클럭(CLK2)에 따라 상기 버스(20)를 통해 데이타를 주고 받는 제2프로세서(25); 상기 제1프로세서(22)로부터 상기 제2프로세서(25)로 데이타 전송시 상기버스(20)로부터의 출력을 선택하고, 상기 제2프로세서(25)로부터 상기 제1프로세서(22)로 데이타 전송시 상기 제2프로세서(25)의 데이타를 선택하는 멀티플랙서(31); 상기 멀티플랙서(31)의 출력을 일시 저장하는 선입선출버퍼(32); 상기 제1프로세서(22)로부터 상기 제2프로세서(25)로 데이타 전송시 상기 선입선출버퍼(32)로부터 데이타를 입력받아 상기 제2프로세서(25)로 출력하고, 상기 제2프로세서(25)로부터 상기 제1프로세서(22)로 데이타 전송시 상기 선입선출버퍼(32)로부터 데이타를 입력받아 버스측으로 출력하는 디멀티플랙서(33); 및 상기 제1 또는 제2프로세서(22, 25)가 버스사용을 요구하면 소정의 우선순위에 따라 버스 사용을 중재하고 버스제어신호를 출력하는 버스 제어기(23)로 구성되는 개선된 데이타 전송장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950021457A 1995-07-20 1995-07-20 개선된 데이타 전송장치 KR0166259B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950021457A KR0166259B1 (ko) 1995-07-20 1995-07-20 개선된 데이타 전송장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950021457A KR0166259B1 (ko) 1995-07-20 1995-07-20 개선된 데이타 전송장치

Publications (2)

Publication Number Publication Date
KR970007678A true KR970007678A (ko) 1997-02-21
KR0166259B1 KR0166259B1 (ko) 1999-01-15

Family

ID=19421110

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950021457A KR0166259B1 (ko) 1995-07-20 1995-07-20 개선된 데이타 전송장치

Country Status (1)

Country Link
KR (1) KR0166259B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100376019B1 (ko) * 2000-08-08 2003-03-15 주식회사 이지컴뮤니케이션즈 통합 웹 서비스를 위한 인터넷 웹 서버 운용 시스템 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100376019B1 (ko) * 2000-08-08 2003-03-15 주식회사 이지컴뮤니케이션즈 통합 웹 서비스를 위한 인터넷 웹 서버 운용 시스템 및 방법

Also Published As

Publication number Publication date
KR0166259B1 (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
US8867573B2 (en) Transferring data between asynchronous clock domains
KR970062912A (ko) 그래픽 데이터의 선입선출(fifo)기 및 선입선출 방법
KR970062934A (ko) 데이타 처리 방법 및 데이타 처리 장치
EP1126697A3 (en) Host interface for imaging arrays
JPH0683578A (ja) 処理システム、及びデータスループット制御方法
KR970029127A (ko) 버스 인터페이스 논리회로 시스템 및 데이타 동기화 방법
JPS6423340A (en) Ring-shaped network device
KR970007678A (ko) 개선된 데이타 전송장치
KR960038631A (ko) 데이타 전송장치
JP3562566B2 (ja) データ転送システム及びバスプロトコル変換器
KR910003475A (ko) 시퀀스 제어장치
KR960038626A (ko) 데이타 전송장치
KR950022469A (ko) 패킷교환시스템에 있어서 패킷전송장치
JPH08249273A (ja) 転送速度切り替え機能付き非同期転送回路
CN113168205B (zh) 用于低功率设计的用于基于事务的传输时钟门控的装置
EP0988603B1 (en) Method and arrangement for connecting processor to asic
JPS5819062A (ja) 回線アダプタ
KR19980016797A (ko) 동기회로
JPH0136741B2 (ko)
KR940020734A (ko) 정보 전송장치
KR20000013078A (ko) 다중 프로세서 시스템의 프로세서간 통신 장치 및 방법
KR970029088A (ko) 메인프로세서의 데이타를 전송하기 위한 장치
KR920704225A (ko) 버스록킹 선입선출 멀티-프로세서 정보전달 시스템
JPH11122275A (ja) シリアル通信システム
KR970071294A (ko) 직렬통신제어기(scc)를 이용한 직접메모리접근(dma) 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110901

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20120903

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee