KR950029957A - 시스템 제어기 모듈에서의 dma 제어기 및 dmac 동작방법 - Google Patents

시스템 제어기 모듈에서의 dma 제어기 및 dmac 동작방법 Download PDF

Info

Publication number
KR950029957A
KR950029957A KR1019940007851A KR19940007851A KR950029957A KR 950029957 A KR950029957 A KR 950029957A KR 1019940007851 A KR1019940007851 A KR 1019940007851A KR 19940007851 A KR19940007851 A KR 19940007851A KR 950029957 A KR950029957 A KR 950029957A
Authority
KR
South Korea
Prior art keywords
controller
buffer ram
system bus
dma
address
Prior art date
Application number
KR1019940007851A
Other languages
English (en)
Other versions
KR960015587B1 (ko
Inventor
성동주
박윤옥
최성훈
안희일
Original Assignee
양승택
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 재단법인 한국전자통신연구소 filed Critical 양승택
Priority to KR1019940007851A priority Critical patent/KR960015587B1/ko
Publication of KR950029957A publication Critical patent/KR950029957A/ko
Application granted granted Critical
Publication of KR960015587B1 publication Critical patent/KR960015587B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0044—Versatile modular eurobus [VME]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Bus Control (AREA)

Abstract

본 발명은 주전산기3 시스템 제어기 모듈중 DMAC에 관한 것으로, 구성은 DMAC의 모든 동작을 제어하는 상태 제어기(8)와, 제어/상태 레지스터(9), 시스템 버스로의 어드레스를 만드는 시스템 버스 어드레스 생성기(10)와, 버퍼 램(15)을 제어하기 위한 버퍼 램 어드레스/제어신호 생성기(11)로 구성된다.
DMA 전송은 시스템 버스상의 다른 모듈과 시스템 제어기 내의 버퍼 램(15)간의 전송이고 DMAC는 프로세서가 상기 DMA 전송을 명령할 경우 이를 구현하는 제어기이다.
DMAC는 DMA 전송하기 위하여 버퍼 램 제어기(13)에게 버퍼램의 사용권을 요구하여 사용권을 획득하면 요청기(12)시스템 버스의 전송 요구권을 요구하고, 버스전송 요구권을 얻으면 요청기 상태에 따라 시스템 버스 인터페이스(14)와, 버퍼 램(15)간의 데이터 전송을 조정하고, 버퍼 램과 시스템 버스 사용 요구권에 대한 중재를 다시 요청하고, 버퍼 램에 대한 다른 요청이 없을 경우 버퍼 램에 대한 중재를 생략하여 전체적인 전송시간을 단축시킨다.
또한 DMAC의 카운터, 시스템 버스 어드레스 카운터(29), 버퍼 램 어드레스 카운터(30), 전송 크기 카운터(31)를 작은 크기로 나누어 설계하여 제어 신호의 생성을 단순화 시키고 EPLD의 구현을 용이하게 한다.
상기한 바에 대한 DMAC는 시스템 제어기 보드에서 고속의 DMA 전송을 실현시킬 수 있다.

Description

시스템 제어기 모듈에서의 DMA 제어기 및 DMAC 동작방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 제1도의 DTB I/F 모듈의 DAM 제어기를 나타낸 블럭도, 제3도는 DMAC 모듈에서 어드레스 생성기의 블럭도.

Claims (6)

  1. 시스템 버스에서의 전송 프로토콜을 담당하는 요청기(2)와, 상기 시스템 버스와 VME 버스간의 데이터 전송시 상기 데이터를 임시로 저장하는 버퍼 램(15)과, 상기 버퍼 램과 상기 시스템 버스상의 주기억장치간의 데이터 전송을 제어하는 DMA 제어기(3)와, 상기 요청기(2)와 상기 DMA 제어기(3)가 발생하는 인터럽트를 제어하는 인터럽트 제어기(7, 16)를 포함한 시스템 제어기 모듈에 있어서, 상기 DMA 제어기는 상기 DMA 제어기(3)의 모든 동작을 제어하는 상태 제어기(8)와, 상기 상태 제어기를 제어 및 상태를 저장하는 제어/상태 레지스터(9)와, 상기 시스템 버스로의 어드레스를 만드는 시스템 버스 어드레스 생성기(10)와 상기 버퍼 램(15)을 제어하기 위한 버퍼 램 어드레스/제어 신호 생성기(11)로 구성되는 것을 특징으로 하는 시스템 제어기 모듈에서의 DMA 제어 장치.
  2. 제1항에 있어서, 상기 상태 제어기(8)는 DAM 제어기의 주 상태 제어기인 제1 상태 제어기와 버퍼 램(15)으로 부터 시스템 버스로의 데이터 전송만 관여하는 제2 상태 제어기와 시스템 버스로 부터 버퍼 램으로의 데이터 전송만 관여하는 제3 상태 제어기로 구성되는 것을 특징으로 하는 시스템 제어기 모듈에서의 DMA 제어기.
  3. 제1항에 있어서, 상기 시스템 버스 어드레스 생성기(10)의 커다란 비트수의 카운터를 여러개의 작은 비트의 타운터로 분리하여 구현하는 것을 특징으로 하는 시스템 제어기 모듈에서의 DMA 제어기.
  4. 주전산기3 시스템 모듈의 DMA 제어기의 DMA 전송 방법에 있어서, 프로세서로 부터 DMA 전송명령을 받아 버퍼 램 제어기(13)에게 버퍼 램 사용권을 요구하는 단계와, 상기 버퍼 램 제어기(13)가 DMA 제어기 및 프로세서 인터페이스 모듈(5), VME 제어기(13)간의 버퍼 램 사용권에 대한 중재를 실시하는 단계와, 상기 버퍼 램 사용권을 획득하여 시스템 버스상의 제어신호들을 생성하고 확인하는 요청기(12)에게 시스템 버스의 사용권을 요구하는 단계와, 상기 요청기가 상기 프로세서와 상기 DMA 제어기간의 시스템 버스 사용 요구권을 중재하는 단계와, 시스템 버스의 사용권을 획득하여 상기 요청기(12) 상태에 따라 시스템 버스 인터페이스(24)와 버퍼 램(15)간의 DAM 전송을 제어하는 단계와, 상기 요청기에서 수신되 정보에 의해 시스템 버스의 어드레스 버스로 드라이브할 어드레스를 생성하고 버퍼램을 제어할 제어 신호를 생성하는 단계와, 시스템 버스 인터페이스와 버퍼 램사이의 데이터 버퍼를 제어하여 데이터 전송을 수행하는 단계와, 인터럽트 제어기(16)로 인터럽트를 보내어 데이터 전송이 완료됨을 알리는 단계로 이루어지는 것을 특징으로 하는 시스템 제어기 모듈에서의 DMA 제어기.
  5. 제4항에 있어서, 상기 버퍼 램 제어기(13)가 버퍼 램 사용권을 중재하는 단계에서 전송량이 64 바이트이상인 경우 버퍼 램 사용에 대한 다른 요구가 없을 경우 버퍼 램 사용권에 대한 중재를 생략하는 것을 특징으로 하는 시스템 제어기 모듈에서의 DMA 제어방법.
  6. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940007851A 1994-04-14 1994-04-14 시스템 제어기 모듈에서의 dma 제어기 및 그 제어방법 KR960015587B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940007851A KR960015587B1 (ko) 1994-04-14 1994-04-14 시스템 제어기 모듈에서의 dma 제어기 및 그 제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940007851A KR960015587B1 (ko) 1994-04-14 1994-04-14 시스템 제어기 모듈에서의 dma 제어기 및 그 제어방법

Publications (2)

Publication Number Publication Date
KR950029957A true KR950029957A (ko) 1995-11-24
KR960015587B1 KR960015587B1 (ko) 1996-11-18

Family

ID=19381058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940007851A KR960015587B1 (ko) 1994-04-14 1994-04-14 시스템 제어기 모듈에서의 dma 제어기 및 그 제어방법

Country Status (1)

Country Link
KR (1) KR960015587B1 (ko)

Also Published As

Publication number Publication date
KR960015587B1 (ko) 1996-11-18

Similar Documents

Publication Publication Date Title
KR970049655A (ko) 직접메모리접근(dma) 제어장치
KR940007647A (ko) 퍼스널 컴퓨터 시스템
US5287486A (en) DMA controller using a programmable timer, a transfer counter and an or logic gate to control data transfer interrupts
KR100395383B1 (ko) 데이터 전송 장치
JP4902640B2 (ja) 集積回路、及び集積回路システム
JP2591502B2 (ja) 情報処理システムおよびそのバス調停方式
US7203781B2 (en) Bus architecture with primary bus and secondary or slave bus wherein transfer via DMA is in single transfer phase engagement of primary bus
JP2008502977A (ja) バス・コントローラのための割り込み方式
US5539916A (en) DMA control for continuing transfer to input/output device in a cycle steal mode
KR950029957A (ko) 시스템 제어기 모듈에서의 dma 제어기 및 dmac 동작방법
KR100622800B1 (ko) 버스를 통한 데이터 전송을 제어하는 방법, 시스템 및 컴퓨터 시스템
KR100475438B1 (ko) 데이터 버스 시스템 및 버스간 크로스 액세스 방법
EP0391537B1 (en) Lock converting bus-to-bus interface system
KR980010803A (ko) 직접 메모리 엑세스 동작을 위해 출력 주변장치를 프리챠징하는 방법
KR970011890B1 (ko) 메인프로세서와 서브프로세서의 메모리 공유방법
KR100243868B1 (ko) 주 전산기에서의 중재로직 방법
JP4642398B2 (ja) 共有バス調停システム
KR960001267B1 (ko) 타이콤(ticom) 시스템의 입출력 처리 장치 중재기
KR100191242B1 (ko) 데이타 전송장치
KR900000607B1 (ko) Dmac 채널요구 분할회로
KR100427169B1 (ko) 통신 시스템 및 이 시스템의 데이터 전송 방법
JPH03152651A (ja) 情報伝送システム
KR950013114B1 (ko) 컴퓨터의 데이타 다중처리 시스템
KR20000060513A (ko) 인터페이스 장치
KR100662275B1 (ko) 단일 번지 모드를 사용한 ｄｍａ 전송 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee