KR940020219A - 타이밍 검증 회로 - Google Patents

타이밍 검증 회로 Download PDF

Info

Publication number
KR940020219A
KR940020219A KR1019940003318A KR19940003318A KR940020219A KR 940020219 A KR940020219 A KR 940020219A KR 1019940003318 A KR1019940003318 A KR 1019940003318A KR 19940003318 A KR19940003318 A KR 19940003318A KR 940020219 A KR940020219 A KR 940020219A
Authority
KR
South Korea
Prior art keywords
circuit
signal
output
input terminal
level width
Prior art date
Application number
KR1019940003318A
Other languages
English (en)
Other versions
KR970007763B1 (ko
Inventor
아끼히로 시라또리
쥬니찌로 오히야마
신고 무라야마
Original Assignee
세끼모또 다다히로
니뽄 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 다다히로, 니뽄 덴끼 가부시끼가이샤 filed Critical 세끼모또 다다히로
Publication of KR940020219A publication Critical patent/KR940020219A/ko
Application granted granted Critical
Publication of KR970007763B1 publication Critical patent/KR970007763B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937—Timing aspects, e.g. measuring propagation delay
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3016—Delay or race condition test, e.g. race hazard test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

제1입력 단자(1)에 접속된 신호 변화 검출 회로와, 이 신호 변화 검출 회로의 출력을 입력으로 하는 판정 윈도우 발생 회로와, 제2입력단자에 접속된 판정 조건 검출 회로와, 판정 윈도우 발생 회로의 출력과 판정 조건 검출 회로의 출력의 논리적을 취하는 AND 회로와, 상기 AND 회로의 출력을 특정 계열의 논리셀의 플립플롭의 클록 입력 단자에 접속하고 AND 회로의 출력이 있을 때 에러로서 검증한다. 상기의 구성으로 특정 계열의 논리 셀 사용을 전제로한 타이밍 검증 시스템에서 특정 계열의 논리 셀의 조합에 의해서 구성된 기능 매크로의 타이밍 검증이 가능하게 된다.

Description

타이밍 검증 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 제1실시예를 도시하는 블록도,
제3도는 본 발명의 제2실시예를 도시하는 블록도,
제4도는 본 발명의 제3실시예를 도시하는 회로도,
제5도는 제4도의 동작예를 도시하는 타이밍챠트.

Claims (2)

  1. 피측정 신호가 입력되는 제1입력 단자와, 상기 제1입력 단자에 접속되어 상기 피측정 신호의 변화를 검출하여 검출 신호를 출력하는 신호 변화 검출 회로와, 상기 신호 변화 검출 회로의 상기 검출 신호를 입력하여 소정폭의 신호를 출력하는 판정 윈도우 발생회로와, 규격 판정 신호가 입력되는 제2입력 단자와, 상기 제2입력 단자에 접속되어 상기 규격 판정 신호에 의거해서 판정 조건을 검출하여 출력하는 판정 조건 검출 회로와, 상기 판정 윈도우 발생 회로의 출력과 상기 판정 조건 검출 회로의 출력을 입력하여 이들의 논리적으로 출력하는 AND 회로를 구비하며, 상기 AND 회로의 출력이 특정 계열의 논리 셀의 플립플롭의 클록 입력 단자에 입력되는 것을 특징으로 하는 타이밍 검증 회로.
  2. 제1입력 단자와, 제2입력 단자와, 상기 제1입력 단자의 제1입력 신호의 하강을 검출하는 하강 검출 회로와, 상기 제1입력 단자의 제1입력 신호에 의해 하이레벨의 폭 판정기간을 발생하는 하이레벨 폭판정기간 발생회로와, 상기 제2입력 단자의 제2입력 신호의 상승을 검출하는 상승 검출 회로와, 상기 제2입력 단자의 제2입력 신호에 의해 로우 레벨의 폭 판정기간을 발생하는 로우레벨 폭 판정기간 발생 회로와, 상기 하강 검출 회로의 출력과 상기 하이레벨 폭 판정기간 발생회로의 출력에 의해서 하이레벨 폭을 판정하는 하이레벨 폭 판정 회로와, 상기 상승 검출 회로의 출력과 상기 로우레벨 폭 판정 기간 발생 회로의 출력에 의해서 로우레벨 폭을 판정하는 로우레벨 폭 판정 회로와, 상기 로우 레벨 폭 판정 회로의 출력과 상기 하이 레벨 폭 판정 회로의 출력의 논리합을 출력하는 OR 회로를 구비하며, 상기 OR 회로의 출력이 상기 특정 계열의 논리 셀의 플립플롭의 클록 입력 단자에 입력되는 것을 특징으로 하는 타이밍 검증 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940003318A 1993-02-24 1994-02-24 타이밍 검증 회로 KR970007763B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5033865A JPH06251096A (ja) 1993-02-24 1993-02-24 タイミング検証回路
JP93-033865 1993-02-24

Publications (2)

Publication Number Publication Date
KR940020219A true KR940020219A (ko) 1994-09-15
KR970007763B1 KR970007763B1 (ko) 1997-05-16

Family

ID=12398400

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940003318A KR970007763B1 (ko) 1993-02-24 1994-02-24 타이밍 검증 회로

Country Status (3)

Country Link
US (1) US5422896A (ko)
JP (1) JPH06251096A (ko)
KR (1) KR970007763B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2690688B2 (ja) * 1994-06-03 1997-12-10 日本電気アイシーマイコンシステム株式会社 接続検証方法
JP3880811B2 (ja) * 2001-05-31 2007-02-14 株式会社日立製作所 試験装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4109236A (en) * 1977-06-17 1978-08-22 Honeywell Information Systems Inc. Apparatus for digital data recovery from mass storage devices
US4920540A (en) * 1987-02-25 1990-04-24 Stratus Computer, Inc. Fault-tolerant digital timing apparatus and method
JPS5974756A (ja) * 1982-10-21 1984-04-27 Kokusai Denshin Denwa Co Ltd <Kdd> 信号品質監視装置
JPS59186415A (ja) * 1983-04-08 1984-10-23 テクトロニクス・インコ−ポレイテツド スキユ−検出器
US4674036A (en) * 1984-11-23 1987-06-16 Gte Communication Systems Corporation Duplex controller synchronization circuit for processors which utilizes an address input
US4686677A (en) * 1985-08-02 1987-08-11 Unisys Corporation Apparatus and method for detecting time-related faults
US4737971A (en) * 1986-04-07 1988-04-12 American Telephone And Telegraph Company Synchronization detection circuit
US4726022A (en) * 1986-04-30 1988-02-16 International Business Machines Corporation Method and apparatus for stressing the data window in magnetic storage devices
US5003256A (en) * 1989-09-07 1991-03-26 Amdahl Corporation Clock skew measurement technique
US5122978A (en) * 1989-09-07 1992-06-16 Amdahl Corporation Pulse width measurement technique
JPH03231173A (ja) * 1990-02-06 1991-10-15 Nec Corp ハザード検出方法

Also Published As

Publication number Publication date
US5422896A (en) 1995-06-06
KR970007763B1 (ko) 1997-05-16
JPH06251096A (ja) 1994-09-09

Similar Documents

Publication Publication Date Title
US4122995A (en) Asynchronous digital circuit testing system
KR900005472A (ko) 검사 버퍼/레지스터
KR880011597A (ko) 진폭 및 시간검정을 사용하는 펄스검출회로 및 방법
KR900005694A (ko) 트리거 신호에 따른 소정 펄스폭의 펄스 발생회로
KR940020219A (ko) 타이밍 검증 회로
KR890011221A (ko) 디지탈위상 비교회로
US5838172A (en) Timing error detecting circuit
KR900013609A (ko) 집적 회로용 이벤트 제한 검사 구조물
KR900005474A (ko) 개량된 검사 회로
KR960024426A (ko) 마이크로 컨트롤러의 테스트회로
KR100328849B1 (ko) 액정표시소자의모드선택회로
KR100207652B1 (ko) 광 전송장치의 타임슬롯신호 에러검출기
KR930016998A (ko) 데이타 기록장치의 프레임 싱크 검출회로
KR950006178Y1 (ko) 바이어레이션 오류 검출회로
KR970019023A (ko) 검출 에러없이 입력신호의 에지를 검출하기 위한 에지 검출 회로(edge detection circuit for detecting edge of input signal without erroneous detection)
KR100223749B1 (ko) 인에이블 신호를 갖는 레지스터
SU1059576A1 (ru) Устройство дл контрол цифровых узлов
KR930022715A (ko) 링크펄스를 사용한 자동극성검파와 수정방법 및 장치
KR920010298A (ko) 펄스의 온, 오프 시간 간격 측정회로 및 그 방법
KR100217156B1 (ko) 디지탈 데이타열 레벨 검출장치
KR100390942B1 (ko) 플래쉬 메모리 소자의 검증 회로
KR970004326A (ko) 위상차 검출회로
KR930013741A (ko) 클록오류검출 및 선택회로
KR970019083A (ko) 업/다운 카운터
KR970072241A (ko) 반도체 집적회로의 양품여부 판별방법 및 이에 적합한 장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010427

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee