KR940015701A - 반구형 그레인을 갖는 폴리실리콘층 패턴 형성 방법 - Google Patents

반구형 그레인을 갖는 폴리실리콘층 패턴 형성 방법 Download PDF

Info

Publication number
KR940015701A
KR940015701A KR1019920023773A KR920023773A KR940015701A KR 940015701 A KR940015701 A KR 940015701A KR 1019920023773 A KR1019920023773 A KR 1019920023773A KR 920023773 A KR920023773 A KR 920023773A KR 940015701 A KR940015701 A KR 940015701A
Authority
KR
South Korea
Prior art keywords
polysilicon layer
photoresist
lower photoresist
hemispherical grain
storage electrode
Prior art date
Application number
KR1019920023773A
Other languages
English (en)
Other versions
KR950013693B1 (ko
Inventor
이헌철
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019920023773A priority Critical patent/KR950013693B1/ko
Publication of KR940015701A publication Critical patent/KR940015701A/ko
Application granted granted Critical
Publication of KR950013693B1 publication Critical patent/KR950013693B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/36—Imagewise removal not covered by groups G03F7/30 - G03F7/34, e.g. using gas streams, using plasma

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

반도체 소자의 반구형 그레인의 형성된 저장전극용 폴리실리콘 층을 3층 감광막 또는 실리레이션용 감광막을 이용하여 저장전극 패턴을 형성하는 방법에 있어서, 하부감광막을 건식식각하여 감광막 패턴을 형성하는 공정에서 반구형 그레인 하부측벽에 하부감광막 잔여물이 남은 것을 제거하기 위하여, 하부감광막을 제거하는 건식식각후 하부감광막과 반구형 그레인 또는 저장전극용 폴리 실리콘층과 식각선택비가 1:1~1.2:1정도 되도록 한 식각조건에서 식각공정을 실시하여 하부감광막 잔여물과 반구형 그레인을 제거하는 동시에 저장전극 패턴을 형성하는 기술이다.

Description

반구형 그레인을 갖는 폴리실리콘층 패턴 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 및 제2B도는 본 발명에 의해 반구형 그레인을 갖는 폴리실리콘층에 3층 감광막을 이용하여 폴리실리콘층 패턴을 형성하는 단계를 도시한 단면도.

Claims (2)

  1. 반도체 소자의 반구형 그레인이 형성된 저장전극용 폴리실리콘층을 3층 감광막 또는 실리레이션용 감광막을 이용하여 저장전극 패턴을 형성하는 방법에 있어서, 하부감광막을 건식식각하여 감광막 패턴을 형성하는 공정에서 반구형 그레인 하부 측벽에 하부 감광막 잔여물이 남은 것을 제거하기 위하여, 하부 감광막을 제거하는 건식식각후 하부감광막과 반구형 그레인 또는 저장전극용 폴리실리콘층과 식각선택비가 1:1~1.2:1정도 되도록 한식각 조건에서 식각공정을 실시하여 하부감광막 잔여물과 반구형 그레인을 제거하는 동시에 하부의 노출되는 폴리실리콘층을 제거하여 저장전극 패턴을 형성하는 것을 특징으로 하는 반구형 그레인을 폴리실리콘층 패턴 형성방법.
  2. 제1항에 있어서, 상기 식각선택비가 1:1~1.2:1정도가 되는 식각조건은 240cl2:360He의 혼합개스, 500mTorr의 진공도, 400Watt의 RF파우어, 전극간격이 0.7cm인 것을 특징으로 하는 반구형 그레인을 폴리실리콘층 패턴 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920023773A 1992-12-10 1992-12-10 반구형 그레인을 갖는 폴리실리콘층 패턴 형성 방법 KR950013693B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920023773A KR950013693B1 (ko) 1992-12-10 1992-12-10 반구형 그레인을 갖는 폴리실리콘층 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920023773A KR950013693B1 (ko) 1992-12-10 1992-12-10 반구형 그레인을 갖는 폴리실리콘층 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR940015701A true KR940015701A (ko) 1994-07-21
KR950013693B1 KR950013693B1 (ko) 1995-11-13

Family

ID=19345097

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920023773A KR950013693B1 (ko) 1992-12-10 1992-12-10 반구형 그레인을 갖는 폴리실리콘층 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR950013693B1 (ko)

Also Published As

Publication number Publication date
KR950013693B1 (ko) 1995-11-13

Similar Documents

Publication Publication Date Title
KR950021597A (ko) 반도체 장치의 커패시터 제조방법
KR940015701A (ko) 반구형 그레인을 갖는 폴리실리콘층 패턴 형성 방법
KR970024206A (ko) 반도체 기억소자의 캐패시터 제조방법.
KR950021621A (ko) 캐패시터의 전하저장전극 형성방법
KR960009188A (ko) 반도체소자의 전하보존전극 제조방법
KR950013900B1 (ko) 디램셀의 캐패시터 저장전극 제조방법
KR970052290A (ko) 반도체 소자의 제조방법
KR950021623A (ko) 캐패시터의 전하저장전극 형성방법
KR970013022A (ko) 반도체장치의 콘택홀 형성방법
KR930020600A (ko) 폴리실리콘의 식각후 발생되는 폴리머 제거방법
KR980005550A (ko) 반도체 소자의 콘택홀 형성 방법
KR960026804A (ko) 반도체소자의 스택 캐패시터 제조방법
KR950021548A (ko) 반도체 메모리장치의 커패시터 및 이의 제조방법
KR970052761A (ko) 반도체소자의 패턴 형성방법
KR950030235A (ko) 반도체 장치의 콘택홀 형성방법
KR940027165A (ko) 반도체 소자의 적층구조 캐패시터 형성 방법
KR950015779A (ko) 반도체 소자의 캐패시터 표면 가공방법
KR970052224A (ko) 반도체 장치의 접촉장 형성방법
KR960026164A (ko) 반도체소자의 저장전극 제조방법
KR970003466A (ko) 반도체소자의 콘택홀 형성방법
KR960026796A (ko) 반도체소자의 캐패시터 제조방법
KR970053995A (ko) 반도체 소자의 캐패시터 제조방법
KR970004029A (ko) 반도체 소자 제조시 전하저장 전극 형성방법
KR950001908A (ko) 반도체 소자의 콘택홀 형성방법
KR970008378A (ko) 반도체 소자의 식각방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051019

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee