KR940010679A - 복합동기신호 생성방법 및 그 장치 - Google Patents
복합동기신호 생성방법 및 그 장치 Download PDFInfo
- Publication number
- KR940010679A KR940010679A KR1019920020274A KR920020274A KR940010679A KR 940010679 A KR940010679 A KR 940010679A KR 1019920020274 A KR1019920020274 A KR 1019920020274A KR 920020274 A KR920020274 A KR 920020274A KR 940010679 A KR940010679 A KR 940010679A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output
- circuit
- horizontal
- waveform
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
Abstract
복합동기신호를 전송하지 않는 디지탈방식의 영상신호를 전송받아 수평동기 및 수직동기 관련정보를 이용하여 영상재현에 이용되는 상기 복합동기신호를 생성하는 본 발명의 복합동기 생성시스템은, 복합동기신호내의 수평동기신호가 갖는 모든 펄스파형들에서 발생하는 라이징에지 및 플리에지에 관한 정보와, 한 프레임기간동안 입력되는 수평동기신호를 계수하여 얻어지는 소정의 수평주사라인이 갖는 파형 형태에 관한 정보를 이용하여 복합동기신호를 생성한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 복합동기신호,
제2도는 제1도의 복합동기신호로 부터 추출한 수평동기신호의 파형형태,
제3도는 제2도의 수평동기신호파형형태(pattern)들이 갖는 레벨변환위치를 1수평동기구간내에서 표시한 개념도,
제4도는 본 발명의 바람직한 일 실시예를 구현한 복합동기신호 생성장치를 나타낸 회로도,
제5도는 제4도 장치의 상세회로도.
Claims (8)
- 복합동기신호파형을 전송하지 않는 디지탈방식의 영상신호를 전송받아, 수신된 영상신호에 들어있는 수평동기 및 수지동기 관련정보를 이용하여 영상재생에 사용되는 복합동기신호를 생성하는 방법에 있어서, 입력하는 수평동기신호를 프레임동기신호주기단위로 계수하는 단계와; 계수되는 수평동기신호가 복합동기신호를 구성하는 모든 수평동기신호중의 몇번째 신호인지를 이용하여 수평동기신호의 파형의 결정하는 단계와; 소정의 단위클럭을 상기 수평동기신호주기단위로 계수하는 단계와; 계수되는 단위클럭을 이용하여 복합동기신호내의 모든 수평동기신호에서 허용되는 펄스천이위치를 결정하는 단계와; 상기 결정된 수평동기신호파형 및 펄스천이위치를 이용하여 복합동기신호내의 소정수평동기신호에 해당하는 펄스파형을 상기 계수되는 수평동기신호단위로 발생하는 단계를 포함하는 것을 특징으로 하는 복합동기신호 생성방법.
- 제1항에 있어서, 펄스파형발생단계는 수평동기신호단위로 발생하는 펄스파형을 연속하여 발생함으로써 복합동기신호를 구성하는 것을 특징으로 하는 복합동기신호 생성방법.
- 복합동기신호파형을 전송하지 않는 디지탈방식의 영상신호를 전송받아 수신된 영상신호에 들어있는 수평동기 및 수직동기 관련정보를 이용하여 영상재생에 사용되는 복합동기신호를 생성하는 장치에 있어서, 수평동기신호 및 프레임동기신호를 입력받아 프레임동기 신호주기내에서 상기 수평동기신호를 계수하며 복합동기신호에 들어있는 수평동기신호유형중에서 계수된 수평동기신호 갯수에 대응하는 수평동기신호의 파형을 결정하는 수단과; 수평동기신호의 주기동안 소정의 단위클럭을 계수하여 복합동기신호내의 모든 수평동기신호파형에서 발생하는 펄스천이위치에 대응하는 계수데이타를 출력하는 펄스천이위치검출수단과; 상기 수단들로 부터 출력하는 수평동기신호파형정보 및 펄스천이위치에 대응하는 계수데이타를 입력받아 입력되는 수평동기신호파형정보에서 허용하는 펄스천이위치를 이용하여 상기 계수된 수평동기신호에 해당하는 펄스파형을 발생하는 수단을 포함하는 복합동기신호 생성장치.
- 제3항에 있어서, 파형결정수단은 프레임동기신호주기의 펄스를 리셋단으로 입력받고 클럭단으로 입력하는 수평동기신호주기의 펄스를 계수하는 제1 카운터부와, 제1 카운터부의 계수데이타를 입력받아 계수되는 수평동기신호의 파형에 대응하는 출력단자로 상기 수평동기신호펄스주기동안 하이신호를 출력하는 제1 논리회로를 구비함을 특징으로 하는 복합동기신호 생성장치.
- 제4항에 있어서, 제1 논리회로는 계수되는 수평동기신호주기의 펄스가 63㎲의 수평동기신호의 시작시간부터 4.7㎲ 시간까지 로우레벨을 가지며 나머지 시간동안은 하이레벨을 갖는 제1 파형에 해당할 때 하이신호를 출력하는 제1 출력단과, 계수되는 수평 동기신호주기의 펄스가 수평동기 신호의 시작시간부터 4.7㎲까지 및 32㎲부터 34.35㎲ 시간까지 로우레벨을 가지며 나머지 시간동안 하이레벨을 갖는 제2 파형에 해당할 때 하이신호를 출력하는 제2출력단과, 계수되는 수평동기신호주기의 펄스가 수평동기신호의 시작시간부터 2.35㎲까지 및 32㎲부터 34.35㎲ 시간까지 로우레벨을 가지며 나머지 시간동안 하이레벨을 갖는 제3파형에 해당할 때 하이신호를 출력하는 제3출력단과, 계수되는 수평동기신호주기의 펄스가 수평동기신호의 시작시간부터 2.35㎲까지 및 32㎲부터 59.3㎲동안 로우레벨을 가지며 나머지 시간동안은 하이레벨을 갖는 제4파형에 해당할때 하이신호를 출력하는 제4 출력단과, 계수되는 수평동기신호주기의 펄스가 수평동기신호의 시작시간부터 27.3㎲ 시간까지 및 32㎲부터 34.35㎲까지 로우레벨을 가지며 나머지 시간동안은 하이레벨을 갖는 제5 파형에 해당할 때 하이신호틀 출력하는 제5 출력단과, 계수되는 수평동기신호주기의 펄스가 수평동기신호의 시작시간부터 27.3㎲까지 및 32㎲부터 59.3㎲까지 로우레벨을 가지며 나머지 시간동안은 하이레벨을 갖는 제6파형에 해당할 때 하이신호를 출력하는 제6출력단, 및 계수되는 수평동기신호주기의 펄스가 수평동기신호의 시작시간부터 2.35㎲까지 로우레벨을 가지며 나머지 시간동안은 하이레벨을 갖는 제7파형에 해당할 때 하이신호를 출력하는 재7 출력단을 구비함은 특징으로 하는 복합동기신호 생성장치.
- 제5항에 있어서, 펄스천이위치검출수단은 수평동기신호주기의 펄스를 리셋단으로 입력받고 클럭단으로 입력하는 소정의 단위클럭을 계수하는 제2카운터부와, 제2카운터부의 계수데이타를 입력받아 복합동기신호내의 모든 수평동기 신호파형에서 발생하는 펄스천이위치에 대응하는 출력단으로 하이신호를 출력하는 제2 논리회로를 구비함을 특징으로 하는 복합동기신호 생성장치.
- 제6항에 있어서, 제2 논리회로는 64㎲크기의 수평동기신호를 소정의 단위클럭으로 계수하여 계수되는 클럭이 2.35㎲에 해당할 때 하이신호를 출력하는 제1 출력단과, 계수되는 클럭 이 4.7㎲에 해당할 때 하이신호를 출력하는 제2출력단과, 계수되는 클럭이 27.3㎲에 해당할 때 하이신호를 출력하는 제3출력단과, 계수되는 클럭이 32㎲에 해당할 때 하이 신호를 출력하는 제4 출력단과, 계수되는 클럭이 34.35㎲에 해당할 때 하이 신호를 출력하는 제4출력단과, 계수되는 클럭이 59.35㎲에 해당할 때 하이신호를 출력하는 제5출력단을 구비함을 특징으로 하는 복합동기신호 생성장치.
- 제7항에 있어서, 펄스파형발생수단은 제1논리회로의 제1출력단 및 제2출력단의 출력을 논리합하는 제1논리합회로와, 제1 논리회로의 제3 출력단과 제4 출력단 및 제7 출력단의 출력신호를 논리합하는 제2 논리합회로와, 제1논리회로의 제5출력단 및 제6출력단의 출력신호틀 논리합하는 제3논리합회로와, 제1 논리합회로의 제2 출력단과 제3 출력단 및 제5 출력단의 출력신호를 논리합하는 제4 논리합회로와, 제1 논리회로의 제4 출력단 및 제6 출력단의 출력신호를 논리합하는 제5 논리합회로와, 상기 제4 논리합회로 및 제5 논리합회로의 출력신호를 논리합하는 제6 논리합회로와, 상기 제1 논리합회로의 출력신호 및 제2 논리회로의 제1 출력단의 출력신호를 논리곱하는 제1 논리곱회로와, 제2 논리합 회로의 출력신호 및 제2 논리회로의 제2 출력단의 출력신호를 논리곱하는 제2 논리곱회로와, 제3 논리합회로의 출력신호 및 제2논리회로의 제3출력단의 출력신호를 논리곱하는 제3 논리곱회로와, 제4 논리합회로의 출력신호 및 제2 논리회로의 제5 출력단의 출력신호를 논리곱하는 제4 논리곱회로와, 제5 논리합회로의 출력신호 및 제2 논리회로의 제6 출력단으로 출력하는 신호를 논리곱하는 제5 논리곱회로와, 상기 논리곱회로들의 출력신호를 부정논리합하는 회로와, 상기 제2 논리회로의 제4 출력단의 출력신호와 제6 논리합회로의 출력신호를 부정논리곱하는 회로와, 상기 수평동기신호의 주기를 갖는 펄스와 부정논리곱회로의 출력신호를 논리곱하는 제6 논리곱회로, 및 항상 하이레벨신호를 데이타입력단으로 입력받고 상기 부정논리합회로의 출력신호를 부프리셋단에, 제6 논리곱회로의 출력신호를 부클리어단에 인가받도록 연결되는 디-플립플롭을 구비함을 특징으로 하는 복합동기신호 생성장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920020274A KR0152020B1 (ko) | 1992-10-30 | 1992-10-30 | 복합동기신호 생성방법 및 그 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920020274A KR0152020B1 (ko) | 1992-10-30 | 1992-10-30 | 복합동기신호 생성방법 및 그 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940010679A true KR940010679A (ko) | 1994-05-26 |
| KR0152020B1 KR0152020B1 (ko) | 1998-10-15 |
Family
ID=19342203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920020274A KR0152020B1 (ko) | 1992-10-30 | 1992-10-30 | 복합동기신호 생성방법 및 그 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0152020B1 (ko) |
-
1992
- 1992-10-30 KR KR1019920020274A patent/KR0152020B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0152020B1 (ko) | 1998-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR840004282A (ko) | 동기회로 | |
| KR950035370A (ko) | 모니터의 전원 제어회로 | |
| KR920008711A (ko) | 동기신호복원회로 | |
| KR940010679A (ko) | 복합동기신호 생성방법 및 그 장치 | |
| KR960030069A (ko) | 액정 표시장치의 실효화면 중앙표시 구동 장치 및 방법 | |
| KR910009048A (ko) | 비디오 신호 처리 회로 및 선동기 회로를 포함하는 화상 디스플레이 장치 회로 | |
| KR940008492B1 (ko) | 문자발생회로의 오동작 방지회로 | |
| KR960036799A (ko) | 디지탈 영상 신호 처리용 안정된 영상 제어 신호 발생 장치 | |
| JP3058103B2 (ja) | 映像ミュート信号発生回路 | |
| KR970078567A (ko) | 바이페이즈 코드 복호 시스템 | |
| JP4059307B2 (ja) | 水平同期信号再生装置 | |
| KR970056909A (ko) | 영상신호의 수평동기신호 발생장치 | |
| JP3063291B2 (ja) | 回線監視回路 | |
| KR940012296A (ko) | 기록매체의 무신호영역 검출회로 | |
| KR0186058B1 (ko) | 동기식 클럭 발생회로 | |
| KR0136468B1 (ko) | 수직 동기신호 분리 회로 | |
| KR940017870A (ko) | 윈도우 신호 발생장치 | |
| RU1815661C (ru) | Устройство дл выделени признаков при распознавании образцов | |
| JP2743041B2 (ja) | 画像表示装置 | |
| KR960036348A (ko) | 노이즈 제거 회로 | |
| KR980006918A (ko) | 50% 듀티 사이클 데이타 발생기(50% Duty Cycle Data Generator) | |
| KR970019369A (ko) | 티브이(TV)신호의 라인 럭 클럭(Line Locked Clock)발생장치 | |
| KR960003329A (ko) | 신호 방식 판별회로 | |
| JPH0614213A (ja) | フレームパルス検出回路 | |
| KR930018952A (ko) | 영상신호 처리 장치의 제어신호 발생방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070530 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |