KR0152020B1 - 복합동기신호 생성방법 및 그 장치 - Google Patents

Abstract

복합동기신호를 전송하지 않는 디지탈방식의 영상신호를 전송받아 수평동기 및 수직동기 관련정보를 이용하여 영상재현에 이용되는 상기 복합동기신호를 생성하는 본 발명의 복합동기 생성시스템은, 복합동기신호내의 수평동기신호가 갖는 모든 펄스파형들에서 발생하는 라이징에지 및 플리에지에 관한 정보와, 한 프레임기간동안 입력되는 수평동기신호를 계수하여 얻어지는 소정의 수평주사라인이 갖는 파형형태에 관한 정보를 이용하여 복합동기신호를 생성한다.

Description

복합동기신호 생성방법 및 그 장치

제1도는 복합동기신호.

제2도는 제1도의 복합동기신호로부터 추출한 수평동기 신호의 파형형태.

제3도는 제2도의 수평동기신호파형형태(pattern)들이 갖는 레벨변환위치를 1수평동기구간내에서 표시한 개념도.

제4도는 본 발명의 바람직한 일 실시예를 구현한 복합동기신호 생성장치를 나타낸 회로도.

제5도 내지 제7도는 제4도 장치의 상세회로도.

* 도면의 주요부분에 대한 부호의 설명

41 : 수평동기신호파형결정수단 42 : 제1카운터부

43 : 제1논리회로 44 : 펄스천이위치검출수단

45 : 제2카운터부 46 : 제2논리회로

47 : 디-플립플릅

본 발명은 복합동기신호 생성방법 및 그 장치에 관한 것으로서, 특히 복합동기신호가 전송되지 않는 디지탈방식의 영상기기에서 수신되는 디지탈데이타로 부터 화면에 영상을 표시하기 위해 사용되는 복합동기신호를 생성하는 방법 및 장치에 관한 것이다.

아날로그형태의 텔레비젼 표준방식에서는 복합동기신호(Composite synchronizing signal)를 수신측으로 전송되는 복합영상신호(Composite video signal)에 실려보내기 때문에, 영상기기는 수신되는 영상신호로 부터 복합동기신호를 생성하는 별도의 과정이 요구되지 않는다. 반면에, 디지탈형태로 데이타를 전송하는 MAC방식등에서는 복합동기신호를 시분할다중화(Time Division Multiplexing : TDM)하는 과정중에 수직동기신호, 수평동기신호, 및 블랭킹영역이 제거되고, 수직동기신호 및 수평동기신호에 대한 정보는 동기워드(sync-word)의 형태로 영상데이터와 함께 수신측으로 전송된다. 따라서, 전송되는 수직동기 신호 및 수평동기신호에 관한 정보를 이용하여 화면상에 영상을 재현하기 위한 복합동기신호의 생성이 요구된다.

상기의 문제점을 해결하기 위한 본 발명의 목적은, 영상재현을 위해 사용되는 복합동기신호형태로부터 추출되며 수평주사기간단위를 갖는 다수의 수평동기신호유형펄스의 라이징에지(rising edge) 및 폴링에지(falling edge)에 관한 정보와, 입력하는 수평동기신호에 일치하는 파형형태에 관한 정보를 이용함으로써 복합동기신호를 생성할 수 있는 복합동기신호 생성방법을 제공함에 있다.

본 발명의 다른 목적은, 영상재현을 위해 사용되는 복합동기신호형태로 부터 추출되며 수평주사기간단위를 갖는 다수의 수평동기신호유형펄스의 라이징에지(rising edge) 및 폴링에지(falling edge)에 관한 정보와, 입력하는 수평동기신호에 일치하는 파형형태에 관한 정보를 이용함으로써 복합동기신호를 생성할 수 있는 복합동기신호 생성장치를 제공함에 있다.

이와 같은 본 발명의 목적은, 복합동기신호파형을 전송하지 않는 디지탈방식의 영상신호를 전송받아, 수신된 영상신호에 들어있는 수평동기 및 수직동기 관련정보를 이용하여 영상재생에 사용되는 복합동기신호를 생성하는 방법에 있어서, 입력하는 수평동기신호를 프레임동기신호주기단위로 계수하는 단계와 계수되는 수평동기신호가 복합동기신호를 구성하는 모든 수평동기신호중의 몇번째 신호인지를 이용하여 수평동기신호의 파형의 결정하는 단계와 소정의 단위클럭을 상기 수평동기신호주기단위로 계수하는 단계와 계수되는 단위클럭을 이용하여 복합동기신호신호내의 모든 수평동기신호에서 허용되는 펄스천이위치를 결정하는 단계와 상기 결정된 수평동기신호파형 및 펄스천이위치를 이용하여 복합동기신호내의 소정수평동기신호에 해당하는 펄스파형을 상기 계수되는 수평동기신호단위로 발생하는 단계를 포함하는 것을 특징으로 하는 복합동기신호 생성방법에 의하여 달성한다.

또한, 본 발명의 다른 목적은, 복합동기신호파형을 전송하지 않는 디지탈방식의 영상신호를 전송받아 수신된 영상신호에 들어있는 수평동기 및 수직동기 관련정보를 이용하여 영상재생에 사용되는 복합동기신호를 생성하는 장치에 있어서, 수평동기신호 및 프레임동기신호를 입력받아 프레임동기신호주기내에서 상기 수평동기신호를 계수하여 복합동기신호에 들어있는 수평동기신호유형중에서 계수된 수평동기신호 갯수에 대응하는 수평동기신호의 파형을 결정하는 수단과 수평동기신호의 주기동안 소정의 단위클럭을 계수하여 복합동기신호내의 모든 수평동기선호파형에서 발생하는 펄스천이위치에 대응하는 계수데이타를 출력하는 펄스천이위치검출수단과 상기 수단들로 부터 출력하는 수평동기신호파형정보 및 펄스천이 위치에 대응하는 계수데이타를 입력받아 입력되는 수평동기신호파형정보에서 허용하는 펄스천이위치를 이용하여 상기 계수된 수평동기신호에 해당하는 펄스파형을 발생하는 수단을 포함하는 복합동기신호 생성장치에 의해 달성된다.

이하, 본 발명의 바람직한 일 실시예에 따른 MAC방식의 복합동기신호 생성방법 및 그 장치를 첨부한 도면을 참조하여 상세히 설명한다.

디지탈방식의 영상신호는 전송되는 과정중에 복합동기신호의 형태를 지니지 않으므로 수신측의 영상기기는 수신되는 복합영상데이타로 부터 영상재현을 위한 복합동기신호를 생성하는 과정이 요구된다. 수신되는 영상데이타에는 동기를 맞추기 위한 데이타 즉, 수직동기신호 및 수평동기신호에 관한 정보데이타가 실려있다. 따라서, 수신측은 전송되는 영상데이타를 이용하여 상술의 복합동기신호를 생성할 수 있다.

영상재현을 위해 사용되는 복합동기신호는 일정한 신호형태 및 그 신호형태들의 배열순서를 가지고 있다. 따라서, 수신측에서는 화면상에 재생될 복합동기신호를 생성하기 위해 수평동기신호단위 및 프레임동기신호단위의 클럭을 발생한다. 그리고, 소정의 회로를 구성하여 입력하는 수평동기신호의 계수에 의해 결정된 수평주사라인에 대응하는 일정한 신호형태를 출력한다.

제1도는 복합동기신호를 나타낸 것으로서, 펄스파의 상단에 표기된 수자는 마이크로초(㎲)단위를 갖는 펄스간격을 표시한 것이고, 펄스파의 하단에 표기된 수자는 그 수자에 해당하는 수평주사라인을 의미한다. 제1도에 표시된 복합동기신호를 살펴보면 수평주사라인에 대응하는 수평동기신호는 7가지 파형형태(patrern)로 구분된다.

제2도는 제1도의 복합동기신호로부터 추출한 수평동기 신호의 파형형태(pattern)를 나타낸 것으로, 제2도 (a)부터 (g)까지의 7가지 파형들은 마이크로초단위의 시간간격을 나타내는 수자들에 의해 보다 분명히 구별된다. 그리고 각 파형의 우측에 표시된 수자들은 해당파형을 갖는 수평주사라인을 나타낸다. 7가지 유형으로 구분되는 각 수평동기신호들의 에지위치 즉, 라이징에지(rising edge) 및 폴링에지(falling edge) 가 나타나는 지점들을 마이크로초단위의 시간축을 가로축으로 하여 표시하면 제3도와 같다.

제3도는 수평동기신호파형형태들이 갖는 레벨변환위치를 1수평동기구간내에서 표시한 개념도이다. 수평동기신호의 시작위치를 시간의 기준점으로 하면, 7가지 수평동기신호파형등에 의해 나타나는 폴링에지 및 라이징에지는 1수평주사기간내의 일곱위치에서 나타난다. 각 에지들의 시간을 약 10㎒의 클럭으로 환산하면 2.35㎲ 24클럭, 4.7㎲는 48클럭, 27.3㎲는 276클럭, 32㎲는 324클럭, 34.35㎲는 348클럭, 그리고 59.3㎲는 600클럭에 해당된다.

제2도의 각 수평동기신호파형들에 대한 제3도 시간들의 관계를 정리하면 아래의 표 1과 같다.

표 1의 별표(*)는 수평동기신호파형형태들내에서 라이징에지(↑) 또는 폴링에지(↓)가 발생하는 시간 또는 클럭을 의미한다. 예를 들어, 파형1에서는 클럭 0.48에서 별표가 있는데, 이것은 제2도(a)의 수평동기신호에서 4.7㎲로 표시된 로우레벨영역을 만들기 위해 펄스레벨천이가 발생했음을 의미한다.

따라서, 영상재현을 위해 사용되는 복합동기신호는 입력하는 수평동기신호단위의 클럭 및 프레임동기신호단위의 클럭과 상술의 표1을 구현한 회로로 부터 생성된다.

제4도는 본 발명의 바람직한 일 실시예를 구현한 복합동기신호 생성장치를 나타낸 회로도이다.

제4도의 장치는 수평동기신호를 클럭으로 입력받아 제2도에 표시된 수평동기신호파형에 관한 정보를 출력하는 수평동기신호파형결정수단(41)과, 수평주사기간동안 소정의 단위클럭을 계수하여 복합동기신호를 구성하는 모든 수평동기신호파형에서 발생가능한 라이징에지 및 폴링에지에 대응하는 계수값을 출력하는 펄스천이위치검출수단(44)과, 상술의 수단들로 부터 출력하는 정보를 이용하여 복합동기신호를 생성하는 펄스파형발생수단(48)을 포함한다.

제5도 내지 제7도는 제4도 장치의 상세회로도로서, 제5도는 제4도의 실제회로도이며, 제6도는 제4도 또는 제5도의 수평동기신호파형결정수단의 상세회로도이고, 제7도는 제4도 또는 제5도의 펄스천이위치검출수단의 상세회로도이다.

제6도 및 제7도의 회로들은 각각 74F163계열의 카운터와 논리소자들로 구성된 것으로 제5도의 회로에 이용됨으로써 제4도의 장치와 동일한 동작을 실행한다.

다시, 제4도을 참조하여 본 발명의 작동을 상세히 설명한다.

수평동기신호파형결정수단(41)은 프레임동기신호(F_SYNC)를 리셋(R1)단으로 입력받고 수평동기신호(H_SYNC)를 클럭(CLK1)입력단으로 인가받는 제1카운터부(42)와, 카운터부(42)의 출력신호를 이용하여 소정의 수평동기신호파형에 대응하는 출력단으로 하이신호를 출력하는 제1논리회로(43)로 구성된다. 예를 들면, 제1논리회로(43)는 제1카운터부(42)의 출력이 제2도()의 우측에 표기된 라인번호 623일때 P2출력단으로 하이신호를 출력한다. 그리고, 제1논리회로(43)의 출력단(P1~P7)은 제2도의 동기신호파형 P1~P7에 대응하도록 구성한다. 펄스천이위치검출수단은 상술의 수평동기신호(H_SYNC)를 입력받는 리셋(R2)단 및 10.125M 의 단위클럭(CLK2)을 입력받는 단자를 구비한 제2카운터부(45)와, 제2카운터부(45)의 출력신호를 입력받아 펄스천이가 발생하는 계수값에 대응하는 출력단으로 하이신호를 출력하는 제2논리회로(46)를 구비한다. 제2논리회로(46)의 출력단은 제3도에서 볼 수 있는 바와 같이, 계수값 24, 48, 276, 324, 348, 600에 대응하는 출력단(C24, C48, C276, C324, C348, C600)들로 구성된다.

펄스파형발생수단(48)은 다수의 논리합회로의 논리곱회로, 부정논리회로, 부정논리곱회로, 및 디-플립플롭(47)으로 구성된다.

논리합회로중에서, 제1논리합회로(OR1)는 제1논리회로(43)의 P1 및 P2출력을 논리합하도록 연결하며, 제2논리합회로(OR2)는 P3. P4. P7출력을 논리합하도록 연결하고, 제3논리합회로(OR3)는 P5, P6출력을 논리합하도록 연결한다. 제4 논리합회로(OR4)는 p2, P3, P5출력을 논리합하며, 제5논리합회로(OR5)는 P4 및 P6단으로의 출력을 각각 논리합하도록 연결한다. 그리고, 제4논리합회로(OR4) 및 제5논리합회로(OR5)의 출력신호를 논리합하는 제6논리합회로(OR6)를 구비한다.

제2논리회로(46)의 출력단 및 상술의 논리합회로들에 연결되는 논리곱회로들중에서, 제1논리곱회로(AND1)는 제1논리합회로(OR1)의 출력 및 제2 논리회로(46)의 C24출력을 논리곱하며, 제2논리곱회로 (AND2)는 제2논리합회로(46)의 출력과 C48출력을 논리곱하고, 제3논리곱회로(AND3)는 제3논리합회로(OR3)의 출력 및 C276출력을 논리곱하도록 각각의 데이타전송선들을 연결한다. 제4논리곱회로(AND4)는 제4논리합회로(OR4)의 출력 및 제2논리회로(46)의 C348출력을 논리곱하도록 연결한다. 그리고, 제5논리곱회로(AND5)는 제5논리합회로(OR5)의 출력 및 C600출력을 논리곱하도록 연결한다.

항상 하이레벨신호를 데이타입력단(D)으로 인가받도록 구성된 디-플립플릅(47)은 상술의 논리곱회로(AND1~AND5)들의 출력신호를 부정논리합하는 회로(NOR)의 출력단을 그 프리셋단(PR)으로 연결한다. 수평동기신호주기를 갖는 상술의 펄스(H_SYNC)를 소정입력단으로 입력받는 제6논리곱회로(AND6)는 다른 입력단을 제2카운터부(45)의 C324출력과 제4논리합회로(OR4)의 출력을 논리연산하는 부정논리곱회로(NAND)의 출력단에 연결한다. 또한 제6논리곱회로(AND6)는 그 출력신호를 디-플립플롭(47)의 클리어(_CLR)단으로 입력하도록 구성된다. 특히, 상술한 디-플립플롭(47)의 프리셋(_PR)단 및 클리어(_CLR)단은 로우레벨의 신호에 의해 동작하는 형태로 구성된다.

제1카운터부(41)는 프레임동기신호펄스(F_SYNC)가 리셋(R1)단으로 입력한 이후에 클럭(CLK1)입력단으로 입력하는 수평동기신호펄스(H_SYNC)를 올림계수(up-counting)한다. 제1논리회로(43)는 프레임동기신호펄스(F_SYNC)이후의 첫번째 수평동기신호펄스(H_SYNC)에 의해 제1카운터부(42)에서 출력하는 계수데이타를 P6출력단의 하이레벨신호로 출력시킨다.

상술의 수평동기신호파형결정수단(41)에 인가되는 수평동기신호펄스(H_SYNC)가 제2카운터부(44)의 리셋단(R2)으로 인가되면, 제2카운터부(44)는 입력하는 10.125M 크기의 클럭(CLK2)을 올림계수(up-counting)한다. 계수데이타는 제2논리회로(46)에 의해 논리연산되어 소정출력단으로 출력된다. 제2카운터부(45)에서 입력하는 클럭(CLK2)을 24번 카운팅하면, 제2논리회로(46)는 C24출력단으로 하이신호를 출력하며, 나머지 다른 출력단도 동일한 방식에 의해 출력신호가 조절된다.

첫번째 수평주사구간에 의해 제5논리합회로(OR5)만이 하이신호를 출력하는 상태에서 제1논리곱회로(AND1)의 C24출력단으로 하이레벨신호가 출력하는 경우, 제1논리곱회로(AND1) 및 부정논리합회로(NOR1)를 거쳐 출력되는 신호는 하이레벨이 된다. 따라서, 디-플립플릅(47)의 출력단(Q)에는 로우레벨신호가 출력된다. 제2카운터부(45)의 계수에 의해 제2논리회로(46)의 C48출력단으로 하이신호가 출력하면,프리셋단(_PR)으로 하이신호가 인가되므로 디-플립플릅(47)에서 출력하는 신호는 계속 로우레벨을 유지한다. 제2논리회로(46)의 C276출력단으로 하이신호가 출력되는 경우에는, 디-플립플릅(47)의 프리셋단(_PR)으로 로우신호가 인가되므로 디-플립플롭(47)은 하이신호를 출력한다. 다시, 제2논리회로(46)의 C324출력단으로 하여 신호가 출력되면, 클리어단(_CLR)으로 로우신호 프리셋단(_PR)으로 하이신호를 인가받는 디-플립플롭(47)은 로우신호를 출력한다. 따라서, 제2카운터부(46)의 계수(counting) 에 대해 디-플립플롭(47)의 출력은 계속 로우레벨을 유지한다. 그러나, 디-플립플롭(47)은 제2논리회로(46)의 C600출력단으로부터의 하이신호에 의해 프리셋단(_PR)으로 로우신호가 인가됨에 따라 출력단(Q)으로 하이신호를 출력한다.

이와 같은 방식으로 제2도(f)형태의 수평동기신호생성이 완료되며, 차순의 수평동기신호펄스(H_SYNC)에 의해 제2카운터부(45)는 리셋(R2)되며, 제1카운터부(42)는 입력하는 수평동기신호펄스(H_SYNC)를 계수한다. 첫번째 수평동기신호펄스의 경우와 동일한 방법으로 두번째 수평동기신호펄스에 대한 파형을 형성하면 제2도(f)유형의 수평동기신호펄스가 생성된다. 하나의 프레임에 대해 카운팅 및 논리연산등에 의해 디-플립플롭(47)에서 생성출력되는 신호는 제1도의 형태가 된다. 완전한 한 프레임분의 복합동기신호생성이 완료되면, 프레임동기신호펄스(F_SYNC)에 의해 제1카운터부(42)는 레셋(R1)되며 제4도의 장치는 입력신호를 이용하여 복합동기신호를 계속 생성한다.

상술의 일 실시예에서는 프레임동기단위로 복합동기신호를 생성하였으나, 수직동기단위로 복합동기신호를 생성하는 것도 본 발명의 기술적 범주내에서 가능하다.

이와 같은 본 발명의 복합동기신호 생성방법 및 그장치에 의하면, 복합동기신호를 전송하지 않는 영상신호방식의 수신측에서 전송되는 수직동기신호 및 수평동기신호에 관한 정보를 이용하여 화면상에 영상을 재현하기 위한 복합동기신호를 생성할 수 있다.

Claims (8)

1. 복합동기신호파형을 전송하지 않는 디지탈방식의 영상신호를 전송받아, 수신된 영상신호에 들어있는 수평동기 및 수직동기 관련정보를 이용하여 영상재생에 사용되는 복합동기신호를 생성하는 방법에 있어서, 입력하는 수평동기신호를 프레임동기신호주기단위로 계수하는 단계와; 계수되는 수평동기신호가 복합동기신호를 구성하는 모든 수평동기신호중의 몇번째 신호인지를 이용하여 수평동기신호의 파형을 결정하는 단계와; 소정의 단위클럭을 상기 수평동기신호주기단위로 계수하는 단계와; 계수되는 단위클럭을 이용하여 복합동기신호내의 모듈 수평동기신호에서 허용되는 펄스천이위치를 결정하는 단계와; 상기 결정된 수평동기신호파형 및 펄스천이위치를 이용하여 복합동기신호내의 소정수평동기신호에 해당되는 펄스파형을 상기 계수되는 수평동기신호단위로 발생하는 단계를 포함하는 것을 특징으로 하는 복합동기신호 생성방법.
2. 제1항에 있어서, 펄스파형발생단계는 수평동기신호단위로 발생하는 펄스파형을 연속하여 발생함으로써 복합동기신호를 구성하는 것을 특징으로 하는 복합동기신호 생성방법.
3. 복합동기신호파형을 전송하지 않는 디지탈방식의 영상신호를 전송받아 수신된 영상신호에 들어있는 수평동기 및 수직동기 관련정보를 이용하여 영상재생에 사용되는 복합동기신호를 생성하는 장치에 있어서, 수평동기신호 및 프레임동기신호를 입력받아 프레임동기 신호주기내에서 상기 수평동기신호를 계수하며 복합동기신호에 들어있는 수평동기신호유형중에서 계수된 수평동기신호 갯수에 대응하는 수평동기신호의 파형을 결정하는 수단과; 수평동기신호의 주기동안 소정의 단위클럭을 계수하여 복합동기신호내의 모든 수평동기신호파형에서 발생하는 펄스천이위치에 대응하는 계수데이타를 출력하는 펄스천이위치검출수단과; 상기 수단들로 부터 출력하는 수평동기신호파형정보 및 펄스천이위치에 대응하는 계수데이타를 입력받아 입력되는 수평동기신호파형정보에서 허용하는 펄스천이위치를 이용하여 상기 계수된 수평동기신호에 해당하는 펄스파형을 발생하는 수단을 포함하는 복합동기신호 생성장치.
4. 제3항에 있어서, 파형결정수단을 프레임동기신호주기의 펄스를 리셋단으로 입력받고 클럭단으로 입력하는 수평동기신호주기의 펄스를 계수하는 제1카운터부와, 제1카운터부의 계수데이타를 입력받아 계수되는 수평동기신호의 파형에 대응하는 출력단자로 상기 수평동기신호펄스주기동안 하이신호를 출력하는 제1논리회로를 구비함을 특징으로 하느 복합동기신호 생성장치.
5. 제4항에 있어서, 제1논리회로는 계수되는 수평동기신호주기의 펄스가 63㎲의 수평동기신호의 시작시간부터 4.7㎲시간까지 로우레벨을 가지며 나머지 시간동안은 하이레벨을 갖는 제1파형에 해당할 때 하이신호를 출력하는 제1출력단과, 계수되는 수평동기신호주기의 펄스가 수평동기신호의 시작시간부터 4.7㎲까지 및 32㎲부터 34.35㎲시간까지 로우레벨을 가지며 나머지 시간동안 하이레벨을 갖는 제2파형에 해당할 때 하이신호를 출력하는 제2출력단과, 계수되는 수평동기신호주기의 펄스가 수평동기신호의 시작시간부터 2.35㎲까지 및 32㎲부터 34.35㎲시간까지 로우레벨을 가지며 나머지 시간동안 하이레벨을 갖는 제3파형에 해당할 때 하이신호를 출력하는 제3출력단과, 계수되는 수평동기신호주기의 펄스가 수평동기신호주기의 시작시간부터 2.35㎲까지 및 32㎲부터 59.3㎲동안 로우레벨을 가지며 나머지 시간동안은 하이레벨을 갖는 제4파형에 해당할 때 하이신호를 출력하는 제4출력단과, 계수되는 수평동기신호주기의 펄스가 수평동기신호의 시작시간부터 27.3㎲까지 및 32㎲부터 34.35㎲까지 로우레벨을 가지며 나머지 시간동안은 하이레벨을 갖는 제5파형에 해당할 때 하이신호를 출력하는 제 5출력단과, 계수되는 수평동기신호주기의 펄스가 수평동기신호의 시작시간부터 27.3㎲까지 및 32㎲부터 59.3㎲까지 로우레벨을 가지며 나머지 시간동안은 하이레벨을 갖는 제6파형에 해당할 때 하이신호를 출력하는 제6출력단, 및 계수되는 수평동기신호주기의 펄스가 수평동기신호의 시작시간부터 2.35㎲까지 로우레벨을 가지며 나머지 시간동안은 하이레벨을 갖는 제7파형에 해당할 때 하이신호를 출력하는 제7출력단을 구비함을 특징으로 하는 복합동기신호 생성장치.
6. 제5항에 있어서, 펄스천이위치검출수단은 수평동기신호주기의 펄스를 리셋단으로 입력받고 클럭단으로 입력하는 소정의 단위클럭을 계수하는 제2카운터부와, 제2카운터부의 계수데이타를 입력받아 복합동기신호내의 모든 수평동기신호파형에서 발생하는 펄스천이위치에 대응하는 출력단으로 하여 신호를 출력하는 제2논리회로를 구비함을 특징으로 하는 복합동기신호생성장치.
7. 제6항에 있어서, 제2논리회로는 64㎲크기의 수평동기신호를 소정의 단위클럭으로 계수하여 계수되는 클럭이 2.35㎲에 해당할 때 하이신호를 출력하는 제1출력단과, 계수되는 클럭이 4.7㎲에 해당할 때 하이신호를 출력하는 제2출력단과, 계수되는 클럭이 27.3㎲에 해당할 때 하이신호를 출력하는 제3출력단과, 계수되는 클럭이 32㎲에 해당할 때 하이신호를 출력하는 제4출력단과, 계수되는 클럭이 34.35㎲에 해당할 때 하이신호를 출력하는 제4출력단과, 계수되는 클럭이 59.35㎲에 해당할 때 하이신호를 출력하는 제5출력단을 구비함을 특징으로 하는 복합동기신호 생성장치.
8. 제7항에 있어서, 펄스파형발생수단은 제1논리회로의 제1출력단 및 제2출력단의 출력을 논리합하는 제1논리합회로와, 제1논리회로의 제3출력단과 제4출력단 및 제7출력단의 출력신호를 논리합하는 제2논리합회로와, 제1논리회로의 제5출력단 및 제6출력단의 출력신호를 논리합하는 제3논리합회로와, 제1논리합회로의 제2출력단과 제3출력단 및 제5출력단의 출력신호를 논리합하는 제4논리합회로와, 제1논리회로의 제4출력단 및 제6출력단의 출력신호를 논리합하는 제5논리합회로와, 상기 제4논리합회로 및 제5논리합회로의 출력신호를 논리합하는 제6논리합회로와, 상기 제1논리합회로의 출력신호 및 제2논리회로의 제1출력단의 출력신호를 논리곱하는 제1논리곱회로와, 제2논리합회로의 출력신호 및 제2논리회로의 제2출력단의 출력신호를 논리곱하는 제2논리곱회로와, 제3논리합회로의 출력신호 및 제2논리회로의 제3출력단의 출력신호를 논리곱하는 제3논리곱회로와, 제4논리합회로의 출력신호 및 제2논리회로의 제5출력단의 출력신호를 논리곱하는 제4논리곱회로와, 제5논리합회로의 출력신호 및 제2논리회로의 제6출력단으로 출력하는 신호를 논리곱하는 제5논리곱회로와, 상기 논리곱회로들의 출력신호를 부정논리합하는 회로와, 상기 제2논리회로의 제4출력단의 출력신호와 제6논리합회로의 출력신호를 부정논리곱하는 회로와, 상기 수평동기신호의 주기를 갖는 펄스의 부정논리곱회로의 출력신호를 논리곱하는 제6논리곱회로, 및 항상 하이레벨신호를 데이타입력단으로 입력받고 상기 부정논리합회로의 출력신호를 부프리셋단에, 제6논리곱회로의 출력신호를 부클리어단에 인가받도록 연결되는 디-플립플롭을 구비함을 특징으로 하는 복합동기신호 생성장치.