KR970078567A - 바이페이즈 코드 복호 시스템 - Google Patents
바이페이즈 코드 복호 시스템 Download PDFInfo
- Publication number
- KR970078567A KR970078567A KR1019970019495A KR19970019495A KR970078567A KR 970078567 A KR970078567 A KR 970078567A KR 1019970019495 A KR1019970019495 A KR 1019970019495A KR 19970019495 A KR19970019495 A KR 19970019495A KR 970078567 A KR970078567 A KR 970078567A
- Authority
- KR
- South Korea
- Prior art keywords
- pulse
- section
- horizontal
- code
- interval
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K9/00—Demodulating pulses which have been modulated with a continuously-variable signal
- H03K9/06—Demodulating pulses which have been modulated with a continuously-variable signal of frequency- or rate-modulated pulses
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1407—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol
- G11B20/1419—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol to or from biphase level coding, i.e. to or from codes where a one is coded as a transition from a high to a low level during the middle of a bit cell and a zero is encoded as a transition from a low to a high level during the middle of a bit cell or vice versa, e.g. split phase code, Manchester code conversion to or from biphase space or mark coding, i.e. to or from codes where there is a transition at the beginning of every bit cell and a one has no second transition and a zero has a second transition one half of a bit period later or vice versa, e.g. double frequency code, FM code
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Color Television Systems (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Synchronizing For Television (AREA)
Abstract
수평 구간 카운터(3)는 복호될 바이페이즈 코드를 포함하는 직전의 수평 주사선의 구간을 계측하므로써 1비트 구간을 결정한다. 에지 펄스 발생기(6)는 입력된 바이페이즈 코드의 상승 구간 및 하강 구간에 에지 펄스를 발생한다. 보상 펄스 발생기(7)는 에지 펄스에 의해 트리거되고 바이페이즈 코드의 1비트 구간보다 짧고 그 1비트 구간의 2분의 1보다 긴 소정 구간에 보상 펄스를 발생한다. 상승 판정 회로(11)는 에지 펄스에 보상 펄스를 중첩하므로써 샘플링 펄스를 발생한다. 바이페이즈 코드는 샘플링 펄스에 의해 복호된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예를 나타내는 블록도, 제2도는 제1도의 실시예를 설명하는 파형도, 제3도는 관련된 형태의 바이페이즈 코드 복호 시스템을 나타내느 도면, 제4도는 바이페이즈 코드 데이터의 상승 구간 및 하강 구간을 판정하는 파형을 나타내는 도면.
Claims (5)
- 영상 신호에 포함된 바이페이즈 코드를 복호하는 바이페이즈 코드 복호 시스템에 있어서, 하나의 입력 수평 주사선의 1구간을 계측하므로써 입력 바이페이즈의 1비트 구간을 결정하고, 입력 바이페이즈 코드의 상승 및 하강 에지에 에지 펄스를 발생하고, 1비트 구간보다는 짧고 그 1비트 구간의 2분의 1보다는 긴 소정의 구간의 결정된 비트 구간에 기초하여 에지 펄스에 의해 트리거된 보상 펄스를 발생하고, 에지 펄스상에 보상 펄스를 중첩하여 샘플링 펄스를 발생하고, 발생된 샘플링 펄스에 기초하여 영상 신호로부터 바이페이즈 코드를 복호하는 것을 특징으로 하는 바이페이즈 복호 시스템.
- 제1항에 있어서, 계측될 수평 주사선의 1비트구간은, 복호될 바이페이즈 코드를 포함하는 직전의 수평 주사선인 것을 특징으로 하는 바이페이즈 코드 복호 시스템.
- 영상 신호에 포함된 바이페이즈 코드를 복호하는 바이페이즈 코드 복호 시스템에 있어서, 입력된 바이페이즈 코드와 동기된 수평 동기 신호의 1수평 주사 구간에 충분히 짧은 펄스 간격에서 복수의 클록 펄스를 포함하는 구동 클록 신호를 발행하는 클록 발생기, 구동 클럭 신호에 의한 수평 동기 신호의 1구간을 카운팅하는 수평 구간 카운터, 입력된 바이페이즈 코드의 상승 및 하강 에지에 에지 펄스를 발생하는 에지 펄스 발생기, 수평 구간 카운터의 카운터 출력에 기초하여, 바이페이즈의 1비트 구간보다 짧고 그1비트 구간의 2분의 1보다 긴 소정의 구간에 보상 펄스를 발생하기 위하여, 에지 발생기로부터 발생된 에지 펄스에 의해 트리거된 보상 펄스 발생기, 및 보상 펄스 발생기의 보상 펄스 출력을 에지 펄스 발생기의 에지 펄스 출력에 중첩하고 중첩된 결과를 2분주하여 얻어진 파형의 상승에서 샘플링 펄스를 발생하는 상승 판정 회로를 구비하고, 상승 판정 회로의 샘플링 신호 출력에 의해 영상 신호로부터 바이페이즈 코드를 복호하는 것을 특징으로 하는 바이페이즈 코드 복호 시스템.
- 제3항에 있어서, 수평 동기 신호 및 수직 동기 신호를 입력하여 수평 주사 선을 카운팅하여, 바이페이즈 코드를 복호하는 직전의 수평 주사선을 나타내는 데이터를 출력하는 수평 주사선 카운터를 더 구비하고, 상기 수평 구간 카운터 및 에지 펄스 발생기를 그 수평 주사선 카운터의 출력을 수신하여 동작을 개시하는 것을 특징으로 하는 바이페이즈 코드 복호 시스템.
- 제3항에 있어서, 상기 수평 구간 카운터의 카운트와, 본래의 수평 주사선의 주기와 본래의 바이페이즈 코드의 1비트의 주기와의 비율 데이타를 승산하여, 바이페이즈 코드의 1비트 구간보다 짧고 1비트 구간의 2분의 1보다 긴 구동 클록 간격을 발생하여 출력하는 승산기를 더 구비하고, 에지 펄스 발생기로부터 에지 펄스를 수신할 때 수평 구간 카운터를 구동하여 카운트를 수신하고 상기 승산기의 구동 클록 간격에 도달하면 보상 펄스를 발생하는 것을 특징으로 하는 바이페이즈 코드 복호 시스템.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8124288A JP2862076B2 (ja) | 1996-05-20 | 1996-05-20 | バイフェーズコード復号方式 |
JP96-124288 | 1996-05-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970078567A true KR970078567A (ko) | 1997-12-12 |
KR100254835B1 KR100254835B1 (ko) | 2000-05-01 |
Family
ID=14881635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970019495A KR100254835B1 (ko) | 1996-05-20 | 1997-05-20 | 바이페이즈코드복호방법및시스템 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5953063A (ko) |
JP (1) | JP2862076B2 (ko) |
KR (1) | KR100254835B1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100773332B1 (ko) * | 2006-04-11 | 2007-11-05 | 한국전자통신연구원 | 변조 장치, 복조 장치 및 무선 모뎀 |
US7991080B2 (en) * | 2006-07-20 | 2011-08-02 | Broadcom Corporation | RFID decoding subsystem with decode module |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4608702A (en) * | 1984-12-21 | 1986-08-26 | Advanced Micro Devices, Inc. | Method for digital clock recovery from Manchester-encoded signals |
JPS6330026A (ja) * | 1986-07-23 | 1988-02-08 | Hitachi Ltd | Pcmデ−タ再生装置 |
JPH0787380B2 (ja) * | 1986-08-22 | 1995-09-20 | 株式会社日立製作所 | CMi復号回路 |
US5185766A (en) * | 1990-04-24 | 1993-02-09 | Samsung Electronics Co., Ltd. | Apparatus and method for decoding biphase-coded data |
KR0145009B1 (ko) * | 1993-06-28 | 1997-05-22 | 김광호 | 광디스크의 회전제어방법 및 장치 |
-
1996
- 1996-05-20 JP JP8124288A patent/JP2862076B2/ja not_active Expired - Lifetime
-
1997
- 1997-05-20 KR KR1019970019495A patent/KR100254835B1/ko not_active IP Right Cessation
- 1997-05-20 US US08/859,175 patent/US5953063A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH09312572A (ja) | 1997-12-02 |
US5953063A (en) | 1999-09-14 |
KR100254835B1 (ko) | 2000-05-01 |
JP2862076B2 (ja) | 1999-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940010037A (ko) | 다중화 데이터 분리 장치 | |
KR940010720A (ko) | 데이타 복조 장치 | |
KR840004282A (ko) | 동기회로 | |
KR840006893A (ko) | 샘플링펄스 생성회로 | |
KR960042316A (ko) | 모드 검출 및 자동 센터링 디스플레이 구동 장치 | |
KR830005799A (ko) | 텔레비젼수상기용 제어출력합성 키(key)신호 발생기 | |
KR940006109A (ko) | 동기 신호 검출기 및 동기 신호 검출 방법 | |
KR970078567A (ko) | 바이페이즈 코드 복호 시스템 | |
KR860002930A (ko) | 기준신호 재생장치 | |
KR920022272A (ko) | 동기데이타 도입 방법 및 시스템 | |
KR910008966A (ko) | 수평 동기 펄스 측정 회로 | |
KR950703253A (ko) | 양호한 노이즈 면역성을 갖는 tv 라인 및 필드 검출 장치(tv line and field detection apparatus with good noise immunity) | |
KR910016502A (ko) | 페이지 프린터의 정방향 테스트 패턴 발생회로 | |
KR940010679A (ko) | 복합동기신호 생성방법 및 그 장치 | |
SU1509990A1 (ru) | Устройство цифровой магнитной записи | |
KR970056909A (ko) | 영상신호의 수평동기신호 발생장치 | |
KR940017870A (ko) | 윈도우 신호 발생장치 | |
KR940012296A (ko) | 기록매체의 무신호영역 검출회로 | |
KR920014287A (ko) | 제어 기능 동기 방법 및 장치 | |
KR970076442A (ko) | Pdp 모니터의 수직 위치 설정 장치 | |
KR950026142A (ko) | 동기신호 처리회로 | |
KR940010503A (ko) | 버스트게이트펄스 발생장치 | |
KR970018964A (ko) | 교류 서어보 전동기의 직렬 통신신호 변환방법 및 장치 | |
KR930008649A (ko) | 동기신호 검출회로 | |
JPS5839956A (ja) | オ−デイオ信号のレベル表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120119 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20130118 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |