KR920022272A - 동기데이타 도입 방법 및 시스템 - Google Patents

동기데이타 도입 방법 및 시스템 Download PDF

Info

Publication number
KR920022272A
KR920022272A KR1019920008395A KR920008395A KR920022272A KR 920022272 A KR920022272 A KR 920022272A KR 1019920008395 A KR1019920008395 A KR 1019920008395A KR 920008395 A KR920008395 A KR 920008395A KR 920022272 A KR920022272 A KR 920022272A
Authority
KR
South Korea
Prior art keywords
data
flip
generating
output
phase
Prior art date
Application number
KR1019920008395A
Other languages
English (en)
Other versions
KR950013833B1 (ko
Inventor
겐이찌 하세
쇼이찌 미야자와
류우따로 호리따
아끼히꼬 히라노
히로시 기무라
아끼라 우라가미
Original Assignee
가나이 쯔또무
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔또무, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 가나이 쯔또무
Publication of KR920022272A publication Critical patent/KR920022272A/ko
Application granted granted Critical
Publication of KR950013833B1 publication Critical patent/KR950013833B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/08—Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

내용 없음.

Description

동기데이타 도입 방법 및 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 1실시예에 따른 데이타 도입회로의 블럭도,
제7도A 및 제7도B는 각각 제4도의 확장 윈도우 생성부의 또 하나의 회로도 및 대응하는 타이밍도,
제9도는 제4도의 래치부의 회로도,
제12도는 본 발명에 따른 동기데이타 도입시스템을 포함하는 시스템의 블럭도.

Claims (21)

  1. 데이타기록 매체상에 기억된 데이타에 대응하는 리드코드신호를 받아서 상기 리드코드의 파형의 변화에 따라서 서로 동일한 주기에서 반전을 반복하는 제1의 2상신호를 생성하는 제1의 생성수단, 상기 제1의 2상신호를 받아서 서로 중복하는 부분을 갖고, 상기 제1의 2상신호의 2배인 그들의 주기의 대부분을 차지하는 그들의 한쪽의 상에서 제2의 2상신호를 생성하는 제2의 생성수단, 상기 리드코드신호와 상기 제2의 2상신호를 받아서 상기 제2의 2상신호의 상기 한쪽의 상의 기간동안에 변화하는 상기 리드코드신호에 대응하는 제2의 코드신호를 생성하는 제3의 생성수단을 포함하는 데이타도입장치.
  2. 특허청구의 범위 제1항에 있어서, 상기 제2의 생성수단은 상기 제1의 2상신호의 클럭입력을 갖는 적어도 하나의 플립플롭 수단, 상기 플립플롭수단에서의 출력에 접속된 적어도 하나의 지연수단, 상기 플립플롭수단에서의 2개의 출력과 상기 지연수단에서의 출력을 받아서 2개의 출려을 생성하는 게이트 회로수단을 포함하는 데이타 도입장치.
  3. 특허청구의 범위 제1항에 있어서, 상기 제3의 생성수단은 상기 리드코드의 클럭입력을 갖는 여러개의 플립프롭 수단, 상기 제1의 2상신호에 접속된 클럭입력과 상기 여러개의 플립플롭수단중의 2개의 수단에서의 출력에 접속된 D 입력을 갖는 적어도 하나의 플립플롭수단을 포함하는 데이타도입장치.
  4. 특허청구의 범위 제1항에 있어서, 상기 제2의 생성수단은 제1의 2상신호의 클럭입력을 갖는 적어도하나의 플립플롭수단, 상기 플립플롭수단에서의 출력에 접속된 적어도 하나의 지연수단, 상기 플립플롭수단에서의 2개의 출력과 상기 지연수단에서의 출력을 받아서 2개의 출력을 생성하는 게이트 회로수단을 포함하고, 상기 제3의 생성수단은 상기 리드코드의 클럭입력을 갖는 여러개의 플립플롭수단, 상기 제1의 2상신호에 접속된 클럭입력과 상기 여러개의 플립플롭수단중의 2개의 수단에서의 출력에 접속된 D 입력을 갖는 적어도 하나의 플립플롭수단을 포함하는 데이타도입장치.
  5. 특허청구의 범위 제1항에 있어서, 상기 제3의 생성수단에서의 출력에 접속된 데이타식별수단을 포함하고, 상기 출력이 연속하는 비트데이타 “1”을 가질때, 상기 데이타식별 수단은 상기 연속하는 “1”전후의 비트데이타 “0” 군중의 비트데이타 “0”이 많은 군에 인접하는 비트데이타 “1”을 “0”으로 변경하는 데이타도입장치.
  6. 데이타기록 매체상에 기억된 데이타에 대응하는 리드코드신호를 받아서 상기 리드코드의 파형의 변화에 따라서 서로 동일한 주기에서 반전을 반복하는 제1의 2상신호를 생성하는 제1의 생성스텝, 상기 제1의 2상신호를 받아서 서로 중복하는 부분을 갖고, 상기 제1의 2상신호의 2배인 그들의 주기의 대부분을 차지하는 그들의 한쪽의 상에서 제2의 2상신호를 생성하는 제2의 생성스템, 상기 리드코드신호와 상기 제2의 2상신호를 받아서 상기 제2의 2상신호의 상기 한쪽의 상의 기간동안에 변화하는 상기 리드코드신호에 대응하는 제2의 코드신호를 생성하는 제3의 생성스텝을 포함하는 데이타도입방법.
  7. 특허청구의 범위 제6항에 있어서, 상기 제2의 생성스텝은 상기 2상신호를 적어도 하나의 플립플롭 수단의 클럭입력으로 공급하는 스텝, 상기 플립플롭수단에서 출력을 지연하는 스텝, 상기 플립플롭수단에서의 2개의 출력과 상기 지연된 출력에서의 출력을 게이트회로수단에 공급하여 2개의 출력을 생성하는 스텝을 포함하는 데이타도입방법.
  8. 특허청구의 범위 제6항에 있어서, 상기 제3의 생성스텝은 상기 리드코드 신호를 여러개의 플립플롭수단의 클럭입력에 공급하는 스텝, 상기 제1의 2상신호를 적어도 하하나의 플립플롭수단의 클럭입력에 공급하고, 상기 여러개의 플립플롭수단중의 2개의 수단에서의 출력을 상기 플립플롭수단의 D입력에 공급하는 스텝을 포함하는 데이타도입 방법.
  9. 특허청구의 범위 제6항에 있어서, 상기 제2의 생성스텝은 상기 2상신호를 적어도 하나의 플립플롭 수단의 크럭입력에 공급하는 스텝, 상기 플립플롭수단에서의 출력을 지연하는 스텝, 상기 플립플롭수단에서의 2개의 출력과 상기 지연된 출력에서의 출력을 게이트회로수단에 공급하여 2개의 출력을 생성하는 스텝을 포함하고, 상기 제3의 생성스텝은 상기 리드코드신호를 여러개의 플립플롭수단의 클럭입력에 공급하는 스텝, 상기 제1의 2상신호를 적어도 하나의 플립프롭수단의 클럭입력에 공급하고, 상기 여러개의 플립플롭수단중의 2개의 수단에서의 출력을 상기 플립플롭수단의 D입력에 공급하는 스텝을 포함하는 데이타도입 방법.
  10. 특허청구의 범위 제6항에 있어서, 또 상기 출력이 연속하는 비트데이타 “1”을 가질때, 상기 연속하는 “1”전후의 비트데이타 “0”군중의 비트데이타 “0”이 많은 군에 인접하는 비트데이타 “1”을 “0”으로 변경하는 스텝을 포함하는 데이타도입방법.
  11. 데이타기록 매체상에 기억된 데이타에 대응하는 리드코드신호를 받아서 그의 파형을 리드 코드신호를 공급하는 펄스검출수단, 데이타기록매체상에 기억된 데이타에 대응하는 리드코드신호를 받아서 상기 리드코드의 파형의 변화에 따라서서로 동일한 주기에서 반전을 반복하는 제1의 2상신호를 생성하는 제1의 생성수단, 상기 제1의 2상신호를 받아서 서로 중복하는 부분을 갖고, 상기 제1의 2상신호의 2배인 그들의 주기의 대부분을 차지하는 그들의 한쪽의 상에서 제2의 2상신호를 생성하는 제2의 생성수단, 상기 리드코드 신호와 상기 제2의 2상신호를 받아서 상기 제2의 2상신호의 상기 한쪽의 상의 기간동안에 변화하는 상기 제2의 2상신호의 상기 한쪽의 상의 기간동안에 변화하는 상기 리드코드 신호에 대응하는 제2의 코드신호를 생성하는 제3의 생성수단을 포함하는 엔코더/디코더, 상기 제2의 코드신호에 따라서 데이타를 제어하는 컨트롤러를 포함하는 데이타도입시스템.
  12. 특허청구의 범위 제11항에 있어서, 상기 제2의 생성수단은 상기 제1의 2상신호의 클럭입력을 갖는 적어도 하나의 플립플롭수단, 상기 플립플롭수단에서의 출력에 접속된 적어도 하나의 지연수단, 상기 플립플롭수단에서의 2개의 출력과 상기 지연수단에서의 출력을 받아서 2개의 출력을 생성하는 게이트 회로수단을 포함하는 데이타도입시스템.
  13. 특허청구의 범위 제11항에 있어서, 상기 제3의 생성수단은 상기 리드코드의 클럭입력을 갖는 여러개의 플립플롭수단, 상기 제1의 2상신호에 접속된 클럭입력과 상기 어려개의 플립플롭수단중의 2개의 수단에서의 출력에 접속된 D입력을 갖는 적어도 하나의 플립플롭수단을 포함하는 데이타도입시스템.
  14. 특허청구의 범위 제11항에 있어서, 상기 제2의 생성수단은 상기 제1의 2상신호의 클럭입력을 갖는 적어도 하나의 플립플롭수단, 상기 플립플롭수단에서의 출력에 접속된 적어도 하나의 지연수단, 상기 플립플롭수단에서의 2개의 출력과 상기 지연수단에서의 출력을 받아서 2개의 출력을 생성하는 게이트 회로수단을 포함하고, 상기 제3의 생성수단을 상기 리드코드의 클럭입력을 갖는 여러개의 플립플롭수단, 상기 제1의 2사인호에 접속된 클럭입력과 상기 여러개의 플립플로수단중의 2개의수단에서의 출력에 접속된 D입력을 갖는 적어도 하나의 플립플롭수단을 포함하는 데이타 도입시스템.
  15. 특허청구의 범위 제11항에 있어서, 또 상기 제3의 생성수단에서의 출력에 접속된 데이타식별수단을 포함하고, 상기 출력이 연속하는 비트데이타 “1”을 가질때, 상기 데이타식별 수단은 상기 연속하는 “1” 전후의 비트데이타 “0”군중의 비트데이타 “0”이 많은 군에 인접하는 비트데이타 “1”을 “0”으로 변경하는 데이타도입시스템.
  16. 데이타에 위상동기한 클럭에 의해 데이타를 도입하는 위상동기 데이타도입방법에 있어서, 데이타의 1이상의 비트의 폭을 각각 갖는 적어도 2상 식별창을 생성하는 스텝, 상기 각각의 식별창내에서 데이타를 래치하는 스텝, 전체 식별창에 대해서 래치된 데이타 패턴에 따라서 상기 래치된 데이타가 정화기한가 잘못되었는가를 판정하는 스텝을 포함하는 위상동기 테이타도입방법.
  17. 특허청구의 범위 제16항에 있어서, 상기 데이타는 정상상태에서 연속하지 않는 비트 “1”을 갖는 부호화된 데이타인 데이타도입방법.
  18. 데이타에 위상동기한 클럭에 의해 데이타를 도입하는 위상동기 데이타도입회로에 있어서, 데이타의 1이상의 비트폭을 각각 갖는 적어도 2상의 데이타를 도입하여 식별창을 생성하는 확장윈도우 생성부, 상기 각각의 식별 창내에섬 데이타를 래치하는 래치부, 상기 래치된 데이타가 정확한가 잘못되었는가를 판정하는 데이타 식별부를 포함하는 위상동기 데이타도입회로.
  19. 특허청구의 범위 제18항에 있어서, 상기 적어도 2상의 식별창을 서로 중복하는 부분을 갖는 위상동기데이타 도입회로.
  20. 특허청구의 범위 제18항에 있어서, 상기 래치된 데이타가 정확한가 잘못되었는가를 판정하는 상기 데이타 식별부는 상기 래치된 데이타패턴에 따라서 잘못된 데이타를 추정하는 기능을 갖는 위상동기데이타 도입회로.
  21. 기록매체상에 기억된 데이타를 리드하는 헤드, 상기 헤드에서의 출력신호의 파형을 정형하는 펄스검출수단, 상기 펄스검출수단에서의 출력데이타를 받아서 상기 출력데이타에 위상동기된 클럭을 생성하는 PLL 회로, 상기 PLL 회로에서의 출력클럭을 사용해서 상기 펄스검출수단에서의 출력데이타를 도입하는 데이타도입회로를 포함하고, 상기 데이타도입회로는 상기 데이타의 1이상의 비트폭을 각각 갖는 적어도 2상의 데이타를 도입하여 식별창을 생성하는 확장윈도우 생성부, 상기 각각의 색별창내에서 상기 데이타를 래치하는 래치부, 상기 래치된 데이타가 정확한가 잘못되었는가를 판단하는 데이타식별부를 포함하는 데이타도입시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920008395A 1991-05-24 1992-05-19 동기데이타 도입방법 및 시스템 KR950013833B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-120264 1991-05-24
JP12026491A JP3140483B2 (ja) 1991-05-24 1991-05-24 同期データ取り込み方法および回路

Publications (2)

Publication Number Publication Date
KR920022272A true KR920022272A (ko) 1992-12-19
KR950013833B1 KR950013833B1 (ko) 1995-11-16

Family

ID=14781911

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920008395A KR950013833B1 (ko) 1991-05-24 1992-05-19 동기데이타 도입방법 및 시스템

Country Status (3)

Country Link
US (1) US5475715A (ko)
JP (1) JP3140483B2 (ko)
KR (1) KR950013833B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0863905A (ja) 1994-08-18 1996-03-08 Hitachi Ltd 記録再生装置、ディジタル信号処理装置およびエラー訂正方法
JPH08167841A (ja) * 1994-12-13 1996-06-25 Pioneer Electron Corp ディジタルｐｌｌ回路
US6169772B1 (en) * 1995-04-07 2001-01-02 Via-Cyrix, Inc. Stretching setup and hold times in synchronous designs
US6249555B1 (en) * 1997-07-14 2001-06-19 Grass Valley (Us) Inc. Low jitter digital extraction of data from serial bitstreams
JP3394013B2 (ja) * 1999-12-24 2003-04-07 松下電器産業株式会社 データ抽出回路およびデータ抽出システム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5720052A (en) * 1980-07-11 1982-02-02 Toshiba Corp Input data synchronizing circuit
JPS5813046A (ja) * 1981-07-17 1983-01-25 Victor Co Of Japan Ltd デ−タ読み取り回路
US4633488A (en) * 1984-11-13 1986-12-30 Digital Equipment Corporation Phase-locked loop for MFM data recording
US4872155A (en) * 1987-03-13 1989-10-03 Pioneer Electronic Corporation Clock generator circuit and a synchronizing signal detection method in a sampled format system and a phase comparator circuit suited for generation of the clock
US4947407A (en) * 1989-08-08 1990-08-07 Siemens-Pacesetter, Inc. Sample-and-hold digital phase-locked loop for ask signals

Also Published As

Publication number Publication date
US5475715A (en) 1995-12-12
KR950013833B1 (ko) 1995-11-16
JPH04345967A (ja) 1992-12-01
JP3140483B2 (ja) 2001-03-05

Similar Documents

Publication Publication Date Title
US4777542A (en) Data recording method
US4232388A (en) Method and means for encoding and decoding digital data
KR860009408A (ko) 동기 신호 검출회로
US4204199A (en) Method and means for encoding and decoding digital data
KR860007659A (ko) 디지탈신호 재생회로
US4307381A (en) Method and means for encoding and decoding digital data
JPS623498B2 (ko)
US5550878A (en) Phase comparator
KR900005329A (ko) 위상판별 및 데이타 분리방법 및 장치
KR920022272A (ko) 동기데이타 도입 방법 및 시스템
KR920003658A (ko) 논리비교회로
JPH0748725B2 (ja) フレーム同期回路
US5353271A (en) Method and apparatus for recording or reproducing information on or from recording medium
JPS6331212A (ja) 位相同期回路
KR960035239A (ko) 디코드장치 및 기억장치
KR870009556A (ko) 비트 동기회로 및 방법
KR880006862A (ko) 디지틀 신호처리회로 및 그에 대한 신호전송방법
JP3104604B2 (ja) タイミング発生回路
JP2880019B2 (ja) パターン発生装置
SU831092A3 (ru) Устройство синхронизации цифровыхСигНАлОВ
JPH05344112A (ja) ビット位相同期回路
JP3132583B2 (ja) 位相検出回路
JPS6213747B2 (ko)
JPS5943860B2 (ja) フレ−ム同期信号検出回路
JP3104603B2 (ja) タイミング発生回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19991029

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee