KR960042316A

KR960042316A - 모드 검출 및 자동 센터링 디스플레이 구동 장치

Info

Publication number: KR960042316A
Application number: KR1019950012244A
Authority: KR
Inventors: 신혁상
Original assignee: 김광호; 삼성전자 주식회사
Priority date: 1995-05-17
Filing date: 1995-05-17
Publication date: 1996-12-21
Also published as: KR0150123B1; US5781185A

Abstract

본 발명은 모드 검출 및 자동 센터링 디스플레이 구동 장치에 관한 것으로, 디스플레이 모드를 스스로 검출하여 출력하는 모드 검출 장치(100)와, 상기 모드 검출장치(100)로부터 출력되는 수평 동기 신호(HSYN)와 수직동기 신호(VSYN)를 입력으로 받아, 수직 동기 신호(VSYN)가 입력될 때마다 카운팅을 수행하는 10진 카운터(70)와, 상기 10진 카운터(70)로부터 카운팅되는 신호를 해독하여 첫번째 수직 동기 신호에서 하나의 수직 시작 신호(Vertical Start Pulse)를 발생시키고, 35번째 수직 동기 신호에서 하나의 수직 시작 신호를 발생시켜 출력하는 해독기(80)와, 상기 해독기(80)로부터 출력되는 첫번째 수직 동기 신호에서의 시작 신호를 1과 2입력으로 입력받고, 35번째 수직 동기 신호에서의 시작 신호를 3입력으로 입력받으며, 상기 모드 검출 장치(100)로부터 출력되는 수직, 수평 검출 결과 신호(V,H)를 제어 압력(S0,S1)으로 받아, 입력된 제어 신호에 따라서 하나의 입력을 선택하여 출력하는 멀티플렉서(90)로 구성되었으며, 각 디스플레이 모드를 스스로 검출하여 640×400모드나 640×350모드시에는 그래픽 카드에 센터링을 위해 세팅시키지 않아도 자동으로 센터링하여 디스플레이하도록 한 모드 검출 및 자동 센터링 디스플레이 구동 장치에 관한 것이다.

Description

모드 검출 및 자동 센터링 디스플레이 구동 장치

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제5도는 본 발명의 제1실시예에 따른 디스플레이 모든 검출 장치를 적용한 블럭도이고, 제6도는 본 발명의 제2실시예에 따른 자동 센터링 디스플레이 장치를 적용한 블럭도이고, 제7도는 제5도에 도시된 디스플레이 모드 검출 장치에서 동기 검출부를 적용한 블럭도이다.

Claims

수직 동기 신호(VSYNC)와 수평 동기 신호(HSYNC)를 각각 하나의 입력으로 받고, 클럭 신호(MCLK)를 공통 입력으로 받아, 각 신호의 하이(high)구간의 노이즈를 제거하여 출력(VSYNC-out, HSYNC-out)하는 제1, 제2동기 검출부(10,20)와; 상기 제1, 제2동기 검출부(10,20)로부터 출력되는 수직, 수평 동기 신호를 입력으로 받아, 수직 동기 신호의 로우(low) 구간(Vp)의 길이가 수평 동기 신호의 24H까지 될 수 있도록 신호를 지연시켜 출력하는 수직 동기 지연부(30)와; 상기 수직 동기 지연부(30)의 출력을 입력으로 받아, 지연된 수직동기 신호(VSYNC-delay)에서 클럭 신호의 600번째 클럭에서 한 개의 펄스를 발생시켜 출력하는 펄스 발생부(40)와; 상기 펄스 발생부(40)로부터 출력되는 펄스 신호를 공통 클럭 입력으로 받고, 상기 동기 검출부(10,20)로부터 출력되는 수직 동기 신호와 수평 동기 신호(VSYNC-out, HSYNC-out)를 각각 하나의 입력으로 받아, 600번째 클럭에서의 수평 동기 신호와 수직 동기 신호의 극성(polarity)을 검출하여 출력하는 제1, 제2검출수단(50,51)과; 상기 제1검출 수단(50)으로부터 출력되는 신호를 선택 제어 입력(S)으로 받고, 상기 제1동기 검출부(10)의 반전된 출력된 비반전된 출력을 0입력과 1입력으로 받아, 입력된 선택 제어 신호에 따라 하나의 입력을 선택하여 출력하는 제1멀티플렉서(60)와; 상기 제2검출수단(51)으로부터 출력되는 신호를 선택 제어입력(S)으로 받고, 상기 제2동기 검출부(20)의 반전된 출력과 비반전된 출력을 0입력과 1입력으로 받아, 입력된 선택 제어 신호에 따라 하나의 입력을 선택하여 출력하는 제2멀티플렉서(61)와; 상기 제1, 제2동기 검출부(10,20)의 출력을 각각 반전시키기 위한 인버터(INV1,INV2)로 이루어지는 것을 특징으로 하는 모드 검출 장치.
제1항에 있어서, 상기한 제1, 제2동기 검출부(10,20)는 수직 동기 신호(VSYNC) 또는 수평 동기 신호(HSYNC)와 클럭 신호(MCLK)를 입력으로 받아, 입력된 신호를 일시 저장하여 지연시켜 출력하는 제1디 플립플롭(11)과; 상기 제1디 플립플롭(11)의 출력과 클럭 신호를 입력으로 받아, 입력된 신호를 일시 저장하여 지연시켜 출력하는 제2디 플립플롭(12)과; 상기 수직 동기 신호(VSYNC) 또는 수평 동기 신호(HSYNC)와 제1, 제2디 플립플롭(11,12)으로부터 출력되는 지연된 신호를 입력으로 받아, 논리합을 수행하여 노이즈를 제거하는 논리합 수단(13)으로 이루어지는 것을 특징으로 하는 모드 검출 장치.
제1항에 있어서, 상기한 수직 동기 지연부(30)는, 첫번째 단에서는 상기 제1, 제2동기 검출부(10,20)로부터 출력되는 수직 동기 신호(VSYNC-out)를 입력으로 받고, 수평 동기 신호(HSYNC-out)를 클럭 입력으로 받으며, 두번째 단부터는 바로 앞단의 출력과 수평 동기 신호(HSYNC-out)를 공통 클럭 입력으로 받아, 입력된 신호를 일시 저장함으로써 수직 동기 신호를 24H 지연시켜 출력(VSYNC-delay)하는 24개의 디 플립플롭으로 이루어지는 것을 특징으로 하는 모드 검출 장치.
제1항에 있어서, 상기한 펄스 발생부(40)는, 상기 수직 동기 지연부(30)로부터 출력되는 지연된 신호(VSYNC-delay)와 클럭 신호(MCLK)를 입력으로 받아, 클럭 신호가 입력될 때마다 카운팅을 수행하는 10진카운터(41)와; 상기 10진 카운터(41)로부터 카운팅되는 신호를 해독하여 600번째 클럭 신호에서 하나의 펄스를 발생시켜 출력하는 해독기(42)로 이루어지는 것을 특징으로 하는 모드 검출 장치.
제1항에 있어서, 상기한 제1, 제2검출 수단(50,51)은, 디 플립플롭으로 이루어지는 것을 특징으로 하는 모드 검출 장치.
디스플레이 모드를 스스로 검출하여 출력하는 모드 검출 장치(100)와; 상기 모드 검출 장치(100)로부터 출력되는 수평 동기 신호(HSYN)와 수직 동기 신호(VSYN)를 입력으로 받아, 수직 동기 신호(VSYN)가 입력될 때마다 카운팅을 수행하는 10진 카운터(70)와; 상기 10진 카운터(70)로부터 카운팅되는 신호를 해독하여 첫번째 수직 동기 신호에서 하나의 수직 시작 신호(Vertical Start Pulse)를 발생시키고, 35번째 수직 동기 신호에서 하나의 수직 시작 신호를 발생시켜 출력하는 해독기(80)와; 상기 해독기(80)로부터 출력되는 첫번째 수직 동기 신호에서의 시작 신호를 1과 2입력으로 입력받고, 35번째 수직 동기 신호에서의 시작 신호를 3입력으로 입력받으며, 상기 모드 검출 장치(100)로부터 출력되는 수직, 수평 검출 결과 신호(V,H)를 제어 입력(S0,S1)으로 받아, 입력된 제어 신호에 따라서 하나의 입력을 선택하여 출력하는 멀티플렉서(90)로 이루어지는 것을 특징으로 하는 모드 검출 및 자동 센터링 디스플레이 구동 장치.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.