KR970029302A - 액정표시장치의 모드 자동 검출회로 - Google Patents

액정표시장치의 모드 자동 검출회로 Download PDF

Info

Publication number
KR970029302A
KR970029302A KR1019950044303A KR19950044303A KR970029302A KR 970029302 A KR970029302 A KR 970029302A KR 1019950044303 A KR1019950044303 A KR 1019950044303A KR 19950044303 A KR19950044303 A KR 19950044303A KR 970029302 A KR970029302 A KR 970029302A
Authority
KR
South Korea
Prior art keywords
mode
input
output
signal
reset
Prior art date
Application number
KR1019950044303A
Other languages
English (en)
Other versions
KR0158646B1 (ko
Inventor
신혁상
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950044303A priority Critical patent/KR0158646B1/ko
Publication of KR970029302A publication Critical patent/KR970029302A/ko
Application granted granted Critical
Publication of KR0158646B1 publication Critical patent/KR0158646B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

이 발명은 엑정표시장치의 모드 자동 검출회로에 관한 것으로서, 풀-업 저항이 연결된 클럭 단자(CLK)에 데이터 인에이블 신호(DE)가 입력되고, 리셋 단자(R)에 리셋 신호(RESET)가 입력되며, 데이터 단자(D)에 전원전압(Vdd)이 입력되는 제1디-플립플롭(11)과; 풀-업 저항이 연결된 클럭 단자(CLK)에 수직 동기 신호(VSYNC)가 입력되고, 리셋 단자(R)에 리셋 신호(RESET)가 입력되며, 데이터 단자(D)에 전원전압(Vdd)이 입력되는 제2디-플립플롭(12)과; 풀-업 저항이 연결된 클럭 단자(CLK)에 수평 동기 신호(HSYNC)가 입력되고, 리셋 단자(R)에 리셋 신호(RESET)가 입력되며, 데이터 단자(D)에 전원전압(Vdd)이 입력되는 제3디-플립플롭(13)과; 상기한 세 디-플립플롭(11, 12, 13)의 출력 단자(Q)로부터 출력을 입력받아, 논리곱하여 출력하는 제1앤드 게이트(14)와; 상기한 제1디-플립플롭(11)의 반전 출력 단자(QB)의 출력과 상기한 제1앤드 게이트(14)의 출력을 입력으로 받아, 논리합하여 출력하는 오아 게이트(15)와; 상기한 오아 게이트(15)의 출력과 풀-업 저항이 연결된 제1모드 선택 신호(M_S1)를 입력받아, 논리곱하여 출력(MS1_0)하는 제2앤드 게이트(16)와; 상기한 제1앤드 게이트(14)의 출력과 풀-업 저항이 연결된 제2모드 선택 신호(M_S0)를 입력받아, 논리곱하여 출력(MS0_0)하는 제3앤드 게이트(17)를 포함하여 이루어져서, 모드를 세팅하는 핀을 사용하지 않아도, 인터페이스 집적회로가 모드를 자동으로 검출하여 각 모드에 따라 동작하므로써 생산성을 향상시킬 수 있고, 또한, 동기 & 데이터 인에이블 모드(SYNC & DE Mode)가 입력되어, 인터페이스 집적회로가 자동으로 동기 & 데이터 인에이블 모드(SYNC & DE Mode)를 검출했을 때에도, 동기 모드(SYNC Mode)나 데이터 인에이블 모드(DE Mode)를 사용하고자 하면, 모드 세팅 핀을 사용하여, 인터페이스 집적회로를 강제적으로 동기 모드(SYNC Mode)나 데이퍼 인에이블 모드(DE Mode)로 동작하게 할 수 있는 효과를 가진, 인터페이스 집적회로에 내장된, 액정표시장치의 모드 자동 검출회로에 관한 것이다.

Description

액정표시장치의 모드 자동 검출회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 이 발명의 실시예에 따른, 액정표시장치의 모든 자동 검출회로를 나타낸 도면이다.

Claims (9)

  1. 데이터 인에이블 신호를 검출하여 출력하는 제1검출 수단과; 수직 동기 신호를 검출하여 출력하는 제2검출 수단과; 수평 동기 신호를 검출하여 출력하는 제3검출 수단과; 상기한 세 검출 수단의 출력을 입력받아, 논리곱하여 출력하는 제1논리곱 수단과; 상기한 제1검출 수단의 반전 출력과 상기한 제1논리곱 수단의 출력을 입력으로 받아, 논리합하여 출력하는 논리합 수단과; 상기한 논리합 수단의 출력과 제1모드 선택 신호를 입력받아, 논리곱하여 출력하는 제2논리곱 수단과; 상기한 제1논리곱 수단의 출력과 제2모드 선택 신호를 입력받아, 논리곱하여 출력하는 제3논리곱 수단을 포함하여 이루어지는 것을 특징으로 하는 액정표시장치의 모드 자동 검출회로.
  2. 제1항에 있어서, 상기한 제1검출 수단은, 풀-업 저항이 연결된 클럭 단자(CLK)에 데이터 인에이블 신호(DE)가 입력되고, 리셋 단자(R)에 리셋 신호(RESET)가 입력되며, 데이터 단자(D)에 전원전압(Vdd)이 입력되는 제1디-플립플롭(11)으로 이루어지는 것을 특징으로 하는 액정표시장치의 모든 자동 검출회로.
  3. 제1항에 있어서, 상기한 제2검출 수단은, 풀-업 저항이 연결된 클럭 단자(CLK)에 수직 동기 신호(VSYNC)가 입력되고, 리셋 단자(R)에 리셋 신호(RESET)가 입력되며, 데이터 단자(D)에 전원전압(Vdd)이 입력되는 제2디-플립플롭(12)으로 이루어지는 것을 특징으로 하는 액정표시장치의 모드 자동 검출회로.
  4. 제1항에 있어서, 상기한 제3검출 수단은, 풀-업 저항이 연결된 클러 단자(CLK)에 수평 동기 신호(HSYNC)가 입력되고, 리셋 단자(R)에 리셋 신호(RESET)가 입력되며, 데이터 단자(D)에 전원전압(Vdd)이 입력되는 제3디-플립플롭(13)으로 이루어지는 것을 특징으로 하는 액정표시장치의 모드 자동 검출회로.
  5. 제1항에 있어서, 상기한 각 논리곱 수단은 앤드 게이트(14, 16, 17)로, 상기한 논리합 수단은 오아 게이트(15)로 이루어지는 것을 특징으로 하는 액정표시장치의 모든 자동 검출회로.
  6. 제1항에 있어서, 상기한 제1모드 선택 신호(M_S1)와 상기한 제2모드 선택 신호(M_S0)는 풀-업 저항에 연결되어 있는 것을 특징으로 하는 액정표시장치의 모든 자동 검출회로.
  7. 제1항 또는 제6항에 있어서, 상기한 제1모드 선택 신호(M_S1)와 상기한 제2모드 선택 신호(M_S0)는 모드 세팅 핀에 연결되어 있으며, 이 모드 세팅 핀을 인위적으로 세팅하므로써, 동기 & 데이터 인에이블 모드(SYNC & DE Mode)가 입력되어 인터페이스 집적회로가 자동으로 동기 & 데이터 인에이블 모드(SYNC& DE Mode)를 검출했을 때에도, 인터페이스 집적회로를 강제적으로 동기 모드(SYNC Mode)나 데이터 인에이블 모드(DE Mode)로 동작하게 할 수 있는 것을 특징으로 하는 액정표시장치의 모드 자동 검출회로.
  8. 제1항에 있어시, 상기한 모드 자동 검출 회로는 인터페이스 집적회로에 내장될 수 있는 것을 특징으로 하는 액정표시장치의 모든 자동 검출회로.
  9. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기한 검출 수단에 데이터 인에이블 신호(DE)만 입력되면 데이터 인에이블 모드(DE Mode)로, 상기한 검출 수단에 수직 동기 신호(VSYNC)와 수평 동기 신호(HSYNC)만 입력되면 동기 모드(SYNC Mode)로, 상기한 검출 수단에 데이터 인에이블 신호(DE)와 수직 동기 신호(VSYNC)와 수평 동기 신호(HSYNC)가 모두 입력되면 동기 & 데이터 인에이블 모드(SYNC & DE Mode)로 인식하여, 이에 따른 결과를 출력하는 것을 특징으로 하는 액정표시장치의 모드 자동 검출회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950044303A 1995-11-28 1995-11-28 액정표시장치의 모드 자동 검출회로 KR0158646B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950044303A KR0158646B1 (ko) 1995-11-28 1995-11-28 액정표시장치의 모드 자동 검출회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950044303A KR0158646B1 (ko) 1995-11-28 1995-11-28 액정표시장치의 모드 자동 검출회로

Publications (2)

Publication Number Publication Date
KR970029302A true KR970029302A (ko) 1997-06-26
KR0158646B1 KR0158646B1 (ko) 1999-03-20

Family

ID=19436092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950044303A KR0158646B1 (ko) 1995-11-28 1995-11-28 액정표시장치의 모드 자동 검출회로

Country Status (1)

Country Link
KR (1) KR0158646B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100446389B1 (ko) * 1997-12-20 2004-12-08 비오이 하이디스 테크놀로지 주식회사 액정표시소자의모드자동검출회로
KR100772268B1 (ko) * 2004-12-13 2007-11-01 엔이씨 엘씨디 테크놀로지스, 엘티디. 표시 장치 및 자동 동기 판정 회로

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100444796B1 (ko) * 1997-09-09 2004-10-14 삼성전자주식회사 액정 표시 장치용 해상도 모드신호 발생회로
KR100429394B1 (ko) * 1997-12-29 2004-06-16 비오이 하이디스 테크놀로지 주식회사 액정표시소자의 자동 모드 검출 회로

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100446389B1 (ko) * 1997-12-20 2004-12-08 비오이 하이디스 테크놀로지 주식회사 액정표시소자의모드자동검출회로
KR100772268B1 (ko) * 2004-12-13 2007-11-01 엔이씨 엘씨디 테크놀로지스, 엘티디. 표시 장치 및 자동 동기 판정 회로

Also Published As

Publication number Publication date
KR0158646B1 (ko) 1999-03-20

Similar Documents

Publication Publication Date Title
KR970003439B1 (ko) 모니터의 전원 제어회로
JPH073942B2 (ja) ポシティブエッジ及びネガティブエッジのパルスを選択的に発生する出力回路
KR900014970A (ko) 동기 회로
KR970049573A (ko) 동기형 디램 장치의 데이터 출력 버퍼용 클럭 발생 회로
KR970005937B1 (ko) 데이타 인에이블 신호 입력시 엘.씨.디 제어신호 출력회로
KR970029302A (ko) 액정표시장치의 모드 자동 검출회로
US6362805B1 (en) Mode detection circuit of liquid crystal display
KR0158645B1 (ko) 액정표시장치의 데이터 인에이블 모드 우선 순위 검출회로
KR860000596A (ko) 슬레이브형 인터페이스 회로
KR100200345B1 (ko) 수직 동기 신호의 극성 판별 및 정극성 신호 발생 장치
KR930018392A (ko) 인터페이싱 방법 및 그 회로
KR100365406B1 (ko) 액정 디스플레이 컨트롤러의 자동 리셋 회로
KR100429394B1 (ko) 액정표시소자의 자동 모드 검출 회로
KR100599951B1 (ko) 액정 표시 장치의 자주모드회로
KR100446389B1 (ko) 액정표시소자의모드자동검출회로
KR900000021Y1 (ko) 모니터의 특정 문자 처리회로
KR100559226B1 (ko) 액정표시장치모듈의 모드검출회로
KR910008966A (ko) 수평 동기 펄스 측정 회로
KR890001795B1 (ko) 한글크기 확장시 커서 조정회로
KR970024900A (ko) 수직 동기 신호 분리 회로
KR970049299A (ko) 전원공급장치의 동작 제어회로
KR920005643A (ko) 정지화상 전화기의 동기 발생 회로
KR940017870A (ko) 윈도우 신호 발생장치
KR930018948A (ko) 프로그램 가능한 수직동기 신호 추출회로
KR920007464A (ko) 수평동기신호 일치화회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080729

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee