JP2862076B2 - バイフェーズコード復号方式 - Google Patents
バイフェーズコード復号方式Info
- Publication number
- JP2862076B2 JP2862076B2 JP8124288A JP12428896A JP2862076B2 JP 2862076 B2 JP2862076 B2 JP 2862076B2 JP 8124288 A JP8124288 A JP 8124288A JP 12428896 A JP12428896 A JP 12428896A JP 2862076 B2 JP2862076 B2 JP 2862076B2
- Authority
- JP
- Japan
- Prior art keywords
- phase code
- pulse
- edge
- generating
- horizontal scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K9/00—Demodulating pulses which have been modulated with a continuously-variable signal
- H03K9/06—Demodulating pulses which have been modulated with a continuously-variable signal of frequency- or rate-modulated pulses
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1407—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol
- G11B20/1419—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol to or from biphase level coding, i.e. to or from codes where a one is coded as a transition from a high to a low level during the middle of a bit cell and a zero is encoded as a transition from a low to a high level during the middle of a bit cell or vice versa, e.g. split phase code, Manchester code conversion to or from biphase space or mark coding, i.e. to or from codes where there is a transition at the beginning of every bit cell and a one has no second transition and a zero has a second transition one half of a bit period later or vice versa, e.g. double frequency code, FM code
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Color Television Systems (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Synchronizing For Television (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、映像信号に含まれ
るバイフェーズコードを復号するバイフェーズコード復
号方式に関し、特に、レーザディスク（ＬＤ）の回転速
度が不安定でも映像信号中に含まれるバイフェーズコー
ドを確実に復号することができるバイフェーズコード復
号方式に関する。
るバイフェーズコードを復号するバイフェーズコード復
号方式に関し、特に、レーザディスク（ＬＤ）の回転速
度が不安定でも映像信号中に含まれるバイフェーズコー
ドを確実に復号することができるバイフェーズコード復
号方式に関する。
【０００２】
【従来の技術】従来、この種のバイフェーズコード復号
方式では、図３に示されるように、レーザディスクプレ
ーヤ（以後、ＬＤＰと呼ぶ）のモータ制御回路３１がレ
ーザディスク（以後、ＬＤと呼ぶ）の回転を安定させる
ための制御を行ない、ＬＤＰサーボ回路３２がＬＤの回
転が安定したことを検出して回転安定動作信号を出力し
たのち、データをサンプリングしてバイフェーズコード
を復号しており、ＬＤデータ読取部３３、水平同期カウ
ンタ３４、およびバイフェーズコード復号化器３５が備
えられ、バイフェーズコード復号化器３５から復号コー
ドが抽出されている。
方式では、図３に示されるように、レーザディスクプレ
ーヤ（以後、ＬＤＰと呼ぶ）のモータ制御回路３１がレ
ーザディスク（以後、ＬＤと呼ぶ）の回転を安定させる
ための制御を行ない、ＬＤＰサーボ回路３２がＬＤの回
転が安定したことを検出して回転安定動作信号を出力し
たのち、データをサンプリングしてバイフェーズコード
を復号しており、ＬＤデータ読取部３３、水平同期カウ
ンタ３４、およびバイフェーズコード復号化器３５が備
えられ、バイフェーズコード復号化器３５から復号コー
ドが抽出されている。
【０００３】ＬＤデータ読取部３３は、ＬＤのデータを
読出し、読出した水平同期信号（ＨＳＹＮＣ）および垂
直同期信号（ＶＳＹＮＣ）を水平同期カウンタ３４へ、
また映像信号をバイフェーズコード復号化器３５へそれ
ぞれ出力する。水平同期カウンタ３４は水平同期信号お
よび垂直同期信号を入力して水平同期信号を計数し、バ
イフェーズコードが存在する水平走査線に対する水平同
期信号を計数した際、復号開始信号をバイフェーズコー
ド復号化器３５へ出力する。
読出し、読出した水平同期信号（ＨＳＹＮＣ）および垂
直同期信号（ＶＳＹＮＣ）を水平同期カウンタ３４へ、
また映像信号をバイフェーズコード復号化器３５へそれ
ぞれ出力する。水平同期カウンタ３４は水平同期信号お
よび垂直同期信号を入力して水平同期信号を計数し、バ
イフェーズコードが存在する水平走査線に対する水平同
期信号を計数した際、復号開始信号をバイフェーズコー
ド復号化器３５へ出力する。
【０００４】バイフェーズコード復号化器３５は、水平
同期カウンタ３４から復号開始信号を受け、水平同期信
号、垂直同期信号、およびバイフェーズコードの周波数
より高い周波数のクロック信号に同期してサンプリング
し、サンプリングデータを出力する。
同期カウンタ３４から復号開始信号を受け、水平同期信
号、垂直同期信号、およびバイフェーズコードの周波数
より高い周波数のクロック信号に同期してサンプリング
し、サンプリングデータを出力する。
【０００５】一方、図４に示されるように、バイフェー
ズコードはコードデータの立ち上がりエッジおよび立ち
下がりエッジを判定され、コードデータの立ち上がりエ
ッジが“１”、コードデータの立ち下がりエッジが
“０”と復号される。この判定において、同じデータが
連続する場合には本来のデータエッジの中間のダミーエ
ッジも連続するので、例えば、ＬＤの回転が不安定のた
めタイミングがずれ込んだ場合にはダミーエッジがサン
プリングされる機会が発生する。
ズコードはコードデータの立ち上がりエッジおよび立ち
下がりエッジを判定され、コードデータの立ち上がりエ
ッジが“１”、コードデータの立ち下がりエッジが
“０”と復号される。この判定において、同じデータが
連続する場合には本来のデータエッジの中間のダミーエ
ッジも連続するので、例えば、ＬＤの回転が不安定のた
めタイミングがずれ込んだ場合にはダミーエッジがサン
プリングされる機会が発生する。
【０００６】
【発明が解決しようとする課題】上述した従来のバイフ
ェーズコード復号方式に対する問題点は、ＬＤの回転が
不安定のためタイミングがずれ込んだ場合にはダミーエ
ッジがサンプリングされる機会が発生し、誤判定または
判定不可能になるということである。
ェーズコード復号方式に対する問題点は、ＬＤの回転が
不安定のためタイミングがずれ込んだ場合にはダミーエ
ッジがサンプリングされる機会が発生し、誤判定または
判定不可能になるということである。
【０００７】本発明の課題は、ＬＤの回転速度が不安定
でも映像信号中に含まれるバイフェーズコードを確実に
復号することができるバイフェーズコード復号方式を提
供することである。
でも映像信号中に含まれるバイフェーズコードを確実に
復号することができるバイフェーズコード復号方式を提
供することである。
【０００８】
【課題を解決するための手段】本発明によるバイフェー
ズコード復号方式は、映像信号に含まれるバイフェーズ
コードを復号するバイフェーズコード復号方式におい
て、入力する水平走査線の１区間を計測して、入力する
バイフェーズコードの１ビット期間を演算する一方、入
力するバイフェーズコードの立ち上がりおよび立ち下が
りでエッジパルスを発生し、次いで、このエッジパルス
によりトリガーを与えられ、前記演算された１ビット期
間に基づいて、バイフェーズコードの１ビット期間より
短く、且つバイフェーズコードの１ビット期間の２分の
１より長く予め設定された時期に補償パルスを発生し、
次いで、この補償パルスを前記エッジパルスに重畳して
サンプリングパルスを発生し、このサンプリングパルス
により映像信号からバイフェーズコードを復号してい
る。また、計測する前記水平走査線の１区間は、復号す
るバイフェーズコードを含む水平走査線の一つ前であ
る。
ズコード復号方式は、映像信号に含まれるバイフェーズ
コードを復号するバイフェーズコード復号方式におい
て、入力する水平走査線の１区間を計測して、入力する
バイフェーズコードの１ビット期間を演算する一方、入
力するバイフェーズコードの立ち上がりおよび立ち下が
りでエッジパルスを発生し、次いで、このエッジパルス
によりトリガーを与えられ、前記演算された１ビット期
間に基づいて、バイフェーズコードの１ビット期間より
短く、且つバイフェーズコードの１ビット期間の２分の
１より長く予め設定された時期に補償パルスを発生し、
次いで、この補償パルスを前記エッジパルスに重畳して
サンプリングパルスを発生し、このサンプリングパルス
により映像信号からバイフェーズコードを復号してい
る。また、計測する前記水平走査線の１区間は、復号す
るバイフェーズコードを含む水平走査線の一つ前であ
る。
【０００９】この手段により、バイフェーズコードの１
ビット期間の２分の１より長く予め設定された時期まで
エッジパルスが発生しないことにより次のエッジが本来
のデータエッジであると判断し、バイフェーズコードの
１ビット期間より短く、且つ次のデータエッジにより発
生するエッジパルスを損なわない位置で補償パルスが付
加される。一方、ここで使用される１ビット期間は入力
する水平走査線の一つ前の１区間を計測して求められる
ので、ＬＤの回転速度が安定する以前でも補償パルスが
確実に付加される。
ビット期間の２分の１より長く予め設定された時期まで
エッジパルスが発生しないことにより次のエッジが本来
のデータエッジであると判断し、バイフェーズコードの
１ビット期間より短く、且つ次のデータエッジにより発
生するエッジパルスを損なわない位置で補償パルスが付
加される。一方、ここで使用される１ビット期間は入力
する水平走査線の一つ前の１区間を計測して求められる
ので、ＬＤの回転速度が安定する以前でも補償パルスが
確実に付加される。
【００１０】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１１】図１は本発明の実施の一形態を示す機能ブ
ロック図である。図１に示されたバイフェーズコード復
号方式では、クロック発生回路１、水平同期カウンタ
２、水平区間カウンタ３、計測値レジスタ４、乗算器
５、エッジパルス発生回路６、補償パルス発生回路７、
カウンタ８、加算器９、２分周回路１０、および立上り
判定回路１１により生成されたサンプリングパルスがデ
ータサンプリング回路１２に入力されているものとす
る。
ロック図である。図１に示されたバイフェーズコード復
号方式では、クロック発生回路１、水平同期カウンタ
２、水平区間カウンタ３、計測値レジスタ４、乗算器
５、エッジパルス発生回路６、補償パルス発生回路７、
カウンタ８、加算器９、２分周回路１０、および立上り
判定回路１１により生成されたサンプリングパルスがデ
ータサンプリング回路１２に入力されているものとす
る。
【００１２】従来との相違点は、上記回路構成により、
バイフェーズコードが変化した際に入力データから得ら
れた本来のデータエッジの中間にダミーエッジがないこ
とを判定し、このスペースに補償パルスを生成して入力
データから得られたエッジパルスに追加し、この結果、
１つ置きに発生する本来のデータエッジ位置のパルスを
サンプリングパルスとして出力していることである。
バイフェーズコードが変化した際に入力データから得ら
れた本来のデータエッジの中間にダミーエッジがないこ
とを判定し、このスペースに補償パルスを生成して入力
データから得られたエッジパルスに追加し、この結果、
１つ置きに発生する本来のデータエッジ位置のパルスを
サンプリングパルスとして出力していることである。
【００１３】まず、構成要素について図１を参照して説
明する。
明する。
【００１４】クロック発生回路１は、入力するバイフェ
ーズコードと同期した水平同期信号の一つの水平走査期
間に対して十分にパルス間隔の短い多数のパルスを有す
る駆動クロック信号を発生し、水平区間カウンタ３およ
びエッジパルス発生回路６へ送出する。水平同期カウン
タ２は、ＬＤから出力される水平同期信号および垂直同
期信号を入力し、水平走査線の現在のライン番号を計数
して求め、この計数結果のライン番号を水平区間カウン
タ３およびエッジパルス発生回路６へ出力するものとす
る。
ーズコードと同期した水平同期信号の一つの水平走査期
間に対して十分にパルス間隔の短い多数のパルスを有す
る駆動クロック信号を発生し、水平区間カウンタ３およ
びエッジパルス発生回路６へ送出する。水平同期カウン
タ２は、ＬＤから出力される水平同期信号および垂直同
期信号を入力し、水平走査線の現在のライン番号を計数
して求め、この計数結果のライン番号を水平区間カウン
タ３およびエッジパルス発生回路６へ出力するものとす
る。
【００１５】水平区間カウンタ３では、復号すべきバイ
フェーズコードを含む水平走査線のライン番号が予め指
定されており、この一つ前のライン番号に対する水平走
査線を受けた際、クロック発生回路１から受けている駆
動クロック信号のクロックパルスの計数を開始する。こ
の計数は次の水平同期信号が入力した際に停止するた
め、この計数値は入力する水平走査線の１区間を計測し
ており、水平走査線の周波数が求められると共に、ＬＤ
の回転速度を示す値として計測値レジスタ４で保持され
る。
フェーズコードを含む水平走査線のライン番号が予め指
定されており、この一つ前のライン番号に対する水平走
査線を受けた際、クロック発生回路１から受けている駆
動クロック信号のクロックパルスの計数を開始する。こ
の計数は次の水平同期信号が入力した際に停止するた
め、この計数値は入力する水平走査線の１区間を計測し
ており、水平走査線の周波数が求められると共に、ＬＤ
の回転速度を示す値として計測値レジスタ４で保持され
る。
【００１６】乗算器５は、本来の水平走査線の周期と本
来のバイフェーズコード１ビットの周期との比率データ
を予め設定しており、この比率データと計測値レジスタ
４で保持されている計数値データとの乗算を行なう。こ
の乗算結果は、次の水平走査線のバイフェーズコード１
ビットに対して補償パルスを発生するカウンタ計数値Ａ
（図２参照）となり、補償パルス発生回路７へ送出され
る。
来のバイフェーズコード１ビットの周期との比率データ
を予め設定しており、この比率データと計測値レジスタ
４で保持されている計数値データとの乗算を行なう。こ
の乗算結果は、次の水平走査線のバイフェーズコード１
ビットに対して補償パルスを発生するカウンタ計数値Ａ
（図２参照）となり、補償パルス発生回路７へ送出され
る。
【００１７】この結果、カウンタ計数値Ａは、ＬＤの回
転速度に応じて適切な設定値に演算される。
転速度に応じて適切な設定値に演算される。
【００１８】以降は、図１に図２の波形図を併せ参照し
て説明する。
て説明する。
【００１９】次のエッジパルス発生回路６は、バイフェ
ーズコードデータを含む映像信号データ、クロック発生
回路１の駆動クロック信号、および水平同期カウンタ２
のライン番号を入力する。エッジパルス発生回路６は、
映像信号データを入力しており、水平同期カウンタ２か
らバイフェーズコード復号対象のライン番号を受けた際
に動作を開始し、受けている駆動クロック信号のパルス
によりデータのサンプリングを行ない、データの立ち上
がりと立ち下がりと両方のエッジを判定してエッジパル
スＢを補償パルス発生回路７および加算器９へ出力する
ものとする。
ーズコードデータを含む映像信号データ、クロック発生
回路１の駆動クロック信号、および水平同期カウンタ２
のライン番号を入力する。エッジパルス発生回路６は、
映像信号データを入力しており、水平同期カウンタ２か
らバイフェーズコード復号対象のライン番号を受けた際
に動作を開始し、受けている駆動クロック信号のパルス
によりデータのサンプリングを行ない、データの立ち上
がりと立ち下がりと両方のエッジを判定してエッジパル
スＢを補償パルス発生回路７および加算器９へ出力する
ものとする。
【００２０】補償パルス発生回路７は、エッジパルス発
生回路６が出力するエッジパルスＢを受けた際、カウン
タ８を起動して計数を開始させる。次いで、補償パルス
発生回路７は、次のエッジパルスＢを受ける前に乗算器
５から受けたカウンタ計数値Ａを超えた場合、補償パル
スＣを加算器９へ出力する。一方、補償パルス発生回路
７は、カウンタ計数値Ａを超える前に次のエッジパルス
Ｂを受けた場合、カウンタ８をリセットにより再起動
し、計数を“０”から再開する。
生回路６が出力するエッジパルスＢを受けた際、カウン
タ８を起動して計数を開始させる。次いで、補償パルス
発生回路７は、次のエッジパルスＢを受ける前に乗算器
５から受けたカウンタ計数値Ａを超えた場合、補償パル
スＣを加算器９へ出力する。一方、補償パルス発生回路
７は、カウンタ計数値Ａを超える前に次のエッジパルス
Ｂを受けた場合、カウンタ８をリセットにより再起動
し、計数を“０”から再開する。
【００２１】また、補償パルス発生回路７は、カウンタ
計数値Ａに比例して補償パルスＣの発生までの時間を変
化させる再トリガー可能な単安定マルチバイブレータで
あるものとする。
計数値Ａに比例して補償パルスＣの発生までの時間を変
化させる再トリガー可能な単安定マルチバイブレータで
あるものとする。
【００２２】このように、乗算器５によるカウンタ計数
値Ａは、本来のデータエッジとダミーエッジとの間隔
（データエッジに間隔の半分）を超え、且つ、次のデー
タエッジに発生するエッジパルスＢが正常に得られる位
置に補償パルスＣを発生させているものとする。従っ
て、カウンタ計数値Ａは、データエッジ間隔のほぼ４分
の３またはほぼ５分の３の数値に設定することにしても
よい。
値Ａは、本来のデータエッジとダミーエッジとの間隔
（データエッジに間隔の半分）を超え、且つ、次のデー
タエッジに発生するエッジパルスＢが正常に得られる位
置に補償パルスＣを発生させているものとする。従っ
て、カウンタ計数値Ａは、データエッジ間隔のほぼ４分
の３またはほぼ５分の３の数値に設定することにしても
よい。
【００２３】加算器９は、エッジパルス発生回路６のエ
ッジパルスＢと補償パルス発生回路７の補償パルスＣと
を受けて加算し加算パルスＤを２分周回路１０へ出力す
る。２分周回路１０は、加算パルスＤを２分周して立上
り判定回路１１へ分周パルスＥとして出力する。立上り
判定回路１１は分周パルスＥの立ち上がりを検出してバ
イフェーズコードデータのサンプリングパルスＦをデー
タサンプリング回路１２へ出力している。
ッジパルスＢと補償パルス発生回路７の補償パルスＣと
を受けて加算し加算パルスＤを２分周回路１０へ出力す
る。２分周回路１０は、加算パルスＤを２分周して立上
り判定回路１１へ分周パルスＥとして出力する。立上り
判定回路１１は分周パルスＥの立ち上がりを検出してバ
イフェーズコードデータのサンプリングパルスＦをデー
タサンプリング回路１２へ出力している。
【００２４】データサンプリング回路１２では、映像信
号データが入力されており、立上り判定回路１１から受
けるサンプリングパルスＦにより本来のデータエッジを
サンプリングし、バイフェーズコードが復号できる。
号データが入力されており、立上り判定回路１１から受
けるサンプリングパルスＦにより本来のデータエッジを
サンプリングし、バイフェーズコードが復号できる。
【００２５】上述のように、補償パルスを発生するタイ
ミングは、乗算器から出力されるＬＤの回転速度に応じ
たカウンタ計数値に従うので、ＬＤの回転が不安定で、
バイフェーズコードデータの周波数が不安定でも、直前
の水平同期信号により水平走査線の周波数から現在の水
平走査線の周波数およびバイフェーズコードデータの周
波数を予測することによって回転速度を加味した適切な
位置に補償パルスを発生している。この結果、バイフェ
ーズコードのデータ符号が“０”と“１”との間を変化
してダミーエッジが存在しないため、ビット境界が不明
になった場合でも、ダミーエッジの補償パルスを発生さ
せ、バイフェーズコードデータ１ビットにつき２つのパ
ルスを存在させて２分周することにより、バイフェーズ
コードデータのサンプリングパルスを得ている。
ミングは、乗算器から出力されるＬＤの回転速度に応じ
たカウンタ計数値に従うので、ＬＤの回転が不安定で、
バイフェーズコードデータの周波数が不安定でも、直前
の水平同期信号により水平走査線の周波数から現在の水
平走査線の周波数およびバイフェーズコードデータの周
波数を予測することによって回転速度を加味した適切な
位置に補償パルスを発生している。この結果、バイフェ
ーズコードのデータ符号が“０”と“１”との間を変化
してダミーエッジが存在しないため、ビット境界が不明
になった場合でも、ダミーエッジの補償パルスを発生さ
せ、バイフェーズコードデータ１ビットにつき２つのパ
ルスを存在させて２分周することにより、バイフェーズ
コードデータのサンプリングパルスを得ている。
【００２６】上記説明では、機能ブロックを図示して説
明したが、機能の分離併合などによる機能構成の変更は
上記機能を満たす限り自由であり、上記説明が本発明を
限定するものではない。
明したが、機能の分離併合などによる機能構成の変更は
上記機能を満たす限り自由であり、上記説明が本発明を
限定するものではない。
【００２７】
【発明の効果】以上説明したように本発明によれば、入
力する水平走査線の１区間を計測して入力するバイフェ
ーズコードの１ビット期間を演算する一方、入力するバ
イフェーズコードの立ち上がりおよび立ち下がりでエッ
ジパルスを発生し、次いでこのエッジパルスによりトリ
ガーを与えられ、演算された１ビット期間に基づいて、
バイフェーズコードの１ビット期間より短く、且つ、バ
イフェーズコードの１ビット期間の２分の１より長く予
め設定された時期に補償パルスを発生し、次いでこの補
償パルスを前記エッジパルスに重畳してサンプリングパ
ルスを発生し、このサンプリングパルスにより映像信号
からバイフェーズコードを復号する方法および構成が得
られる。
力する水平走査線の１区間を計測して入力するバイフェ
ーズコードの１ビット期間を演算する一方、入力するバ
イフェーズコードの立ち上がりおよび立ち下がりでエッ
ジパルスを発生し、次いでこのエッジパルスによりトリ
ガーを与えられ、演算された１ビット期間に基づいて、
バイフェーズコードの１ビット期間より短く、且つ、バ
イフェーズコードの１ビット期間の２分の１より長く予
め設定された時期に補償パルスを発生し、次いでこの補
償パルスを前記エッジパルスに重畳してサンプリングパ
ルスを発生し、このサンプリングパルスにより映像信号
からバイフェーズコードを復号する方法および構成が得
られる。
【００２８】この方法および構成によって、バイフェー
ズコードの１ビット期間の２分の１より長く予め設定さ
れた時期までエッジパルスが発生しないことにより次の
エッジが本来のデータエッジであると判断し、バイフェ
ーズコードの１ビット期間より短く且つ次のデータエッ
ジにより発生するエッジパルスを損なわない位置で補償
パルスが付加できるので、確実なサンプリングパルスを
得ることができる。
ズコードの１ビット期間の２分の１より長く予め設定さ
れた時期までエッジパルスが発生しないことにより次の
エッジが本来のデータエッジであると判断し、バイフェ
ーズコードの１ビット期間より短く且つ次のデータエッ
ジにより発生するエッジパルスを損なわない位置で補償
パルスが付加できるので、確実なサンプリングパルスを
得ることができる。
【００２９】また、計測する前記水平走査線の１区間
は、復号するバイフェーズコードを含む水平走査線の一
つ前であることにより、ＬＤの回転速度が不安定であっ
ても正確に映像信号中のバイフェーズコードを復号する
ことができる。
は、復号するバイフェーズコードを含む水平走査線の一
つ前であることにより、ＬＤの回転速度が不安定であっ
ても正確に映像信号中のバイフェーズコードを復号する
ことができる。
【図１】本発明の実施の一形態を示す機能ブロック図で
ある。
ある。
【図２】図１の主要箇所における出力波形の一形態を示
す波形図である。
す波形図である。
【図３】従来の一例を示す機能ブロック図である。
【図４】バイフェーズコードの一例を示す説明図であ
る。
る。
１ クロック発生回路 ２ 水平同期カウンタ ３ 水平区間カウンタ ４ 計測値レジスタ ５ 乗算器 ６ エッジパルス発生回路 ７ 補償パルス発生回路 ８ カウンタ ９ 加算器 １０ ２分周回路 １１ 立上り判定回路 １２ データサンプリング回路
Claims (5)
- 【請求項１】 映像信号に含まれるバイフェーズコード
を復号するバイフェーズコード復号方式において、入力
する水平走査線の１区間を計測して入力するバイフェー
ズコードの１ビット期間を演算する手段と、入力するバ
イフェーズコードの立ち上がりおよび立ち下がりでエッ
ジパルスを発生する手段と、この発生したエッジパルス
によりトリガーを与えられ、前記演算する手段で演算さ
れた１ビット期間に基づいて、バイフェーズコードの１
ビット期間より短く、且つバイフェーズコードの１ビッ
ト期間の２分の１より長く予め設定された時期に補償パ
ルスを発生する手段と、この補償パルスを前記エッジパ
ルスに重畳してサンプリングパルスを発生する手段と、
このサンプリングパルスにより映像信号からバイフェー
ズコードを復号する手段とを備えることを特徴とするバ
イフェーズコード復号方式。 - 【請求項２】 請求項１において、計測する前記水平走
査線の１区間は、復号するバイフェーズコードを含む水
平走査線の一つ前であることを特徴とするバイフェーズ
コード復号方式。 - 【請求項３】 映像信号に含まれるバイフェーズコード
を復号するバイフェーズコード復号方式において、入力
するバイフェーズコードと同期した水平同期信号の１水
平走査期間に十分にパルス間隔の短い多数のパルスを有
する駆動クロック信号を発生するクロック発生回路と、
このクロック信号により入力する水平同期信号の１区間
を計測する水平区間カウンタと、入力するバイフェーズ
コードの立ち上がりおよび立ち下がりでエッジパルスを
発生するエッジパルス発生回路と、このエッジパルス発
生回路が発生するエッジパルスによりトリガーを与えら
れ、前記水平区間カウンタにより計測された数値に基づ
いて、バイフェーズコードの１ビット期間より短く、且
つバイフェーズコードの１ビット期間の２分の１より長
く予め設定された時期に補償パルスを発生する補償パル
ス発生回路と、この補償パルスを前記エッジパルス発生
回路のエッジパルスに重畳して２分周した波形の立ち上
がりでサンプリングパルスを発生する立上り判定回路と
を備え、このサンプリングパルスにより映像信号からバ
イフェーズコードを復号することを特徴とするバイフェ
ーズコード復号方式。 - 【請求項４】 請求項３において、水平同期信号および
垂直同期信号を入力して水平走査線を計数し、バイフェ
ーズコードを復号する１つ前の水平走査線を通知出力す
る水平走査線カウンタを備え、前記水平区間およびエッ
ジパルス発生回路は、この水平走査線カウンタの通知出
力を受けて動作を開始することを特徴とするバイフェー
ズコード復号方式。 - 【請求項５】 請求項３において、前記水平区間カウン
タの計測値と、予め保持している本来の水平走査線の周
期と本来のバイフェーズコード１ビットの周期との比率
データとを乗算して、バイフェーズコードの１ビット期
間より短く、且つバイフェーズコードの１ビット期間の
２分の１より長い駆動クロック数を生成して出力する乗
算器と、駆動を受けて計数を開始し計数値を出力するカ
ウンタとを備え、前記補償パルス発生回路は、前記エッ
ジパルス発生回路のエッジパルスを受けた際に前記カウ
ンタを駆動して計数値を受け、前記乗算器の駆動クロッ
ク数に達した際に補償パルスを発生することを特徴とす
るバイフェーズコード復号方式。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8124288A JP2862076B2 (ja) | 1996-05-20 | 1996-05-20 | バイフェーズコード復号方式 |
| KR1019970019495A KR100254835B1 (ko) | 1996-05-20 | 1997-05-20 | 바이페이즈코드복호방법및시스템 |
| US08/859,175 US5953063A (en) | 1996-05-20 | 1997-05-20 | Bi-phase code decoding system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8124288A JP2862076B2 (ja) | 1996-05-20 | 1996-05-20 | バイフェーズコード復号方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09312572A JPH09312572A (ja) | 1997-12-02 |
| JP2862076B2 true JP2862076B2 (ja) | 1999-02-24 |
Family
ID=14881635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8124288A Expired - Lifetime JP2862076B2 (ja) | 1996-05-20 | 1996-05-20 | バイフェーズコード復号方式 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5953063A (ja) |
| JP (1) | JP2862076B2 (ja) |
| KR (1) | KR100254835B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100773332B1 (ko) * | 2006-04-11 | 2007-11-05 | 한국전자통신연구원 | 변조 장치, 복조 장치 및 무선 모뎀 |
| US7991080B2 (en) * | 2006-07-20 | 2011-08-02 | Broadcom Corporation | RFID decoding subsystem with decode module |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4608702A (en) * | 1984-12-21 | 1986-08-26 | Advanced Micro Devices, Inc. | Method for digital clock recovery from Manchester-encoded signals |
| JPS6330026A (ja) * | 1986-07-23 | 1988-02-08 | Hitachi Ltd | Ｐｃｍデ−タ再生装置 |
| JPH0787380B2 (ja) * | 1986-08-22 | 1995-09-20 | 株式会社日立製作所 | ＣＭｉ復号回路 |
| US5185766A (en) * | 1990-04-24 | 1993-02-09 | Samsung Electronics Co., Ltd. | Apparatus and method for decoding biphase-coded data |
| KR0145009B1 (ko) * | 1993-06-28 | 1997-05-22 | 김광호 | 광디스크의 회전제어방법 및 장치 |
-
1996
- 1996-05-20 JP JP8124288A patent/JP2862076B2/ja not_active Expired - Lifetime
-
1997
- 1997-05-20 KR KR1019970019495A patent/KR100254835B1/ko not_active IP Right Cessation
- 1997-05-20 US US08/859,175 patent/US5953063A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5953063A (en) | 1999-09-14 |
| KR100254835B1 (ko) | 2000-05-01 |
| KR970078567A (ko) | 1997-12-12 |
| JPH09312572A (ja) | 1997-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940010037A (ko) | 다중화 데이터 분리 장치 | |
| KR950006811A (ko) | 디스크 재생 장치, 신호 처리 회로, 재생 속도 검출 회로 및 재생방법 | |
| JP2862076B2 (ja) | バイフェーズコード復号方式 | |
| JPH10247377A (ja) | タイムコード生成装置 | |
| JP5539637B2 (ja) | リニアタイムコードデータを生成するシステムおよび方法 | |
| KR860002930A (ko) | 기준신호 재생장치 | |
| KR900010709A (ko) | 회전체의 회전 속도를 제어하는 디지탈 서보 시스템 | |
| JP4486871B2 (ja) | 信号デコード装置及び信号デコード方法 | |
| SU1205180A1 (ru) | Устройство детекмировани сигналов воспроизведени с магнитного диска | |
| KR19980054686A (ko) | 전동기에 있어서 속도검출방법 및 장치 | |
| GB2060312A (en) | Improved digital on video recording and playback system | |
| JP3050179B2 (ja) | 垂直タイミング信号生成回路 | |
| KR100229991B1 (ko) | 전송 스트림의 타임 스템프 첨가 장치 | |
| KR940001133Y1 (ko) | 디지탈 브이씨알 서보에서의 위상 검출회로 | |
| JPH0738535A (ja) | ノイズ除去回路 | |
| JP2823015B2 (ja) | 映像信号の情報信号読み取り回路 | |
| JP2000260131A (ja) | 同期信号の検出保護方法およびその検出保護回路 | |
| JPH05315910A (ja) | デューティ比判定回路 | |
| JP2990744B2 (ja) | ジョグ装置 | |
| JPH0620390A (ja) | 同期パターン検出装置 | |
| JP2007157225A (ja) | データ同期装置 | |
| JP2989980B2 (ja) | 同期引込方法とその装置 | |
| KR0149034B1 (ko) | 광디스크 재생장치의 바이페이즈 데이터 디코딩회로 | |
| KR970023236A (ko) | 디지탈신호 기록/재생시스템에 있어서 프레임코드/시간코드 호환장치 | |
| JPS6058719A (ja) | パルス列検出方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981111 |