JP5539637B2

JP5539637B2 - リニアタイムコードデータを生成するシステムおよび方法

Info

Publication number: JP5539637B2
Application number: JP2008227351A
Authority: JP
Inventors: クーペンスクリス
Original assignee: ジーブイビービーホールディングスエス．エイ．アール．エル．
Priority date: 2007-09-07
Filing date: 2008-09-04
Publication date: 2014-07-02
Anticipated expiration: 2028-09-04
Also published as: EP2034486A2; US8290106B2; EP2034486A3; US20090067561A1; JP2009065667A; EP2034485A1

Description

本発明は、デジタルビデオカメラシステムにおけるリニアタイムコードデータの生成に関する。

デジタルビデオカメラが映画産業においてますます使用されるにつれて、タイムコードデータをデジタルビデオカメラに組み込むための信頼性のあるシステムおよび方法が、ますます望まれるようになっている。リニアタイムコード（ＬＴＣ：Linear Time Code）データ（長手方向タイムコード(Longitudinal Time Code)データとも呼ばれる）は、映画産業で広く使用されており、同期／タイムコードデータソースとしてデジタルビデオシステムにも適している。

Ｏｇａｗａ他による特許文献１には、タイムコードを処理する方法および装置が開示されている。具体的には、Ｏｇａｗａ他により記載された方法は、時分秒フレームからなるタイムコードデータを所定のシステムのイメージ情報に付随するようにタイムコードを処理する方法である。タイムコードデータは、所定のシステムのイメージ情報を別のシステムのイメージ情報に変換するとき、別のシステムのイメージ情報にマッピングされる。タイムコードは、所定のシステムのイメージ情報に付随するタイムコードデータを総フレーム数ｘに変換するステップと、タイムコードデータに対する変換タイムコードデータの総フレーム数ｙを総フレーム数ｘから計算するステップと、総フレーム数ｙから変換タイムコードデータを生成するステップとを含むイメージ情報システムの変換時にマッピングされる。

非特許文献１には、タイムコード受信機／発生器が開示されている。ＳＭＰＴＥタイムコード受信機／発生器は、マルチメディアの視覚および音のイベントに関するタイミング調整を提供するＶＬＳＩデバイスである。これはＰＣマルチメディア環境を目的としているが、ＬＴＣ（Longitudinal Time Code）フォーマットおよび／またはＶＩＴＣ（Vertical Interval Time Code）フォーマットにおけるＳＭＰＴＥタイムコード発生および／または受信、およびＭＴＣ（MIDI Time Code）変換を必要とする製品に組み込むことができる。

非特許文献２には、ＦＰＧＡで実装可能なＳＭＰＴＥ１２Ｍ準拠のＬＴＣ受信機および送信機が開示されている。送信および受信の両方のデバイスのクロックレートは２７ＭＨｚであり、このクロックレートにより、これらのデバイスはビデオ中心製品への組み込みに適している。送信機シンボルデータレートは、８０ｘで対応するビデオフレームレートに固定されている。ＬＴＣバイフェーズマークの符号化出力ストリームを外部垂直同期パルスに位相同期させることができ、またはＬＴＣバイフェーズマークの符号化出力ストリームは対応するビデオの垂直位相に対してフリーラン（free run）することができる。ＬＴＣ受信機のビットレートは、２７ＭＨｚクロックに非同期とすることができる。ＰＬＬ回路は必要ではない。ＬＴＣ受信機は、フレームベースのデータを復号するために、ＵＡＲＴ（Universal Asynchronous Receiver-Transmitter）の原理で動作する。すなわち、シンボルレートよりはるかに高いクロックレートで動作するロジックは、同期ビットの同期パターンおよびシンボル間隔を同時に検出する。この情報を使用して、その特定のフレームの実際のデータビットを復号する。ロジックは、変化するシンボルレートにフレームごとのベースで適応する。

非特許文献３には、ＬＴＣ発生器（LTC Generator）が開示されている。ＬＴＣ発生器のコア（core）は、その１６ビット幅マイクロプロセッサ（μＰ）インタフェースから８０ビットのＳＭＰＴＥ／ＥＢＵオーディオＬＴＣ(Longitudinal Time Code)を受け入れる。ＬＴＣ発生器は、着信基準信号の立下り（falling edge）に同期し、受信したタイムコードの伝送を開始する。８０ビット長のタイムコードは、直列化されて、バイフェーズマーク符号化され、ビデオフレームの全体にわたって伝送される。簡単な外部アナログオーディオインタフェースが、デジタルＬＴＣビットストリームを適切に形作る（shape）（ゲイン（gain）および勾配（slope）の調整）のに必要である。

非特許文献４には、公称レート（nominal rate）６０、５９．９４、５０、３０、２９．９７、２５、２４および２３．９８フレーム／秒で動作するテレビ、映画および付随するオーディオシステムにおける使用のためのデジタルタイムコードおよびデジタル制御コードが開示されている。該刊行物は、タイムアドレス、バイナリグループ、およびフラグビット構造を定義する。該刊行物は、バイナリグループフラグ割り当て、リニアタイムコード移送、およびバーティカルインターバルタイムコード(vertical interval time code)移送も定義する。さらに、該刊行物は２つの主要データ構造、すなわちＬＴＣとＶＩＴＣを定義する。該刊行物は、５２５／５９．９４および６２５／５０アナログシステムのみのＶＩＴＣ変調および位置を定義する。

Ｓｍｉｔｈ他による特許文献２には、データベースにタイムコードを記録する方法が開示されており、その方法は対象メディアにおけるビデオセグメントの検索を容易にしつつ、元のソースタイムコードを再生時に利用可能にする。ソースメディアからのビデオセグメントは対象メディアに記録されるので、ビデオセグメントの最初のフレームからタイムコードが抽出されて保持される。ビデオセグメントのフレーム数をカウントして継続期間を決定し、ビデオセグメントの終わりに、抽出されたタイムコードは、継続期間および対象メディアのどこにビデオセグメントが格納されているかを示すロケーションコードと一緒に、「ブレーク（break）」エントリとしてデータベースのブレークテーブルに格納されるデータ構造内に形成される。ブレークテーブルはソートされ、ブレークエントリの全ての重複を取り除くように最適化され、新しいブレークエントリの後にその度に更新される。

Ｒｏｄｉｇａｓｔ他による特許文献３には、オーディオ信号と、インプリントされたタイムコード（imprinted time code）を各フレームが含む複数のフレームを備えた映画フィルムとを同期させるデバイスが開示されている。該デバイスは、検出された一連のタイムコードを取得するために、一連のフレームのインプリントされたタイムコードを検出する手段を含む。さらに、初期値に基づいて一連の合成タイムコードを生成するように実装されるタイムコード発生器が提供される。タイムコード発生器に初期値を提示するために、復号器がさらに提供され、検出された一連のタイムコードの或るタイムコードを復号する。検出されたタイムコードと対応する合成タイムコードは比較され、位相偏移が偏移閾値超であるとわかると、このフレームの合成タイムコードをその時間的長さに関して変更するように操作する。この合成タイムコードは、次いで、このフレームに関連付けられるオーディオ信号のサンプルを、時間制御されたやり方でフレームに関する合成タイムコードの検出に応答して提供するように実装される、オーディオ処理手段を提供する。したがって、柔軟なシステムが得られ、特に同期目的でオーディプレーヤに所定の合成タイムコードまたは操作された合成タイムコードが提供されるので、このシステムによって任意の数のオーディオプレーヤを映画フィルムと同期させることができる。

Ｃｉａｒｄｉによる特許文献４には、映画およびテレビならびに付随するオーディオとともに使用されるタイプのＬＴＣフレームを受信して復号するＬＴＣ受信機が開示されている。該受信機は、第１のカウンタを含み、該第１のカウンタは、バイフェーズマーク信号間隔の継続期間内の基準クロック周期数を測定し、ＬＴＣフレームからペイロードを抽出するタイミング基準をもたらす。第２のカウンタは、ＬＴＣフレーム内の同期フィールドを検出してＬＴＣフレーム方向を確立する。第３のカウンタは、ＬＴＣフレーム内のシンボル数をカウントする働きをする。第１、第２、および第３のカウンタのカウントに応答する状態マシンは、（ａ）着信ＬＴＣフレーム内の有効な同期シーケンスを検出し、（ｂ）ＬＴＣフレーム方向を決定し、（ｃ）ＬＴＣフレームからペイロード情報を復号し（抽出し）、そして（ｄ）ペイロード情報をＬＴＣフレーム方向によって決定された順序で転送する働きをする。

Ｈｏｓｏｄａ他による特許文献５が開示するシステムでは、秒当たりフレーム数を変更するフォーマット変換が実施されたイメージ信号に対応するタイムコード信号を伝送するときに、フォーマット変換によってイメージ信号が変更されるイメージデータのフレーム位置を示す情報を、伝送するタイムコード信号に添付する。あるいは、フォーマット変換のフレーム変換サイクルとタイムコード進行との間の同期状態を示す情報を、タイムコード信号に添付する。前述の手法では、フレーム位置とタイムコードとの間の関係を、正確に把握することができる。さらに、二次変換（逆変換）が、タイムコード信号を用いて、イメージ信号に対して正確に実行される。

Ｉｍａｈａｓｈｉ他による特許文献６が開示する方法および装置は、複数のピクチャまたはフレームを表し、かつ素材データに付随するタイムコード情報が各ピクチャに記述または挿入されるピクチャレイヤを含む複数のレイヤを有する、符号化データストリームを生成する。このようなタイムコード情報を、符号化データストリームのピクチャレイヤのユーザデータエリアに挿入することができる。

Ａｓａｉ他による特許文献７は、記録テープのフィード方向を検出する方向検出器を開示する。タイマは、クロック信号のパルスを計数し、第１の計数値を表す信号を出力処理する。記録テープから再生された入力タイムコード信号によって表される第１のビットに関連するパルス幅に相当する第２のカウント値が生成される。第１の時点で発生する第１のカウント値と第２のカウント値とが加算され、第１の加算結果値になる。出力タイムコード信号は、タイマの出力信号によって現在表されている第１のカウント値が第１の加算結果値に等しくなるとき、反転される。第２のビットは、方向検出器によって検出された方向に応答して、入力タイムコード信号によって表されるビットの中から選択される。選択される第２のビットは、検出方向が正方向と一致するとき、通常の時間方向で第１のビットに隣接する。選択される第２のビットは、検出方向が逆方向と一致するとき、逆の時間方向で第１のビットに隣接する。第２のビットに関連するパルス幅に相当する第３のカウント値が生成される。第１の時点後の第２の時点で発生する第１のカウント値と第３のカウント値とが加算され、第２の加算結果値になる。第１の加算結果値が第２の加算結果値に更新される。
米国特許第５，８５７，０４４号明細書米国特許第６，０４４，１９７号明細書米国公開特許第２００６００８７４５８号公報米国公開特許第２００６０２２７８７９号公報米国公開特許第２００５０１６２５４６号公報米国公開特許第２００１０００１０２３号公報米国特許第６，２２２，９８０号明細書 "SMTP Time Code Receiver/Generator" Integrated Circuit Systems, Inc., Publication No.ICS2008B, Rev. D, April 2005 John Ciardi, "FPGA-Based LTC Receiver and Transmitter Functional Specification", May 8, 2003 Deltatec, "Longitudinal Time Code Generator(LTC Generator), Product Specification", February 2004 Society of Motion Picture and Television Engineers, "Time and Control Code, SMPTE Standard for Television", April 2007

本発明は、タイムコードデータをデジタルビデオカメラに組み込むための信頼性のあるシステムおよび方法が望まれていることに鑑みて、出力されるリニアタイムコードデータのビットが自動的に分配されるように、リニアタイムコードデータを生成するＬＴＣ発生器および方法を提供することを目的とする。

好ましくは、本発明の実施形態は、出力されたリニアタイムコードデータを自動的にビット分配するＬＴＣ発生器を提供する。

本発明に従ってＬＴＣデータを生成するように構成されるＬＴＣ発生器を、請求項１に示す。ＬＴＣ発生器は、ビデオデータのフレーム時間の始まりに対応するフレーム同期入力を検出し、かつフレーム同期入力に対応する第１の同期信号を生成するように構成される、立上り検出器（rising edge detector）を備える。ＬＴＣ発生器はまた、フレーム時間内のクロックサイクル数をカウントするように構成されるフレーム長測定ブロックと、フレーム時間内のクロックサイクル数に基づいてフレーム時間のビットレートを決定するように構成されるビットレート計算機とを備える。ビットレートに対応する第２の同期信号を生成するように構成されるビットレートカウンタブロックも、ＬＴＣ発生器に含まれ、第１の同期信号に従ってＬＴＣデータの最初のデータビットをデジタルビットストリームに挿入し、第２の同期信号に従ってＬＴＣデータのその後のデータビットをデジタルビットストリームに挿入するように構成される出力デバイス（３１０）も同様に含まれる。

出力デバイスは、ビデオデータのフレームが標準解像度（standard definition）のビデオデータを含む場合、単一のフレーム時間にわたってＬＴＣデータを挿入するように構成されることがある。さらに、出力デバイスは、ビデオデータフレームが高解像度（high definition）のビデオデータを含む場合、２フレーム時間にわたってＬＴＣデータを挿入するように構成されることがある。本発明の好ましい実施形態では、出力デバイスは、対応するビデオデータのフレームに関連してＬＴＣデータを格納するように構成される。

本発明に従ってＬＴＣデータをデジタルビットストリームに適用する方法を、請求項６に記載している。本方法は、ビデオデータの１フレーム時間内のクロックサイクル数をカウントすることと、該フレーム時間内のクロックサイクル数に基づいてフレーム時間のビットレートを決定することとを含む。本方法は、フレーム時間の始まりに対応する第１の同期信号に従ってリニアタイムコードデータの最初のデータビットをデジタルビットストリームに挿入することと、ビットレートに対応する第２の同期信号に従ってリニアタイムコードデータのその後のデータビットをデジタルビットストリームに挿入することとをさらに含む。

ＬＴＣデータをデジタルビットストリームに適用する方法は、ビデオデータのフレームが標準解像度のビデオデータを含む場合、ＬＴＣデータを１フレーム時間にわたって挿入することをさらに含むことができる。さらに、本方法は、ビデオデータフレームが高解像度のビデオデータを含む場合、ＬＴＣデータを２フレーム時間にわたって挿入することを含むことができる。

ＬＴＣデータを適用する方法は、好ましくは、対応するビデオデータフレームに関連してＬＴＣデータを格納することを含む。

本発明の好ましい実施形態を、添付の図面を参照して説明する。好ましい実施形態は、単に本発明を例示するだけである。複数の可能性ある修正形態が、当業者には明らかである。本発明の主旨および範囲は、本出願の添付の特許請求の範囲において定義される。

図１は、本発明の例示的実施形態にかかる例示的なデジタルビデオカメラシステム１００を示す。図１に示される機能ブロックは、ハードウェア要素（回路を含む）、ソフトウェア要素（マシン読み取り可能な媒体に格納されるコンピュータコードを含む）、またはハードウェア要素とソフトウェア要素の両方の組み合わせを備えることができることを当業者は認識されよう。

カメラシステム１００は、レンズ１０２を備える。イメージセンサブロック１０４は、レンズ１０２を通して赤、緑、および青のイメージをキャプチャする個別のセンサを有する３ｘイメージセンサを備える。イメージセンサブロック１０４を色分解プリズム（color separation prism）に接着する（glue）ことができる。イメージセンサは、キャプチャされたイメージに対応する信号を、センサパルスボードと前処理のブロック１０６に送達する。前処理ブロック１０６は、信号をさらに処理するためにビデオ処理ブロック１０８に送達する前に、例えば不要な信号（unwanted signal）の除去、振幅および黒レベルの補正などによって信号を調整する。センサパルスボード１０６は、タイミングおよび電圧に関して適切なパルスでイメージセンサブロック１０４のアナログイメージセンサを駆動する。センサパルスボード１０６はまた、ＬＴＣ発生器１１０およびプロセッサ１１２へのフレーム同期信号（ＦＳ：frame synchronization signal）を作成する。フレーム同期信号は、ビデオイメージデータの各フレームの始まりに生成される。プロセッサ１１２の制御下では、ビデオ処理ブロック１０８は、イメージセンサブロック１０４によってキャプチャされた一連のイメージに対応するビデオ出力信号を作成する。

プロセッサ１１２は、カメラシステム１００の操作の全体を制御することを、当業者は認識されよう。メモリ１１４は、プロセッサ１１２と動作可能に結合される。メモリ１１４は、簡潔さのために図１では単一のブロックで図示されていることを当業者は認識されよう。実際には、メモリ１１４は、各々が異なる機能を実行する揮発性メモリ部分と不揮発性メモリ部分とを備えることができる。例えば、メモリ１１４の揮発性メモリ部分は、プロセッサ１１２にカメラシステム１００の全体的な操作を制御させるコンピュータ読み取り可能な命令を格納することができる。さらに、メモリ１１４の不揮発性メモリ部分は、カメラシステム１００によって記録されるビデオイメージを格納することができる。

以下で詳細に説明されるように、ＬＴＣ発生器１１０は、カメラシステム１００によってキャプチャされたイメージに関連するＬＴＣデータを生成する。ＬＴＣデータには、プロセッサ１１２によって提供されるタイムコードデータが含まれる。好ましくは、カメラシステム１００は、記録されたイメージデータに関連するメモリ１１４などのメモリに、ＬＴＣ発生器１１０によって生成されるＬＴＣデータを格納する。

図２は、本発明の例示的実施形態にかかるＬＴＣ発生器１１０のブロック図である。ＬＴＣ発生器１１０は、クロック入力２０２、フレーム同期（図１からのＦＳ）入力２０４、およびタイムコード（図１からのＴＣ）入力２０６を受け取る。これらの入力に基づいて、ＬＴＣ発生器１１０は、ビデオデータが記録されるときにビデオデータに関連付けて格納されるＬＴＣデータ出力２０８を作成する。

図３は、図２に示されるリニアタイムコード発生器の機能ブロック図である。図３に示される種々の機能ブロックは、ハードウェア要素（回路を含む）、ソフトウェア要素（メモリ１１４などのマシンで読み取り可能な媒体に格納されたコンピュータコードを含む）、またはハードウェア要素とソフトウェア要素の両方の組み合わせを備えることができることを当業者は認識されよう。好ましくは、ＬＴＣ発生器１１０は、ＦＰＧＡ（field programmable gate array）などを用いて、プログラマブルなデジタルロジックで実装される。

立上り検出器３０２は、ビデオデータの新しいフレームの始まりを示すフレーム同期信号２０４を受け取る。図３に示されるように、立上り検出器３０２は、ビデオデータの新しいフレームの始まりに対応する信号をＬＴＣ発生器１１０の他の機能ブロックに送達して、その操作を同期させる。

ＬＴＣデータは典型的に、ビデオフレーム当たり８０ビットのデータを備えることを当業者は認識されよう。これらのビットを、６４ビットのタイムコードデータと同期および方向シーケンスを備える１６ビットとにグループ化することができる。遷移は各ビットセルの境界で生じる。論理的遷移が表されると、特別な遷移（extra transition）がそのビットセルの中央で生じる。

典型的なフレームレートには、３０フレーム／秒（ｆｐｓ）、２９．９７ｆｐｓ、２５ｆｐｓ、２４ｆｐｓ、および２３．９８ｆｐｓが含まれる。好ましくは、８０ビットのＬＴＣデータは、所定の閾値の例えば３０ヘルツ以下のフレームレートに対して、１フレーム時間にわたって均等に間隔を置いて配置される。フレームレートが所定の閾値の例えば３０ヘルツ超の場合（５０Ｈｚまたは６０Ｈｚの高解像度ビデオ信号の場合であろう）、基準フレーム時間は１フレームではなく２フレームにわたって間隔を置いて配置されることがある。

フレーム長測定ブロック３０４は、適用されたクロック信号２０２のクロックサイクル単位でフレーム長を測定する。次に、以下の式に従って計算を実行し、ビットレートを決定する。
２×ビットレート＝２^ｎ×ｘ／クロックサイクル単位のフレーム時間

ＬＴＣデータの各コンポーネントに８０ビットのタイムコード情報ワード（time code information word）を利用する本発明の例示的実施形態では、変数ｘの値は、１６０、またはＬＴＣデータの各コンポーネントのビット数の２倍である。本式においてタイムコード情報のビット数を２倍にすることは、ＬＴＣデータがバイフェーズマーク符号化である場合に必要である。ｎの値の選択は、正確さと性能（例えば、速度）との間の折り合い（compromise）を表すことを、当業者は認識されよう。ｎの値が小さいと、正確さの劣る結果を生じるがリソースの利用が少ない。ｎの値が大きいと、より正確な結果を生じるが追加のシステムリソースを要する。ｎの値３２は、十分に正確で、最後のイネーブルパルス（enable pulse）に対して最大偏移＋／−１クロックサイクルを有し、これは望ましい値であるように思われる。ｎの値２４を試みたが、これは数クロックサイクルの不正確さを有するように思われる。しかし、正確さは、クロック周波数にも依存するので、ｎの値は異なるものとすることができる。一般的に言うと、クロック周波数が低いほど、小さいｎの値を選択することができる。低いクロック周波数は、低解像度にもなる。

割り算（division）は、好ましくは、引き算（subtraction）が連続的に行われる長除法（long division）としてビットレート計算機ブロックによって実行される。計算されたビットレートは、フレーム時間の１／１６０でイネーブルパルスを作成するビットレートカウンタ３０８に送達される。これらのイネーブルパルスは、フレーム同期立上り検出器からのストローブパルス（strobe pulse）とともに、出力シフトレジスタ３１０を制御する。ＬＴＣデータの最初のビットは、フレーム同期入力２０４に応答して立上り検出器３０２によって生成される立上りパルス（rising edge pulse）で提示される。残りの１５９個のシフトパルスは、ビットレートカウンタ３０８によって供給される。合計１６０個のシフトパルスの使用により、標準解像度ビデオのビデオフレーム（フレーム当たり８０ビットのＬＴＣデータ）または高解像度ビデオのビデオフレーム（２フレーム時間にわたって分配される８０ビットのＬＴＣデータ）のいずれかへのＬＴＣデータの自動分配が可能になる。ＬＴＣデータ出力２０８は、好ましくは、カメラシステム１００（図１）によって記録された対応するビデオデータフレームに関連して格納される。

ビットレートは、本発明の例示的実施形態において計算されるので、ＬＴＣデータの適用（application）はクロック周波数のフレーム長（フレームレート）に依存しないことを、当業者は認識されよう。

本発明の好ましい実施形態では、フレーム長測定は２４ビットカウンタで行われる。測定の間、カウンタはオーバフローしてはならない。最長フレーム時間の４１．７ミリ秒（２３．９８Ｈｚに相当）でさえ、最大理論クロック周波数は４００ＭＨｚを超えるべきでない。この限界以下の任意のクロック周波数は、特定の実施形態の設計の検討によって容認された場合（例えば、特定のＦＰＧＡデバイスの制限）に許容される。低い周波数は、出力解像度のみに影響を及ぼす。例えば、１０ＭＨｚは１００ナノ秒の解像度を有する。

ＬＴＣ発生器１１０が正しい速度値を作成するのに１フレーム時間よりほんの少し長い時間を要することを、当業者は認識されよう。例示的な実施形態では、ＬＴＣ発生器１１０は、２フレーム時間後に正しいタイミングのタイムコードを作成する。第１のフレーム時間を使用して、フレーム長および第２のフレーム時間の始まりを測定し、ビットレートは、ビットレート計算機ブロック３０６によって計算される。ＬＴＣ発生器１１０は、好ましくは、フレームレートが一定であるときに動作する。したがって、本発明の例示的実施形態は、デジタルビデオカメラシステムにおける使用によく適している。

本発明の上記で列挙した機能のいずれかを組み合わせることが望ましい場合があることを、当業者は認識されよう。

本発明の例示的実施形態にかかるデジタルビデオカメラシステムのブロック図である。本発明の例示的実施形態にかかる、図１に示されるデジタルビデオカメラシステムのコンポーネントを備えるリニアタイムコード発生器のブロック図である。図２に示されるリニアタイムコード発生器の機能ブロック図である。

Claims

リニアタイムコード（ＬＴＣ）データ（２０８）を生成するように構成されるリニアタイムコード（ＬＴＣ）発生器（１１０）であって、
ビデオデータのフレーム時間の始まりに対応するフレーム同期入力（２０４）を検出し、前記フレーム同期入力（２０４）に対応する第１の同期信号を生成するように構成される検出器（３０２）と、
前記フレーム時間内のクロックサイクル数をカウントすることにより、前記ビデオデータのフレーム長をクロックサイクル単位で決定するように構成されるフレーム長決定ブロック（３０４）と、
クロックサイクル単位の前記フレーム長から決定されるビットレートに対応する第２の同期信号を生成するように構成されるビットレートカウンタブロック（３０８）と、
前記第１の同期信号に従って前記ＬＴＣデータ（２０８）の最初のデータビットをデジタルビットストリームに挿入し、前記第２の同期信号に従って前記ＬＴＣデータ（２０８）のその後のデータビットを前記デジタルビットストリームに挿入するように構成される出力デバイス（３１０）と
を備え、
前記ＬＴＣデータの適用が前記フレーム長に依存しないことを特徴とするリニアタイムコード（ＬＴＣ）発生器（１１０）。
前記出力デバイス（３１０）は、ビデオデータのフレームが所定の閾値以下のフレームレートを有する場合、前記ＬＴＣデータ（２０８）を１フレーム時間にわたって挿入するように構成されることを特徴とする請求項１に記載のリニアタイムコード（ＬＴＣ）発生器（１１０）。
前記出力デバイス（３１０）は、前記ビデオデータのフレームが所定の閾値より上のフレームレートを有する場合、前記ＬＴＣデータ（２０８）を２フレーム時間にわたって挿入するように構成されることを特徴とする請求項１または２に記載のリニアタイムコード（ＬＴＣ）発生器（１１０）。
前記出力デバイス（３１０）は、前記ＬＴＣデータ（２０８）を対応するビデオデータフレームに関連付けて格納するように構成されることを特徴とする請求項１から３のいずれかに記載のリニアタイムコード（ＬＴＣ）発生器（１１０）。
前記ビットレートは、ｘが前記ＬＴＣデータ（２０８）のタイムコード情報ワード長の２倍である、式
２×ビットレート＝２ ^ｎ×ｘ／クロック単位のフレーム時間
に従って決定されることを特徴とする請求項１から４のいずれかに記載のリニアタイムコード（ＬＴＣ）発生器（１１０）。
リニアタイムコード（ＬＴＣ）データ（２０８）をデジタルビットストリームに適用する方法であって、
ビデオデータのフレーム時間内のクロックサイクル数をカウントするステップと、
前記フレーム時間内のクロックサイクル数をカウントすることによって、前記ビデオデータのフレーム長をクロックサイクル単位で決定するステップと、
前記フレーム時間の始まりに対応する第１の同期信号に従って、前記ＬＴＣデータ（２０８）の最初のデータビットを前記デジタルビットストリームに挿入するステップと、
クロックサイクル単位の前記フレーム長から決定されるビットレートに対応する第２の同期信号に従って、前記ＬＴＣデータ（２０８）のその後のデータビットを前記デジタルビットストリームに挿入するステップと
を含み、
前記ＬＴＣデータ（２０８）の適用が前記フレーム長に依存しないことを特徴とする方法。
ビデオデータのフレームが所定の閾値以下のフレームレートを有する場合、前記ＬＴＣデータ（２０８）を１フレーム時間にわたって挿入するステップ
を含むことを特徴とする請求項６に記載のリニアタイムコード（ＬＴＣ）データ（２０８）をデジタルビットストリームに適用する方法。
前記ビデオデータのフレームが所定の閾値より上のフレームレートを有する場合、前記ＬＴＣデータ（２０８）を２フレーム時間にわたって挿入するステップ
を含むことを特徴とする請求項６または７に記載のリニアタイムコード（ＬＴＣ）データ（２０８）をデジタルビットストリームに適用する方法。
前記ＬＴＣデータ（２０８）を対応するビデオデータフレームに関連付けて格納するステップ
を含むことを特徴とする請求項６から８のいずれかに記載のリニアタイムコード（ＬＴＣ）データ（２０８）をデジタルビットストリームに適用する方法。
前記ビットレートは、ｘが前記ＬＴＣデータ（２０８）のタイムコード情報ワード長の２倍である、式
２×ビットレート＝２^ｎ×ｘ／クロック単位のフレーム時間
に従って計算されることを特徴とする請求項６から９のいずれかに記載のリニアタイムコード（ＬＴＣ）データ（２０８）をデジタルビットストリームに適用する方法。