DE69820141T2 - Generator für Zeitkodesignale - Google Patents

Generator für Zeitkodesignale Download PDF

Info

Publication number
DE69820141T2
DE69820141T2 DE69820141T DE69820141T DE69820141T2 DE 69820141 T2 DE69820141 T2 DE 69820141T2 DE 69820141 T DE69820141 T DE 69820141T DE 69820141 T DE69820141 T DE 69820141T DE 69820141 T2 DE69820141 T2 DE 69820141T2
Authority
DE
Germany
Prior art keywords
value
signal
time value
bit
ltc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69820141T
Other languages
English (en)
Other versions
DE69820141D1 (de
Inventor
Hiroshi Sagamihara-shi Asai
Masaki Hachioji-shi Ishiwata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP9076345A external-priority patent/JPH10269755A/ja
Priority claimed from JP09259297A external-priority patent/JP3428358B2/ja
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Application granted granted Critical
Publication of DE69820141D1 publication Critical patent/DE69820141D1/de
Publication of DE69820141T2 publication Critical patent/DE69820141T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/002—Programmed access in sequence to a plurality of record carriers or indexed parts, e.g. tracks, thereof, e.g. for editing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/02—Editing, e.g. varying the order of information signals recorded on, or reproduced from, record carriers
    • G11B27/022—Electronic editing of analogue information signals, e.g. audio or video signals
    • G11B27/028—Electronic editing of analogue information signals, e.g. audio or video signals with computer assistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
    • G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
    • G11B27/32—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on separate auxiliary tracks of the same or an auxiliary record carrier
    • G11B27/322—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on separate auxiliary tracks of the same or an auxiliary record carrier used signal is digitally coded
    • G11B27/323—Time code signal, e.g. on a cue track as SMPTE- or EBU-time code
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/90—Tape-like record carriers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/02—Editing, e.g. varying the order of information signals recorded on, or reproduced from, record carriers
    • G11B27/022—Electronic editing of analogue information signals, e.g. audio or video signals
    • G11B27/024—Electronic editing of analogue information signals, e.g. audio or video signals on tapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • General Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)

Description

  • Diese Erfindung betrifft eine Vorrichtung zum Erzeugen eines Zeitcodesignals, wie eines Längs-Zeitcodesignals (LTC-Signals) in einem Aufzeichnungs- und Wiedergabesystem, das ein bandähnliches Aufzeichnungsmedium verwendet. Diese Erfindung betrifft auch eine Vorrichtung zum Auslesen eines Zeitcodesignals. Außerdem betrifft diese Erfindung eine Vorrichtung zum Umordnen eines Zeitcodesignals.
  • Ein typischer Videobandrekorder (VTR) mit schraubenförmiger Abtastung umfasst eine Drehtrommel, auf der Magnetköpfe montiert sind. Die Magnetköpfe rotieren zusammen mit der Drehtrommel. Ein Magnetband ist auf die Drehtrommel entlang einer Helix in einem vorbestimmten Winkelbereich gewickelt. Während einer Aufzeichnungsbetriebsart des VTR wird ein Informationssignal, das ein Videosignal enthält, über die Magnetköpfe auf dem Magnetband aufgezeichnet, während die Drehtrommel rotiert und das Magnetband in einer gegebenen Richtung relativ zur Drehtrommel zugeführt wird. Genauer wird das Informationssignal auf einer Anordnung schräger Spuren aufgezeichnet, die durch die Magnetköpfe nacheinander auf dem Magnetband gebildet werden. Die schrägen Spuren erstrecken sich entlang von Richtungen, die in Bezug auf das Magnetband geneigt sind. Während einer Abspielbetriebsart des VTR werden die schrägen Spuren von den Magnetköpfen nacheinander abgetastet und somit wird das Informationssignal von dem Magnetband über die Magnetköpfe wiedergegeben, während die Drehtrommel gedreht und das Magnetband in der gegebenen Richtung relativ zur Drehtrommel zugeführt wird.
  • Im Allgemeinen umfasst der VTR auch einen festen Steuerkopf. Während der Aufzeichnungsbetriebsart des VTR wird ein Steuerpulssignal mit einer konstanten Periode auf dem Magnetband über den Steuerkopf aufgezeich net. Genauer wird das Steuerpulssignal auf einer Steuerspur aufgezeichnet, die von dem Steuerkopf auf dem Magnetband entlang einer Längsrichtung desselben gebildet wird. Während der Abspielbetriebsart des VTR wird die Steuerspur von dem Steuerkopf abgetastet und somit wird das Steuerpulssignal von dem Magnetband über den Steuerkopf wiedergegeben.
  • In einem bekannten VTR zur professionellen Verwendung und mit schraubenförmiger Abtastung zeichnet ein fester Kopf ein Längs-Zeitcodesignal (LTC-Signal) auf einem Magnetband auf, während eine dedizierte Spur für das LTC-Signal gebildet wird, die sich entlang einer Längsrichtung des Magnetbandes erstreckt. Das LTC-Signal stellt eine absolute Position des Magnetbandes dar. Während der Wiedergabe wird die LTC-Signalspur von dem festen Kopf abgetastet, so dass das LTC-Signal von dem Magnetband wiedergegeben wird.
  • Das LTC-Signal weist eine Folge von 80-Bit-Segmenten auf, die mit Frames synchronisiert sind, die durch ein Videosignal dargestellt sind, das auf schrägen Spuren auf dem Magnetband aufgezeichnet ist. Die 80-Bit-Segmente des LTC-Signals werden auch als die einem Frame entsprechenden Segmente des LTC-Signals bezeichnet. Während des Abspielens in der Rückwärtsrichtung werden die einem Frame entsprechenden Segmente des wiedergegebenen LTC-Signals entlang einer Zeitbasis in der Reihenfolge entgegengesetzt zu der Anordnungsreihenfolge in dem ursprünglichen LTC-Signal angeordnet. Die 80 Bits von jedem einem Frame entsprechenden Segment des wiedergegebenen LTC-Signals werden auch entlang einer Zeitbasis in der Reihenfolge entgegengesetzt zur Anordnungsreihenfolge in dem ursprünglichen LTC-Signal angeordnet. Derartige entgegengesetzte Anordnungsreihenfolgen von einem Frame entsprechenden Segmenten eines LTC-Signals und 80 Bits von jedem einem Frame entsprechenden Segment sind für eine bestimmte Signalverarbeitung unzweckmäßig.
  • Es ist eine erste Aufgabe dieser Erfindung, eine verbesserte Vorrichtung zum Erzeugen eines Zeitcodesignals bereit zu stellen.
  • Es ist eine zweite Aufgabe dieser Erfindung, eine verbesserte Vorrichtung zum Auslesen eines Zeitcodesignals bereit zu stellen.
  • Es ist eine dritte Aufgabe dieser Erfindung, eine Vorrichtung zum Umordnen eines Zeitcodesignals bereit zu stellen.
  • Erfindungsgemäß ist eine Lesevorrichtung für ein Zeitcodesignal vorgesehen, umfassend: einen Flankendetektor zum Detektieren jeder steigenden Flanke und jeder fallenden Flanke in einem Eingangszeitcodesignal und zum Erzeugen eines Flankendetektionssignals, das diese darstellt; ein erstes Mittel zum Detektieren von Pulsweiten des Eingangszeitcodesignals in Ansprechen auf das von dem Flankendetektor erzeugte Flankendetektionssignal; ein zweites Mittel zum Entscheiden logischer Zustände von Bits in Ansprechen auf die von dem ersten Mittel detektierten Pulsweiten; ein drittes Mittel zum Erzeugen eines aktiven Fehler-Flags, wenn die von dem ersten Mittel detektierten Pulsweiten in einer unnormalen Reihenfolge angeordnet sind; ein viertes Mittel zum Detektieren eines Sync-Wortes, das durch die Bits in den von dem zweiten Mittel entschiedenen logischen Zuständen dargestellt ist; ein fünftes Mittel zum Entscheiden, ob das von dem vierten Mittel detektierte Sync-Wort ein vorbestimmtes Muster aufweist, und zum Erzeugen eines Musterentscheidungssignals, das dieses darstellt; ein sechstes Mittel zum Wiederherstellen eines ersten Zeitwertes aus den Bits in den von dem zweiten Mittel entschiedenen logischen Zuständen; und ein siebtes Mittel zum Korrigieren des von dem sechsten Mittel wiederhergestellten ersten Zeitwertes zu einem zweiten Zeitwert in Ansprechen auf das von dem dritten Mittel erzeugte aktive Fehler-Flag und das von dem fünften Mittel erzeugte Musterentscheidungssignal.
  • Ein zweiter Aspekt dieser Erfindung beruht auf deren erstem Aspekt und stellt eine Lesevorrichtung für ein Zeitcodesignal bereit, bei der das siebte Mittel umfasst: ein achtes Mittel zum Ändern des ersten Zeitwertes mit einem gegebenen Wert, um den ersten Zeitwert in einen dritten Zeitwert umzuwandeln; ein neuntes Mittel zum Setzen eines Seriellitätsvergleichswertes gleich dem von dem achten Mittel erzeugten dritten Zeitwert; ein zehntes Mittel zum Ändern des zweiten Zeitwertes mit einem vorbestimmten Wert, um den zweiten Zeitwert zu aktualisieren; ein elftes Mittel zum Vergleichen des ersten Zeitwertes mit dem von dem neunten Mittel in einem vorhergehenden Moment gesetzten Seriellitätsvergleichswert in Fällen, in denen das aktive Fehler-Flag fehlt und das Musterentscheidungssignal darstellt, dass das Sync-Wort das vorbestimmte Muster aufweist, um zu entscheiden, ob der erste Zeitwert gleich dem von dem neunten Mittel in dem vorgehenden Moment gesetzten Seriellitätsvergleichswert ist oder von diesem verschieden ist; ein zwölftes Mittel zum Freigeben des achten Mittels, des neunten Mittels und des zehnten Mittels, um zu arbeiten, wenn das elfte Mittel entscheidet, dass der erste Zeitwert verschieden ist von dem von dem neunten Mittel in dem vorgehenden Moment gesetzten Seriellitätsvergleichswert; ein dreizehntes Mittel zum Ändern des ersten Zeitwertes mit dem gegebenen Wert, um den ersten Zeitwert in den dritten Zeitwert umzuwandeln, wenn das elfte Mittel entscheidet, dass der erste Zeitwert gleich dem von dem neunten Mittel in dem vorgehenden Moment gesetzten Seriellitätsvergleichswert ist; ein vierzehntes Mittel zum Setzen des Seriellitätsvergleichswertes gleich dem von dem dreizehnten Mittel erzeugten dritten Zeitwert; und ein fünfzehntes Mittel zum Setzen des zweiten Zeitwertes gleich dem von dem vierzehnten Mittel gesetzten Seriellitätsvergleichswert, um den zweiten Zeitwert zu aktualisieren, wenn das elfte Mittel entscheidet, dass der erste Zeitwert gleich dem von dem neunten Mittel in dem vorgehenden Moment gesetzten Seriellitätsvergleichswert ist.
  • Ein dritter Aspekt dieser Erfindung beruht auf deren zweitem Aspekt und stellt eine Lesevorrichtung für ein Zeitcodesignal bereit, die ferner einen Richtungsdetektor zum Detektieren der Zufuhrrichtung eines Aufzeichnungsbandes, von welchem das Eingangszeitcodesignal wiedergegeben wird, umfasst, und wobei das achte Mittel den ersten Zeitwert mit dem gegebenen Wert inkrementiert, wenn die von dem Richtungsdetektor detektierte Richtung mit einer Vorwärtsrichtung übereinstimmt, und den ersten Zeitwert mit dem gegebenen Wert dekrementiert, wenn die von dem Richtungsdetektor detektierte Richtung mit einer Rückwärtsrichtung übereinstimmt, wobei das zehnte Mittel den zweiten Zeitwert mit dem vorbestimmten Wert inkrementiert, wenn die von dem Richtungsdetektor detektierte Richtung mit der Vorwärtsrichtung übereinstimmt, und den zweiten Zeitwert mit dem vorbestimmten Wert dekrementiert, wenn die von dem Richtungsdetektor detektierte Richtung mit der Rückwärtsrichtung übereinstimmt, und wobei das dreizehnte Mittel den ersten Zeitwert mit dem gegebenen Wert inkrementiert, wenn die von dem Richtungsdetektor detektierte Richtung mit der Vorwärtsrichtung übereinstimmt, und den ersten Zeitwert mit dem gegebenen Wert dekrementiert, wenn die von dem Richtungsdetektor detektierte Richtung mit der Rückwärtsrichtung übereinstimmt.
  • 1 ist ein Diagramm eines Formats eines LTC-Signals, das für ein NTSC-System entworfen ist.
  • 2 ist ein Diagramm eines Formats eines LTC-Signals, das für ein PAL-System entworfen ist.
  • 3 ist ein Blockdiagramm eines Schneidesystems.
  • 4 ist ein Blockdiagramm einer Vorrichtung zum Erzeugen eines LTC-Signals gemäß einer ersten Ausführungsform dieser Erfindung.
  • 5 ist ein Zeitbereichsdiagramm eines LTC-Startpulssignals, eines einem Frame entsprechenden Satzes von 80 Bits eines LTC-Signals, das wiedergegeben wird, wenn ein Magnetband in einer Vorwärtsrichtung zugeführt wird, und eines einem Frame entsprechenden Satzes von 80 Bits eines LTC-Signals, das wiedergegeben wird, wenn ein Magnetband in einer Rückwärtsrichtung zugeführt wird.
  • 6 ist ein Flussdiagramm eines ersten Segments eines Programms für eine CPU in 4.
  • 7 ist ein Flussdiagramm eines zweiten Segments des Programms für die CPU in 4.
  • 8 ist ein Blockdiagramm einer Vorrichtung zum Auslesen eines LTC-Signals gemäß einer zweiten Ausführungsform dieser Erfindung.
  • 9 und 10 sind ein Flussdiagramm eines ersten Segments eines Programms für eine CPU in 8.
  • 11 ist ein Zeitbereichsdiagramm eines binären LTC-Signals.
  • 12 und 13 sind ein Flussdiagramm eines zweiten Segments des Programms für die CPU in 8.
  • 14 ist ein Zeitbereichsdiagramm erster Bedingungen eines wiederhergestellten Zeitwertes, eines Seriellitätsvergleichswertes und eines Ausgangszeitwertes, die in der Vorrichtung von 8 erzeugt werden.
  • 15 ist ein Zeitbereichsdiagramm zweiter Bedingungen des wiederhergestellten Zeitwertes, des Seriellitätsvergleichswertes und des Ausgangszeitwertes, die in der Vorrichtung von 8 erzeugt werden.
  • 16 ist ein Blockdiagramm einer Vorrichtung zum Umordnen eines LTC-Signals gemäß einer dritten Ausführungsform dieser Erfindung.
  • Es folgt nun eine Beschreibung der bevorzugten Ausführungsformen.
  • Erste Ausführungsform
  • Ein Längs-Zeitcodesignal (LTC-Signal) wird entlang einer sich in Längsrichtung erstreckenden Spur auf einem Magnetband aufgezeichnet. Das LTC-Signal weist eine Folge von 80-Bit-Segmenten auf, die mit Frames synchronisiert sind, die durch ein Videosignal dargestellt sind, das auf einem Array schräger Spuren auf dem Magnetband aufgezeichnet ist. Die 80-Bit-Segmente des LTC-Signals werden als die einem Frame entspre chenden Segmente des LTC-Signals bezeichnet. Das LTC-Signal wird auf dem Magnetband frameweise (ein einem Frame entsprechendes Segment nach einem einem Frame entsprechenden Segment) aufgezeichnet und von diesem wiedergegeben.
  • 1 zeigt ein Format eines einem Frame entsprechenden Segmentes (eines 80-Bit-Segmentes) eines LTC-Signals, das für ein NTSC-System entworfen ist. 2 zeigt ein Format eines einem Frame entsprechenden Segmentes (eines 80-Bit-Segmentes) eines LTC-Signals, das für ein PAL-System entworfen ist. Wie es in 1 oder 2 gezeigt ist, weist ein einem Frame entsprechendes Segment des LTC-Signals 80 Bits auf, welchen jeweils Bit-Adressnummern (Bit-Positionsnummern) "0", "1", "2", ..., "79" gegeben sind. Die 80 Bits in dem einem Frame entsprechenden Segment des LTC-Signals sind verschiedenen Informationsstücken zugewiesen, die ein Informationsstück, das mit "Frame" in Beziehung steht (einem Informationsstück, das eine Ordnungszahl eines betreffenden Frames darstellt), ein Informationsstück, das mit "Sekunde" in Beziehung steht, ein Informationsstück, das mit "Minute" in Beziehung steht, und ein Informationsstück, das mit "Stunde" in Beziehung steht, umfassen.
  • Das LTC-Signal wird einer Bi-Phase-Mark-Modulation unterzogen, bevor es auf dem Magnetband aufgezeichnet wird. In dem aus der Modulation resultierenden LTC-Signal tritt an einem Startpunkt jeder einem 1-Bit entsprechenden Periode eine Pegelinvertierung (Pegelübergang) auf. Zusätzlich tritt an einem zentralen Punkt einer einem 1-Bit entsprechenden Periode für ein Bit in einem logischen Zustand von "1" eine Pegelinvertierung (ein Pegelübergang) auf. Andererseits tritt an einem zentralen Punkt für eine einem 1-Bit entsprechende Periode für ein Bit in einem logischen Zustand von "0" keine Pegelinvertierung (Pegelübergang) auf. Dementsprechend werden zwei unterschiedliche Pulsweiten einem Bit in einem logi schen Zustand von "1" bzw. einem Bit in einem logischen Zustand von "0" zugewiesen. Die beiden unterschiedlichen Pulsweiten werden als die "1" entsprechende Pulsweite bzw. die "0" entsprechende Pulsweite bezeichnet. Beispielsweise ist die "0" entsprechende Pulsweite gleich einer einem 1-Bit entsprechenden Periode, während die "1" entsprechende Pulsweite gleich einer Hälfte einer einem 1-Bit entsprechenden Periode ist.
  • Während des Abspielens wird das LTC-Signal von der sich in Längsrichtung erstreckenden Spur auf dem Magnetband wiedergegeben. Das wiedergegebene LTC-Signal wird einer Pulsweitenmessung unterzogen, um den logischen Zustand jedes Bits des LTC-Signals zu detektieren. Die detektierten Bits des LTC-Signals werden in Daten umgewandelt, die Zeit ("Stunde", "Minute", "Sekunde" und "Frame") darstellen. Eine absolute Position des Bandes wird auf der Grundlage der Zeitdaten detektiert. Die detektierte absolute Position des Bandes kann in einem Schneideprozess verwendet werden.
  • Nach 3 umfasst ein Schneidesystem einen wiedergabeseitigen VTR (Videobandrekorder) 31 und einen aufzeichnungsseitigen VTR 32, die miteinander verbunden sind. Das Schneidesystem umfasst auch eine Fernsteuereinheit 33, die sowohl mit dem wiedergabeseitigen VTR 31 als auch mit dem aufzeichnungsseitigen VTR 32 verbunden ist.
  • Der wiedergabeseitige VTR 31 gibt ein Videosignal und ein Audiosignal von einem Magnetband wieder. Der wiedergabeseitige VTR 31 führt das wiedergegebene Videosignal und das wiedergegebene Audiosignal dem aufzeichnungsseitigen VTR 32 zu. Die aufzeichnungsseitige VTR 32 zeichnet das Videosignal und das Audiosignal, die von dem wiedergabeseitigen VTR 31 zugeführt werden, auf einem Magnetband auf.
  • Der wiedergabeseitige VTR 31 umfasst eine Vorrichtung zum Erzeugen eines LTC-Signals. VTR-Steuersignale werden zwischen dem wiedergabeseitigen VTR 31 und der Fernsteuereinheit 33 übertragen. Das in dem wiedergabeseitigen VTR 31 erzeugte LTC-Signal ist in dem VTR-Steuersignal enthalten, das von dem wiedergabeseitigen VTR 31 zur Fernsteuereinheit 33 übertragen wird. Dementsprechend wird die Fernsteuereinheit 33 über das LTC-Signal, das in dem wiedergabeseitigen VTR 31 erzeugt wird, informiert.
  • Der aufzeichnungsseitige VTR 32 umfasst eine Vorrichtung zum Erzeugen eines LTC-Signals. VTR-Steuersignale werden zwischen dem aufzeichnungsseitigen VTR 32 und der Fernsteuereinheit 33 übertragen. Das in dem aufzeichnungsseitigen VTR 32 erzeugte LTC-Signal ist in dem VTR-Steuersignal enthalten, das von dem aufzeichnungsseitigen VTR 32 zur Fernsteuereinheit 33 übertragen wird. Dementsprechend wird die Fernsteuereinheit 33 über das LTC-Signal informiert, das in dem aufzeichnungsseitigen VTR 32 erzeugt wird.
  • Die Fernsteuereinheit 33 detektiert eine Position auf dem Magnetband, auf die gegenwärtig zugegriffen wird, ausgedrückt als Zeit ("Stunde", "Minute", "Sekunde" und "Frame") in dem wiedergabeseitigen VTR 31 durch Bezugnahme auf das LTC-Signal, das von dem wiedergabeseitigen VTR 31 übertragen wird. Die Fernsteuereinheit 33 detektiert eine Position auf dem Magnetband, auf die gegenwärtig zugegriffen wird, ausgedrückt als Zeit ("Stunde", "Minute", "Sekunde" und "Frame") in dem aufzeichnungsseitigen VTR 32 durch Bezugnahme auf das LTC-Signal, das von dem aufzeichnungsseitigen VTR 32 übertragen wird. Information über die Positionen auf dem Magnetband, auf die gegenwärtig zugegriffen wird, werden beispielsweise in einer Vorlaufsteuerung verwendet, um die Positi onen, auf die gegenwärtig zugegriffen wird, automatisch zu einer gewünschten Schneideposition zu bewegen.
  • Während eines Schneideprozesses erzeugt die Fernsteuereinheit 33 ein Zeitsignal auf der Grundlage des LTC-Signals, das in dem wiedergabeseitigen VTR 31 vor einem Schneidepunkt erzeugt wird. Das erzeugte Zeitsignal wird jedes Mal dann seriell aktualisiert gehalten, wenn die Zeit durch den Schneidepunkt hindurch tritt. Die Fernsteuereinheit 33 führt das erzeugte Zeitsignal dem aufzeichnungsseitigen VTR 32 zu. Der aufzeichnungsseitige VTR 32 verwendet das Zeitsignal bei der Erzeugung eines LTC-Signals, dessen Inhalte jedes Mal dann seriell aktualisiert bleiben, wenn die Zeit durch den Schneidepunkt hindurch tritt. Das seriell aktualisierte LTC-Signal wird auf dem Magnetband aufgezeichnet, während das Videosignal und das Audiosignal auf diesem aufgezeichnet werden. Dementsprechend behält das LTC-Signal auf dem aus dem Schneiden resultierenden Magnetband eine Seriellität selbst an dem Schneidepunkt bei.
  • 4 zeigt eine Vorrichtung 10 zum Erzeugen eines LTC-Signals, die beispielsweise in dem wiedergabeseitigen VTR 31 vorgesehen ist (siehe 3). Die Vorrichtung 10 von 4 umfasst eine zentrale Verarbeitungseinheit (CPU) 11, ein Zeitglied 12, ein Vergleichsregister 13, einen Flankendetektor 14, einen Eingangs/Ausgangs-Port (I/O-Port) 15 und einen Speicher 16. Die Einrichtungen 11, 12, 13, 14, 15 und 16 sind über einen Bus 17 verbunden. Die CPU 11 arbeitet gemäß einem Programm, das in seinem internen ROM (Nur-Lese-Speicher) gespeichert ist.
  • Während einer Abspielbetriebsart des wiedergabeseitigen VTR 31 wird ein LTC-Signal von einem Originalmagnetband (einem zu schneidenden Objekt) wiedergegeben, während ein Videosignal und ein Audiosignal ebenfalls von diesem wiedergegeben werden. Das wiedergegebene LTC-Signal wird über den I/O-Port 15 zur CPU 11 übertragen. Gemäß dem Programm unterzieht die CPU 11 das wiedergegebene LTC-Signal einer Bi-Phase-Mark-Demodulation, um den logischen Zustand jedes Bits in dem wiedergegebenen LTC-Signal zu detektieren. Somit stellt die CPU 11 jedes Bit in dem wiedergegebenen LTC-Signal wieder her. Die CPU 11 speichert die wiederhergestellten Bits des wiedergegebenen LTC-Signals in dem Speicher 16. Genauer speichert die CPU 11 die wiederhergestellten Bits des wiedergegebenen LTC-Signals in dem Speicher 16 frameweise (das heißt 80 Bits um 80 Bits oder ein einem Frame entsprechendes Segment um ein einem Frame entsprechendes Segment). Jedes der 80 Bits des wiedergegebenen LTC-Signals in dem Speicher 16 entspricht einem Informationsstück, das eine "1" entsprechende Pulsweite oder eine "0" entsprechende Pulsweite darstellt.
  • Nach 5 werden in dem wiedergabeseitigen VTR 31 LTC-Startpulse (Referenz-Sync-Pulse) synchron mit einem Frame entsprechenden Segmenten des wiedergegebenen LTC-Signals erzeugt. An der steigenden Flanke (die positiv verlaufende Flanke jedes LTC-Startpulses) beginnt ein einem Frame entsprechendes Segment des wiedergegebenen LTC-Signals.
  • Wie es in 5 gezeigt ist, werden während des Abspielens in der Vorwärtsrichtung Bits "0", "1", "2", ..., "79" eines einem Frame entsprechenden Segments des wiedergegebenen LTC-Signals nacheinander in dieser Reihenfolge angeordnet. Die Bits "0", "1", "2", ..., "63" stellen eine aktualisierbare Zeit dar ("Stunde", "Minute", "Sekunde" und "Frame"). Die Bits "64", "65", ..., "79" bilden ein 16-Bit-Sync-Wort mit einem festen Bit-Muster "00111111 11111101". Die 80 Bits sind in 10 Gruppen getrennt, die jeweils 8 aufeinander folgende Bits aufweisen. Die 10 Gruppen werden als Adressen bezeichnet, denen serielle Nummern gegeben sind, wie etwa "0", "1", ..., "9". In jeder der Adressen "0", "1", ..., "9" werden 8 Bits als BIT "0", BIT "1", BIT "2", BIT "3", BIT "4", BIT "5", BIT "6" bzw. BIT "7" bezeichnet.
  • Wie es in 5 gezeigt ist, werden während des Abspielens in der Rückwartsrichtung Bits "79", "78", "76", ..., "1", "0" eines einem Frame entsprechenden Segments des wiedergegebenen LTC-Signals nacheinander in dieser Reihenfolge angeordnet. Die Bits "79", "78", ..., "64" bilden ein 16-Bit-Sync-Wort mit einem festen Sync-Muster "10111111 11111100". Die Bits "63", "62", ..., "0" stellen eine aktualisierbare Zeit dar ("Stunde", "Minute", "Sekunde" und "Frame"). Die Adressen "9", "8", ..., "1", "0" sind nacheinander in dieser Reihenfolge angeordnet. In jeder der Adressen "9", "8", ..., "1", "0" sind BIT "7", BIT "6", BIT "5", BIT "4", BIT "3", BIT "2", BIT "1" und BIT "0" nacheinander in dieser Reihenfolge angeordnet.
  • Während des Abspielens detektiert eine geeignete Einrichtung 15A in dem wiedergabeseitigen VTR 31 die Richtung der Zufuhr des Originalmagnetbandes. Die Richtungsdetektionseinrichtung 15A erzeugt ein Bandbewegungsrichtungssignal, das darstellt, ob das Originalmagnetband in der normalen Richtung oder der Rückwärtsrichtung zugeführt wird, das heißt ob das Abspielen von der Art in normaler Richtung oder der Art in Rückwärtsrichtung ist. Das Bandbewegungsrichtungssignal wird von der Richtungsdetektionseinrichtung 15A zur CPU 11 über den I/O-Port 15 übertragen. Die LTC-Startpulse werden an den Flankendetektor 14 angelegt. Die steigende Flanke jedes LTC-Startpulses wird von dem Flankendetektor 14 detektiert. Der Flankendetektor 14 gibt an die CPU 11 in Ansprechen auf die steigende Flanke jedes LTC-Startpulses ein Unterbrechungssignal aus. Ein Segment des Programms zum Ausgeben eines einem Frame entsprechenden Segmentes eines LTC-Signals wird von dem Unterbrechungssignal durch einen Unterbrechungsprozess gestartet.
  • Das Zeitglied 12 empfängt ein Taktsignal von einem Taktsignalgenerator (nicht gezeigt). Das Taktsignal weist eine vorbestimmte Frequenz auf. Das Zeitglied 12 zählt Pulse des Taktsignals und erzeugt dadurch ein Zeitgliedsignal, das einen aktualisierbaren Zeitwert oder einen Zeitablauf darstellt. Das Zeitglied 12 gibt das Zeitgliedsignal an die CPU 11 und das Vergleichsregister 13 aus.
  • Wenn das LTC-Ausgangssegment des Programms gestartet wird, invertiert die CPU 11 den logischen Zustand eines Signals (eines ausgegebenen LTC-Signals) an einem Ausgangsanschluss des I/O-Ports 15, welches einem Ausgangs-LTC-Signal zugewiesen ist. Dann wählt die CPU 11 ein erstes Bit unter den 84 Bits in dem Speicher 16 in Ansprechen auf das Bandbewegungsrichtungssignal aus. Genauer stimmt das erste gewählte Bit mit einem Bit "4" überein, das heißt einem BIT "4" an einer Adresse "0", wenn das Bandbewegungsrichtungssignal die Vorwärtsrichtung darstellt. Andererseits stimmt das erste gewählte Bit mit einem Bit "79", das heißt einem BIT "7" an einer Adresse "9" überein, wenn das Bandbewegungsrichtungssignal die Rückwärtsrichtung darstellt. Die CPU 11 liest das erste gewählte Bit aus dem Speicher 16 aus. Die CPU 11 erzeugt ein Informationsstück, das eine Pulsweite darstellt, die dem ersten gewählten Bit entspricht. Zusätzlich tastet die CPU 11 das von dem Zeitglied 12 ausgegebene Zeitgliedsignal ab. Die CPU 11 addiert die Pulsweite, die durch das Informationsstück dargestellt wird, und den Zeitwert, der durch das abgetastete Zeitgliedsignal dargestellt wird. Die CPU 11 lädt das Vergleichsregister 13 mit einem Signal, das das Additionsergebnis darstellt.
  • Wenn der Zeitwert, der gegenwärtig durch das Ausgangssignal des Zeitgliedes 12 dargestellt wird, gleich dem Additionsergebnis wird, gibt das Vergleichsregister 13 einen Auslöseimpuls an die CPU 11 aus. Die CPU 11 invertiert den logischen Zustand des Signals (des ausgegebenen LTC- Signals) an dem LTC-Signalausgangsanschluss des I/O-Ports 15 in Ansprechen auf den Auslöseimpuls. Somit wird ein aus einer Bi-Phase-Mark-Modulation resultierendes Segment des wiedergegebenen LTC-Signals, das dem ersten gewählten Bit unter den 80 Bits entspricht, von dem I/O-Port 15 ausgegeben. Dann wählt die CPU 11 ein zweites Bit unter den 80 Bits in dem Speicher 16 in Ansprechen auf das Bandbewegungsrichtungssignal. Genauer stimmt das zweite gewählte Bit mit einem Bit "1", das heißt einem BIT "1" an der Adresse "0" überein, wenn das Bandbewegungsrichtungssignal die Vorwärtsrichtung darstellt. Andererseits stimmt das zweite gewählte Bit mit einem Bit "78", das heißt einem BIT "6" an der Adresse "9" überein, wenn das Bandbewegungsrichtungssignal die Rückwärtsrichtung darstellt. Die CPU 11 liest das zweite gewählte Bit aus dem Speicher 16 aus. Die CPU 11 erzeugt ein Informationsstück, das eine Pulsweite darstellt, die dem zweiten gewählten Bit entspricht. Zusätzlich tastet die CPU 11 das von dem Zeitglied 12 ausgegebene Zeitgliedsignal ab. Die CPU 11 addiert die Pulsweite, die durch das Informationsstück dargestellt wird, und den Zeitwert, der durch das abgetastete Zeitgliedsignal dargestellt wird. Die CPU 11 lädt das Vergleichsregister 13 mit einem Signal, das das neue Additionsergebnis darstellt. Mit anderen Worten aktualisiert die CPU 11 das Signal in dem Vergleichsregister 13 gemäß dem neuen Additionsergebnis. Wenn der Zeitwert, der gegenwärtig durch das Ausgangssignal des Zeitgliedes 12 dargestellt wird, gleich dem Additionsergebnis wird, gibt das Vergleichsregister 13 einen Auslöseimpuls an die CPU 11 aus. Die CPU 11 invertiert den logischen Zustand des Signals (des ausgegebenen LTC-Signals) an dem LTC-Signalausgangsanschluss des I/O-Ports 15 in Ansprechen auf den Auslöseimpuls. Somit wird ein aus einer Bi-Phase-Mark-Modulation resultierendes Segment des wiedergegebenen LTC-Signals, das dem zweiten gewählten Bit unter den 80 Bits entspricht, von dem I/O-Port 15 ausgegeben. Die oben erwähnten Prozesse werden iterativ ausgeführt, bis ein aus einer Bi-Phase-Mark-Modulation resultierendes Segment des wiedergegebenen LTC-Signals, das dem letzten Bit unter den 80 Bits entspricht, von dem I/O-Port 15 ausgegeben wird.
  • Dementsprechend werden die einem 1-Bit entsprechenden Segmente des aus der Bi-Phase-Mark-Modulation resultierenden LTC-Signals sequentiell von dem I/O-Port 15 ausgegeben. In dem Fall, dass das Bandbewegungsrichtungssignal die Vorwärtsrichtung darstellt, stimmt die Reihenfolge der Ausgabe der einem 1-Bit entsprechenden Segmente des aus der Bi-Phase-Mark-Modulation resultierenden LTC-Signals mit einer Folge von Bits "0", "1", ..., "79" überein. In dem Fall, dass das Bandbewegungsrichtungssignal die Rückwärtsrichtung darstellt, stimmt die Reihenfolge der Ausgabe der einem 1-Bit entsprechenden Segmente des aus der Bi-Phase-Mark-Modulation resultierenden LTC-Signals mit einer Folge von Bits "79", "78", ... "0" überein.
  • 6 ist ein Flussdiagramm eines Segments des Programms für die CPU 11, das iterativ in einer Periode ausgeführt wird, die "Bit" entspricht, das mit dem wiedergegebenen LTC-Signal in Beziehung steht.
  • Wie es in 6 gezeigt ist, misst ein erster Schritt 151 des Programmsegments eine Pulsweite eines gegenwärtigen einem 1-Bit entsprechenden Segments des wiedergegebenen LTC-Signals und implementiert dadurch eine Bi-Phase-Mark-Demodulation und stellt den logischen Zustand eines gegenwärtigen Bits, das durch das wiedergegebene LTC-Signal dargestellt wird, wieder her.
  • Ein Schritt 152, der dem Schritt 151 folgt, speichert das gegenwärtige Bit, das durch den Schritt 151 wiederhergestellt wurde, in einem RAM (Direktzugriffsspeicher) innerhalb der CPU 11. Nach dem Schritt 152 endet der gegenwärtige Ausführungszyklus des Programmsegments.
  • 7 ist ein Flussdiagramm eines Segments des Programms für die CPU 11, das entworfen ist, um ein LTC-Signal über den I/O-Port 15 auszugeben. Das Programmsegment in 7 wird durch einen Unterbrechungsprozess in Ansprechen auf jedes Unterbrechungssignal, das von dem Flankendetektor 14 ausgegeben wird, gestartet. Das Programmsegment in 6 und das Programmsegment in 7 werden auf einer Zeitteilungsbasis ausgeführt.
  • Wie es in 7 gezeigt ist, steuert ein erster Schritt 101 des Programmsegments den I/O-Port 15 und invertiert dadurch den logischen Zustand des Signals (des ausgegebenen LTC-Signals) an dem LTC-Signalausgangsanschluss des I/O-Ports 15.
  • Ein Schritt 102, der dem Schritt 101 folgt, speichert einen einem Frame entsprechenden Satz der letzten 80 wiederhergestellten Bits, die sich während der Ausführung des Programmsegments in 6 ergaben, in dem Speicher 16.
  • Ein Schritt 103 im Anschluss an den Schritt 102 entscheidet, ob das Bandbewegungsrichtungssignal die Vorwärtsrichtung oder die Rückwärtsrichtung darstellt. Wenn das Bandbewegungsrichtungssignal die Vorwärtsrichtung darstellt, schreitet das Programm von dem Schritt 103 zu einem Schritt 104 fort. Wenn das Bandbewegungsrichtungssignal die Rückwärtsrichtung darstellt, schreitet das Programm von dem Schritt 103 zu einem Schritt 107 fort.
  • Der Schritt 104 liest das Bit "0" aus dem Speicher 16 aus. Der Schritt 104 entscheidet eine Pulsweite gemäß dem logischen Zustand des Bits "0". Der Schritt 104 tastet das Zeitgliedsignal ab, das von dem Zeitglied 12 ausge geben wird. Der Schritt 104 addiert die entschiedene Pulsweite zu dem Zeitwert, der durch das abgetastete Zeitgliedsignal dargestellt wird. Der Schritt 104 lädt das Vergleichsregister 13 mit einem Signal, das das Additionsergebnis darstellt.
  • Ein Schritt 105, der dem Schritt 104 folgt, kennzeichnet das Bit "1" als ein Bit unter den 80 Bis in dem Speicher 16, auf das als nächstes zugegriffen werden soll. Nach dem Schritt 105 schreitet das Programm zu einem Schritt 109 fort.
  • Der Schritt 107 liest das Bit "79" aus dem Speicher 16 aus. Der Schritt 107 entscheidet eine Pulsweite gemäß dem logischen Zustand des Bits "79". Der Schritt 107 tastet das Zeitgliedsignal ab, das von dem Zeitglied 12 ausgegeben wird. Der Schritt 107 addiert die entschiedene Pulsweite zu dem Zeitwert, der durch das abgetastete Zeitgliedsignal dargestellt wird. Der Schritt 107 lädt das Vergleichsregister 13 mit einem Signal, das das Additionsergebnis darstellt.
  • Ein Schritt 108, der dem Schritt 107 folgt, kennzeichnet das Bit "78" als ein Bit unter den 80 Bits in dem Speicher 16, auf das als nächstes zugegriffen werden soll. Nach dem Schritt 108 schreitet das Programm zu dem Schritt 109 fort.
  • Der Schritt 109 entscheidet, ob von dem Vergleichsregister 13 gegenwärtig ein Auslöseimpuls ausgegeben wird oder nicht. Wenn von dem Vergleichsregister 13 gegenwärtig ein Auslöseimpuls ausgegeben wird, schreitet das Programm von dem Schritt 109 zu einem Schritt 110 fort. Sonst wird der Schritt 109 wiederholt.
  • Der Schritt 110 steuert den I/O-Port 15 und invertiert dadurch den logischen Zustand des Signals (des ausgegebenen LTC-Signals) an dem LTC-Signalausgangsanschluss des I/O-Ports 15.
  • Ein Schritt 111 im Anschluss an den Schritt 110 entscheidet, ob die letzte Invertierung durch den Schritt 110 einer Invertierung an einem zentralen Punkt einer einem 1-Bit entsprechenden Periode entspricht oder nicht. Wenn die letzte Invertierung einer Invertierung an einem zentralen Punkt einer einem 1-Bit entsprechenden Periode entspricht, schreitet das Programm von dem Schritt 111 zu einem Schritt 112 fort. Sonst schreitet das Programm von dem Schritt 111 zu einem Schritt 113 fort.
  • Der Schritt 112 tastet das Zeitgliedsignal ab, das von dem Zeitglied 12 ausgegeben wird. Der Schritt 112 addiert eine letzte Hälfte der einem 1-Bit entsprechenden Periode zu dem Zeitwert, der durch das abgetastete Zeitgliedsignal dargestellt wird. Der Schritt 112 lädt das Vergleichsregister 13 mit einem Signal, das das Additionsergebnis darstellt. Nach dem Schritt 112 kehrt das Programm zu dem Schritt 109 zurück.
  • Der Schritt 113 liest das Bit aus dem Speicher 16 aus, das als ein Bit unter den 80 Bits in dem Speicher 16 gekennzeichnet wird, auf das als nächstes zugegriffen werden soll. Der Schritt 113 entscheidet eine Pulsweite gemäß dem logischen Zustand des ausgelesenen Bits. Der Schritt 113 tastet das Zeitgliedsignal ab, das von dem Zeitglied 12 ausgegeben wird. Der Schritt 113 addiert die entschiedene Pulsweite zu dem Zeitwert, der durch das abgetastete Zeitgliedsignal dargestellt wird. Der Schritt 113 lädt das Vergleichsregister 13 mit einem Signal, das das Additionsergebnis darstellt.
  • Ein Schritt 114, der dem Schritt 113 folgt, entscheidet, ob das Bandbewegungsrichtungssignal die Vorwärtsrichtung oder die Rückwärtsrichtung darstellt. Wenn das Bandbewegungsrichtungssignal die Vorwärtsrichtung darstellt, schreitet das Programm von dem Schritt 114 zu einem Schritt 115 fort. Wenn das Bandbewegungsrichtungssignal die Rückwärtsrichtung darstellt, schreitet das Programm von dem Schritt 114 zu einem Schritt 117 fort.
  • Der Schritt 115 kennzeichnet eines der 80 Bits in dem Speicher 16, auf das als nächstes zugegriffen werden soll. Das neu gekennzeichnete Bit weist eine Ordnungszahl auf, die um "1" größer ist als die Ordnungszahl des unmittelbar vorhergehenden gekennzeichneten Bits. Nach dem Schritt 115 schreitet das Programm zu einem Schritt 118 fort.
  • Der Schritt 117 kennzeichnet eines der 80 Bits in dem Speicher 16, auf das als nächstes zugegriffen werden soll. Das neu gekennzeichnete Bit weist eine um "1" kleinere Ordnungszahl auf als die Ordnungszahl des unmittelbar vorhergehenden gekennzeichneten Bits. Nach dem Schritt 117 schreitet das Programm zu dem Schritt 118 fort.
  • Der Schritt 118 entscheidet, ob auf die 80 Bits in dem Speicher 16 zugegriffen worden ist oder nicht. Wenn auf die 80 Bits in dem Speicher 16 zugegriffen worden ist, wird das Programm von dem Schritt 118 verlassen und dann endet der gegenwärtige Ausführungszyklus des Programmsegments. Wenn auf die 80 Bits in dem Speicher 16 noch nicht zugegriffen worden ist, kehrt das Programm von dem Schritt 118 zu dem Schritt 109 zurück.
  • Zweite Ausführungsform
  • Nach 8 umfasst eine Vorrichtung 210 zum Auslesen eines LTC-Signals eine zentrale Verarbeitungseinheit (CPU) 211, ein Zeitglied 212, ein Erfassungsregister 213, einen Flankendetektor 214, einen Nur-Lese-Speicher (ROM) 215 und eine Direktzugriffsspeicher (RAM) 216. Die Einrichtungen 211, 212, 213, 214, 215 und 216 sind über einen Bus 217 verbunden. Die CPU 211 arbeitet gemäß einem in dem ROM 215 gespeicherten Programm.
  • Jedes einem Frame entsprechende Segment eines wiedergegebenen LTC-Signals stellt 80 Bits dar, das heißt Bits "0", "1", "2", ..., "79". Die 80 Bits sind in 10 Gruppen getrennt, die jeweils 8 aufeinander folgende Bits aufweisen. Die 10 Gruppen werden als Adressen bezeichnet, denen serielle Nummern gegeben sind, wie etwa "0", "1", ..., "9". In jeder der Adressen "0", "1", ..., "9", sind 8 Bits als BIT "0", BIT "1", BIT "2", BIT "3", BIT "4", BIT "5", BIT "6" bzw. BIT "7" bezeichnet. Die Adressen "0", " 1 ", ..., "9" sind so definiert, dass sie jeweils unterschiedlichen Zuständen eines LTC-Adresszeigers entsprechen. BIT "0", BIT "1", BIT "2", BIT "3", BIT "4", BIT "5", BIT "6" und BIT "7" sind so definiert, dass sie unterschiedlichen Zuständen eines LTC-Bit-Zeigers entsprechen. Die 16 Bits an den Adressen "8" und "9", das heißt die Bits "64", "65", ..., "79" bilden ein 16-Bit-Sync-Wort mit einem festen Bitmuster "00111111 11111101". Somit weist ein Sync-Wort 12 aufeinander folgende Bits (das Bit "66" bis zum Bit "77") in den logischen Zuständen von "1" auf.
  • Die CPU 211 ist programmiert, um 80 Bits wiederherzustellen, die durch jedes einem Frame entsprechende Segment des wiedergegebenen LTC-Signals dargestellt sind. Die CPU 211 ist programmiert, um die wiederhergestellten 80 Bits in dem RAM 216 zu speichern.
  • Der RAM 216 weist 80 Speicherstellen auf, die den jeweiligen 80 Bits zugewiesen sind, die durch jedes einem Frame entsprechende Segment des wiedergegebenen LTC-Signals dargestellt sind. Die 80 Speicherstellen in dem RAM 216 sind in 10 Sätze gruppiert, die jeweils den Adressen "0", "1", ..., "9" entsprechen. Jeder dieser 10 Sätze weist 8 Speicherstellen auf. Die 8 Speicherstellen in jedem der 10 Sätze entsprechen BIT "0", BIT "1", BIT "2", BIT "3", BIT "4", BIT "5", BIT "6" bzw. BIT "7". Dementsprechend kann jede der 80 Speicherstellen durch eine Kombination aus dem LTC-Adresszeiger und dem LTC-Bit-Zeiger gekennzeichnet werden.
  • Eine externe Vorrichtung gibt ein LTC-Signal von einem Magnetband wieder. Die externe Vorrichtung gibt das wiedergegebene LTC-Signal an einen Wellenform-Formgebungsschaltkreis (nicht gezeigt) aus. Das wiedergegebene LTC-Signal wird von dem Wellenform-Formgebungsschaltkreis in ein binäres LTC-Signal (ein LTC-Puls-Signal) umgewandelt. Der Wellenform-Formgebungsschaltkreis gibt das binäre LTC-Signal an den Flankendetektor 214 aus. Der Flankendetektor 214 erfasst jede steigende Flanke und jede fallende Falke in dem binären LTC-Signal. Der Flankendetektor 214 gibt ein Unterbrechungssignal an die CPU 211 in Ansprechen auf jede erfasste Flanke in dem binären LTC-Signal aus. Der Flankendetektor 214 gibt auch einen Einrastpuls an das Erfassungsregister 213 in Ansprechen auf jede erfasste Flanke in dem binären LTC-Signal aus.
  • Das Zeitglied 212 empfängt ein Taktsignal von einem externen Taktsignalgenerator. Das Taktsignal weist eine vorbestimmte Frequenz auf. Das Zeitglied 212 zählt Pulse des Taktsignals und erzeugt dadurch ein Zeitgliedsignal, das einen aktualisierbaren Zeitwert oder einen Zeitablauf darstellt. Das Zeitglied 212 gibt das Zeitgliedsignal an die CPU 211 und das Erfassungsregister 213 aus.
  • Das Erfassungsregister 213 rastet (tastet ab und hält) das Ausgangssignal des Zeitgliedes 212 in Ansprechen auf jeden Einrastpuls, der von dem Flankendetektor 214 ausgegeben wird, ein. Das von dem Erfassungsregister 213 eingerastete Zeitgliedsignal wird in dem RAM 216 durch die CPU 211 gespeichert.
  • Die CPU 211 arbeitet gemäß einem in dem RAM 216 gespeicherten Programm. Die 9 und 10 sind ein Flussdiagramm eines Segments des Programms, das entworfen ist, den logischen Zustand jedes Bits zu entscheiden, das durch das binäre LTC-Signal dargestellt wird. Das Programmsegment in den 9 und 10 setzt eine Bi-Phase-Mark-Demodulation zur Wiederherstellung eines Bits aus der Pulsweite oder den Pulsweiten in jedem einem 1-Bit entsprechenden Segment des binären LTC-Signals um. Das Programmsegment in den 9 und 10 wird durch jedes Unterbrechungssignal gestartet, das von dem Flankendetektor 214 zugeführt wird.
  • Nach den 9 und 10 entscheidet ein erster Schritt 301 des Programmsegments, ob der logische Zustand des Bits, das der letzten Pulsweite entspricht, abschließend oder vorläufig entschieden worden ist. Wenn der logische Zustand des Bits, das der letzten Pulsweite entspricht, als vorläufig entschieden worden ist, schreitet das Programm von dem Schritt 301 zu einem Schritt 302 fort. Wenn der logische Zustand des Bits, das der letzten Pulsweite entspricht, als abschließend entschieden worden ist, schreitet das Programm von dem Schritt 301 zu einem Schritt 304 fort.
  • Der Schritt 302 misst die gegenwärtige Pulsweite (die vorliegende Pulsweite) in Ansprechen auf das Ausgangssignal des Flankendetektors 214 und das Ausgangssignal des Zeitgliedes 212. Genauer ist die gegenwärtige Pulsweite als die Differenz zwischen dem Zeitwert, der durch das Zeitgliedsignal beim Auftreten der fallenden Flanken in dem binären LTC-Signal dargestellt wird, und dem Zeitwert definiert, der durch das Zeitgliedsignal beim Auftreten der unmittelbar folgenden steigenden Flanke in dem binären LTC-Signal dargestellt wird.
  • Ein Schritt 303, der dem Schritt 302 folgt, liest Information über einen Schwellenwert aus dem RAM 216 aus. Der Schritt 303 entscheidet, ob die gegenwärtige Pulsweite kürzer als der Schwellenwert ist oder nicht. Der Schwellenwert ist gleich drei Vierteln der zweiten unmittelbar vorhergehenden Pulsweite. Wenn die gegenwärtige Pulsweite kürzer als der Schwellenwert ist, schreitet das Programm von dem Schritt 303 zu einem Schritt 306 fort. Sonst schreitet das Programm von dem Schritt 303 zu einem Schritt 308 fort.
  • Der Schritt 304 misst die gegenwärtige Pulsweite (die vorliegende Pulsweite) in Ansprechen auf das Ausgangssignal des Flankendetektors 214 und das Ausgangssignal des Zeitgliedes 212, wie dies der Schritt 302 vornimmt.
  • Ein Schritt 305, der dem Schritt 304 folgt, liest Information über den Schwellenwert aus dem RAM 216 aus. Der Schritt 305 entscheidet, ob die gegenwärtige Pulsweite kürzer als der Schwellenwert ist oder nicht. Der Schwellenwert ist gleich drei Viertel der letzten Pulsweite. Wenn die gegenwärtige Pulsweite kürzer als der Schwellenwert ist, schreitet das Programm von dem Schritt 305 zu einem Schritt 307 fort. Sonst schreitet das Programm von dem Schritt 305 zu einem Schritt 309 fort.
  • Der Schritt 306 entscheidet schließlich, dass das gegenwärtige Bit (das vorliegende Bit) in einem logischen Zustand von "1" ist. Der Schritt 306 inkrementiert einen Sync-Wort-Prüfzählwert, um "1", um ein Zählen aufeinander folgender Bits in logischen Zuständen von "1" zu starten oder fortzusetzen. Der Schritt 306 addiert die unmittelbar vorhergehende Pulsweite und eine Hälfte der gegenwärtigen Pulsweite. Der Schritt 306 setzt das Additionsergebnis als einen neuen Schwellenwert. Mit anderen Worten aktualisiert der Schritt 306 den Schwellenwert mit dem Additionsergebnis. Der Schritt 306 speichert Information über den neuen Schwellenwert in dem RAM 216. Nach dem Schritt 306 schreitet das Programm zu einem Schritt 310 fort.
  • Der Schritt 307 entscheidet vorläufig, dass das gegenwärtige Bit (das vorliegende Bit) in einem logischen Zustand von "1" ist. Der Schritt 307 speichert Information über die gegenwärtige Pulsweite in dem RAM 216. Nach dem Schritt 307 schreitet das Programm zu dem Schritt 310 fort.
  • Der Schritt 308 entscheidet schließlich, dass das gegenwärtige Bit (das vorliegende Bit) in einem logischen Zustand von "0" ist. Der Schritt 308 setzt den Sync-Wort-Prüfzählwert auf "0" zurück, um das Zählen aufeinander folgender Bits in logischen Zuständen von "1" zu beenden. Der Schritt 308 setzt drei Viertel der gegenwärtigen Pulsweite als neuen Schwellenwert. Mit anderen Worten aktualisiert der Schritt 308 den Schwellenwert mit drei Vierteln der gegenwärtigen Pulsweite. Der Schritt 308 speichert Information über den neuen Schwellenwert in dem RAM 216. Nach dem Schritt 308 schreitet das Programm zu dem Schritt 310 fort.
  • Zusätzlich detektiert der Schritt 308 einen fehlerhaften Zustand, in welchem über das gegenwärtige Bit abschließend so entschieden worden ist, dass es in einem logischen Zustand von "0" ist, nachdem über es vorläufig entschieden worden ist, dass es in einem logischen Zustand von "1" ist. Wenn der fehlerhafte Zustand detektiert wird, setzt der Schritt 308 ein Bit-Fehler-Flag auf einen logischen Zustand von "1". Sonst hält der Schritt 308 das Bit-Fehler-Flag in einem logischen Zustand von "0". Der Schritt 308 speichert das Bit-Fehler-Flag in dem RAM 216. Nach dem Schritt 308 schreitet das Programm zu dem Schritt 310 fort.
  • Der Schritt 309 entscheidet abschließend, dass das gegenwärtige Bit (das vorliegende Bit) in einem logischen Zustand von "0" ist. Der Schritt 309 setzt den Sync-Wort-Prüfzählwert auf "0" zurück, um das Zählen aufeinander folgender Bits in logischen Zuständen von "1" zu beenden. Der Schritt 309 setzt drei Viertel der gegenwärtigen Pulsweite als einen neuen Schwellenwert. Mit anderen Worten aktualisiert der Schritt 309 den Schwellenwert mit drei Vierteln der gegenwärtigen Pulsweite. Der Schritt 309 speichert die Information über den neuen Schwellenwert in dem RAM 216. Nach dem Schritt 309 schreitet das Programm zu dem Schritt 310 fort.
  • Der Schritt 310 entscheidet, ob der logische Zustand des Bits, das der letzten Pulsweite entspricht, abschließend oder vorläufig entschieden worden ist. Wenn der logische Zustand des Bits, das der letzten Pulsweite entspricht, als abschließend entschieden worden ist, schreitet das Programm von dem Schritt 310 zu einem Schritt 311 fort. Wenn der logische Zustand von dem Bit, das der letzten Pulsweite entspricht, als vorläufig entschieden worden ist, verlässt das Programm Schritt 310, und dann endet der gegenwärtige Ausführungszyklus des Programmsegments.
  • Der Schritt 311 entscheidet, ob das Magnetband in der Vorwärtsrichtung oder in der Rückwärtsrichtung zugeführt wird. Wenn der Schritt 311 entscheidet, dass das Magnetband in der Vorwärtsrichtung zugeführt wird, schreitet das Programm von dem Schritt 311 zu einem Schritt 312 fort. Wenn der Schritt 311 entscheidet, dass das Magnetband in der Rückwärtsrichtung zugeführt wird, schreitet das Programm von dem Schritt 311 zu einem Schritt 324 fort. Während einer Anfangsstufe ist der Schritt 311 derart entworfen, dass er entscheidet, dass das Magnetband in der Vorwärtsrichtung zugeführt wird. Nach der Anfangsstufe setzt der Schritt 311 diese Entscheidung um, indem auf die entschiedenen logischen Zustände der Bits "64", "65", "78" und "79", die Abschnitte eines Sync-Wortes bilden, Bezug genommen wird.
  • Der Schritt 312 entscheidet, ob 12 als aufeinander folgend entschiedene Bits in logischen Zuständen von "1" auftreten oder nicht, das heißt, ob alle gegenwärtig entschiedenen Bits und die 11 zuvor entschiedenen Bits in logischen Zuständen von "1" sind oder nicht. Der Schritt 312 setzt diese Entscheidung um, indem auf den Sync-Wort-Prüfzählwert Bezug genommen wird. Wenn 12 als aufeinander folgend entschiedene Bits in logischen Zuständen von " 1" auftreten, schreitet das Programm von dem Schritt 312 zu einem Schritt 313 fort. Sonst springt das Programm von dem Schritt 312 zu einem Schritt 314.
  • Der Schritt 313 bestimmt, dass das gegenwärtig entschiedene Bit das Bit "77" ist. Der Schritt 313 setzt den LTC-Bit-Zeiger und den LTC-Adresszeiger auf Werte, die dem Bit "77" entsprechen. Genauer setzt der Schritt 313 den LTC-Bit-Zeiger und den LTC-Adresszeiger jeweils auf "5" bzw. "9". Der Schritt 313 speichert den LTC-Bit-Zeiger und den LTC-Adresszeiger in dem RAM 216. Nach dem Schritt 313 schreitet das Programm zu dem Schritt 314 fort.
  • Der Schritt 314 liest den LTC-Bit-Zeiger aus dem RAM 216 aus. Ein Schritt 315, der dem Schritt 314 folgt, entscheidet, ob der LTC-Bit-Zeiger "0" ist. Wenn der LTC-Bit-Zeiger "0" ist, schreitet das Programm von dem Schritt 315 zu einem Schritt 316 fort. Sonst schreitet das Programm von dem Schritt 315 zu einem Schritt 319 fort.
  • Der Schritt 316 liest den LTC-Adresszeiger aus dem RAM 216 aus. Der Schritt 316 entscheidet, ob der LTC-Adresszeiger "8" ist oder nicht. Wenn der LTC-Adresszeiger "8" ist, schreitet das Programm von dem Schritt 316 zu einem Schritt 317 fort. Sonst springt das Programm von dem Schritt 316 zu einem Schritt 318.
  • Der Schritt 317 bestimmt, dass das gegenwärtig entschiedene Bit das erste Bit (das Start-Bit) in einem Sync-Wort ist. Der Schritt 317 ändert ein LTC-Prüfprozess-Startflag von "0" zu "1". Mit anderen Worten setzt der Schritt 317 das LTC-Prüfprozess-Startflag auf "1". Nach dem Schritt 317 schreitet das Programm zu dem Schritt 318 fort.
  • Der Schritt 319 entscheidet, ob der LTC-Bit-Zeiger einer von "1", "2", "3", "4", "5" und "6" ist oder nicht. Wenn der LTC-Bit-Zeiger einer von "1", "2", "3", "4", "5" und "6" ist, schreitet das Programm von dem Schritt 319 zu dem Schritt 318 fort. Sonst schreitet das Programm von dem Schritt 319 zu einem Schritt 320 fort.
  • Der Schritt 318 speichert das gegenwärtig entschiedene Bit an einer Speicherstelle in dem RAM 216, die durch den LTC-Bit-Zeiger und die LTC-Bit-Adresse, die dem gegenwärtig entschiedenen Bit entspricht, gekennzeichnet ist. Nach dem Schritt 318 endet der gegenwärtige Ausführungszyklus des Programmsegments.
  • Der Schritt 320 entscheidet, ob der LTC-Bit-Zeiger "7" ist. Wenn der LTC-Bit-Zeiger "7" ist, schreitet das Programm von dem Schritt 320 zu einem Schritt 321 fort. Sonst verlässt das Programm Schritt 320 und der gegenwärtige Ausführungszyklus des Programmsegments endet dann.
  • Der Schritt 321 speichert das gegenwärtig entschiedene Bit an einer Speicherstelle in dem RAM 216, die durch den LTC-Bit-Zeiger und die LTC-Bit-Adresse, die dem gegenwärtig entschiedenen Bit entspricht, gekennzeichnet ist.
  • Ein Schritt 322, der dem Schritt 321 folgt, liest den LTC-Adresszeiger aus dem RAM 216 aus. Der Schritt 322 entscheidet, ob der LTC-Adresszeiger "9" ist oder nicht. Wenn der LTC-Adresszeiger "9" ist, schreitet das Programm von dem Schritt 322 zu einem Schritt 323 fort. Sonst verlässt das Programm Schritt 322 und der gegenwärtige Ausführungszyklus des Programmsegments endet dann.
  • Der Schritt 323 bestimmt, dass das gegenwärtig entschiedene Bit das letzte Bit (das End-Bit) in einem Sync-Wort ist. Der Schritt 323 setzt das LTC-Prüfprozess-Startflag auf "0". Nach dem Schritt 323 endet der gegenwärtige Ausführungszyklus des Programmsegments.
  • Der Schritt 324 entscheidet, ob 12 als aufeinander folgend entschiedene Bits in logischen Zuständen von "1" auftreten oder nicht, das heißt, ob das gegenwärtig entschiedene Bit und die elf zuvor entschiedenen Bits alle in logischen Zuständen von "1" sind oder nicht. Der Schritt 324 setzt diese Entscheidung um, indem auf den Sync-Wort-Prüfzählwert Bezug genommen wird. Wenn 12 als aufeinander folgend entschiedene Bits in logischen Zuständen von "1" auftreten, schreitet das Programm von dem Schritt 324 zu einem Schritt 325 fort. Sonst springt das Programm von dem Schritt 324 zu einem Schritt 326.
  • Der Schritt 325 bestimmt, dass das gegenwärtig entschiedene Bit das Bit "66" ist. Der Schritt 325 setzt den LTC-Bit-Zeiger und den LTC-Adresszeiger auf Werte gemäß dem Bit "66". Genauer setzt der Schritt 325 den LTC-Bit-Zeiger und den LTC-Adresszeiger jeweils auf "2" bzw. "8". Der Schritt 325 speichert den LTC-Bit-Zeiger und den LTC-Adresszeiger in dem RAM 216. Nach dem Schritt 325 schreitet das Programm zu dem Schritt 326 fort.
  • Der Schritt 326 liest den LTC-Bit-Zeiger aus dem RAM 216 aus. Ein Schritt 327, der dem Schritt 326 folgt, entscheidet, ob der LTC-Bit-Zeiger "7" ist oder nicht. Wenn der LTC-Bit-Zeiger "7" ist, schreitet das Programm von dem Schritt 327 zu einem Schritt 328 fort. Sonst schreitet das Programm von dem Schritt 327 zu einem Schritt 331 fort.
  • Der Schritt 328 liest den LTC-Adresszeiger aus dem RAM 216 aus. Der Schritt 328 entscheidet, ob der LTC-Adresszeiger "9" ist oder nicht. Wenn der LTC-Adresszeiger "9" ist, schreitet das Programm von dem Schritt 328 zu einem Schritt 329 fort. Sonst springt das Programm von dem Schritt 328 zu einem Schritt 330.
  • Der Schritt 329 bestimmt, dass das gegenwärtig entschiedene Bit das erste Bit (das Start-Bit) in einem Sync-Wort ist, wie in der Rückwärtsrichtung betrachtet. Der Schritt 329 ändert das LTC-Prüfprozess-Startflag von "0" nach "1". Mit anderen Worten setzt der Schritt 329 das LTC-Prüfprozess-Startflag auf "1". Nach dem Schritt 329 schreitet das Programm zu dem Schritt 330 fort.
  • Der Schritt 331 entscheidet, ob der LTC-Bit-Zeiger einer von " 1", "2", " 3", "4", "5" und "6" ist oder nicht. Wenn der LTC-Bit-Zeiger einer von "1", "2", "3", "4", "5" und "6" ist, schreitet das Programm von dem Schritt 331 zu dem Schritt 330 fort. Sonst schreitet das Programm von dem Schritt 331 zu einem Schritt 332 fort.
  • Der Schritt 330 speichert das gegenwärtige entschiedene Bit an einer Speicherstelle in dem RAM 216, die durch den LTC-Bit-Zeiger und die LTC-Bit-Adresse gemäß dem gegenwärtigen entschiedenen Bit gekennzeichnet ist. Nach dem Schritt 330 endet der gegenwärtige Ausführungszyklus des Programmsegments.
  • Der Schritt 332 entscheidet, ob der LTC-Bit-Zeiger "0" ist oder nicht. Wenn der LTC-Bit-Zeiger "0" ist, schreitet das Programm von dem Schritt 332 zu einem Schritt 333 fort. Sonst verlässt das Programm Schritt 332 und der gegenwärtige Ausführungszyklus des Programmsegments endet dann.
  • Der Schritt 333 speichert das gegenwärtige entschiedene Bit an einer Speicherstelle in dem RAM 216, die durch den LTC-Bit-Zeiger und die LTC-Bit-Adresse, die dem gegenwärtigen entschiedenen Bit entspricht, gekennzeichnet ist.
  • Ein Schritt 334, der dem Schritt 333 folgt, liest den LTC-Adresszeiger aus dem RAM 216 aus. Der Schritt 334 entscheidet, ob der LTC-Adresszeiger "8" ist oder nicht. Wenn der LTC-Adresszeiger "8" ist, schreitet das Programm von dem Schritt 334 zu einem Schritt 335 fort. Sonst verlässt das Programm den Schritt 334 und der gegenwärtige Ausführungszyklus des Programmsegments endet dann.
  • Der Schritt 335 bestimmt, dass das gegenwärtige entschiedene Bit das letzte Bit (das End-Bit) in einem Sync-Wort ist, wie in der Rückwärtsrichtung betrachtet. Der Schritt 335 setzt das LTC-Prüfprozess-Startflag auf "0" zurück. Nach dem Schritt 335 endet der gegenwärtige Ausführungszyklus des Programmsegments.
  • Es wird eine weitere Erläuterung der Entscheidung hinsichtlich des logischen Zustandes jedes Bits, das durch das binäre LTC-Signal dargestellt wird, angegeben. Es wird angenommen, dass das binäre LTC-Signal im Zeitraum wie in 11 gezeigt, variiert, wobei "T" eine einem 1-Bit entsprechende Zeitdauer bezeichnet und "T1", T2", "T3", "T4" und "T5" jeweils aufeinander folgende Pulsweiten des binären LTC-Signals bezeichnen. Es wird auch angenommen, dass das Bit, das der Pulsweite T1 entspricht, abschließend als in einem logischen Zustand von "0" entschieden worden ist. Drei Viertel der Pulsweite T1 werden als Schwellenwert gesetzt. Der Schritt 305 in 9 vergleicht die nächste Pulsweite T2 mit dem Schwellenwert (gleich 0,75·T1). Wenn die Pulsweite T2 kürzer als der Schwellenwert ist, entscheidet der Schritt 307 in 9 vorläufig, dass das Bit, das der Pulsweite T2 entspricht, in einem logischen Zustand von "1" ist. Wenn die Pulsweite T2 gleich oder länger als der Schwellenwert ist, entscheidet der Schritt 309 in 9 abschließend, dass das Bit, das der Pulsweite T2 entspricht, in einem logischen Zustand von "0" ist. Zusätzlich setzt der Schritt 309 drei Viertel der Pulsweite T2 als einen neuen Schwellenwert. Mit anderen Worten aktualisiert der Schritt 309 den Schwellenwert mit drei Vierteln der Pulsweite T2. Außerdem setzt der Schritt 309 den Sync-Wort-Prüfzählwert zurück.
  • In dem Fall, dass der Schritt 307 in 9 vorläufig entscheidet, dass das Bit, das der Pulsweite T2 entspricht, in einem logischen Zustand von "1" ist, vergleicht der Schritt 303 in 9 die anschließende Pulsweite T3 mit dem Schwellenwert (gleich 0,75·T1). Wenn die Pulsweite T3 kürzer als der Schwellenwert ist, entscheidet der Schritt 306 in 9 abschließend, dass das Bit, das der Pulsweite T3 entspricht, in einem logischen Zustand von "1" ist. Entsprechend wird in dem Fall, dass die beiden aufeinander fol-genden Pulsweiten T2 und T3 kürzer als der Schwellenwert sind, abschließend entschieden, dass das Bit, das den Pulsweiten T2 und T3 entspricht, in einem logischen Zustand von "1" ist. In diesem Fall inkrementiert der Schritt 306 in 9 den Sync-Wort-Prüfzählwert um "1". Zusätzlich addiert der Schritt 306 die unmittelbar vorhergehende Pulsweite T2 und eine Hälfte der gegenwärtigen Pulsweite T3. Der Schritt 306 setzt das Additionsergebnis als einen neuen Schwellenwert. Mit anderen Worten aktualisiert der Schritt 306 den Schwellenwert mit dem Additionsergebnis. Andererseits entscheidet der Schritt 308 in 9 abschließend, wenn die Pulsweite T3 gleich oder länger als der Schwellenwert ist, dass das Bit, das den Pulsweiten T2 und T3 entspricht, in einem logischen Zustand von "0" ist. In diesem Fall setzt der Schritt 308 das Bit-Fehler-Flag auf einen logischen Zustand von "1".
  • Nachdem der logische Zustand des Bits, das der Pulsweite T3 entspricht, abschließend entschieden worden ist, vergleicht der Schritt 304 die nächste Pulsweite T4 mit dem Schwellenwert. Wenn die Pulsweite T4 gleich oder länger als der Schwellenwert ist, entscheidet der Schritt 309 in 9 abschließend, dass das Bit, das der Pulsweite T4 entspricht, in einem logischen Zustand von "0" ist. Zusätzlich setzt der Schritt 309 drei Viertel der Pulsweite T4 als einen neuen Schwellenwert. Mit anderen Worten aktualisiert der Schritt 309 den Schwellenwert mit drei Vierteln der Pulsweite T4. Außerdem setzt der Schritt 309 den Sync-Wort-Prüfzählwert zurück.
  • Wie es zuvor erwähnt wurde, arbeitet die CPU 211 gemäß einem in dem ROM 216 gespeicherten Programm. Die 12 und 13 sind ein Flussdiagramm eines anderen Segments des Programms, das entworfen ist, um einen Zeitfehler (einen Zeitwert) zu korrigieren, der durch jeden einem Frame entsprechenden Satz von 80 Bits dargestellt ist, die aus dem binären LTC-Signal wiederhergestellt werden. Das Programmsegment in den 12 und 13 wird in einer Periode, die einem "Frame" entspricht, iterativ ausgeführt. Das Programmsegment in den 9 und 10 und das Programmsegment in den 12 und 13 werden auf einer Zeitteilungsbasis ausgeführt. Genauer wird das Programmsegment in den 12 und 13 gestartet, wenn jeder einem Frame entsprechende Satz von 80 wiederhergestellten Bits durch das Programmsegment in den 9 und 10 in den RAM 216 geschrieben worden ist.
  • Nach den 12 und 13 entscheidet ein erster Schritt 401 des Programmsegments, ob der vorliegende Moment in einem Zeitintervall eines Sync-Wortes liegt oder nicht, indem auf das LTC-Prüfprozess-Startflag Bezug genommen wird. Genauer entscheidet der Schritt 401, dass der vorliegende Moment in einem Zeitintervall eines Sync-Wortes liegt, wenn das LTC-Prüfprozess-Startflag "1" ist. Der Schritt 401 entscheidet, dass der vorliegende Moment nicht in einem Zeitintervall eines Sync-Wortes liegt, wenn das LTC-Prüfprozess-Startflag "0" ist. In dem Fall, in dem der vorliegende Moment in einem Zeitintervall eines Sync-Wortes liegt, schreitet das Programm von dem Schritt 401 zu einem Schritt 402 fort. Sonst verlässt das Programm den Schritt 401 und der gegenwärtige Ausführungszyklus des Programmsegments endet dann.
  • Der Schritt 402 liest die 80 Bits, die einem Frame entsprechen, aus dem RAM 216 aus. Der Schritt 402 decodiert die 80 Bits zu einem Zeitwert "Stunde", "Minute", "Sekunde" und "Frame". Dann entscheidet der Schritt 402, ob das Magnetband in der Vorwärtsrichtung zugeführt wird oder nicht. Wenn das Magnetband in der Vorwärtsrichtung zugeführt wird, schreitet das Programm von dem Schritt 402 zu einem Schritt 403 fort. Wenn das Magnetband nicht in der Vorwärtsrichtung zugeführt wird, das heißt, wenn das Magnetband in der Rückwärtsrichtung zugeführt wird, schreitet das Programm von dem Schritt 402 zu einem Schritt 408 fort.
  • Der Schritt 403 entscheidet, ob die Anordnungsreihenfolge von 16 Bits unter den 80 Bits, die ein Sync-Wort darstellen, der Bandzufuhrrichtung entspricht, die in dem unmittelbar vorhergehenden Ausführungszyklus des Programmsegments detektiert wird. Wenn die Anordnungsreihenfolge von 16 Bits des Sync-Wortes der unmittelbar vorhergehenden Bandzufuhrrichtung entspricht, schreitet das Programm von dem Schritt 403 zu einem Schritt 404 fort. Sonst schreitet das Programm von dem Schritt 403 zu einem Schritt 405 fort.
  • Der Schritt 404 entscheidet, dass das Sync-Wort der Vorwärtsrichtung entspricht und richtige Inhalte aufweist. Nach dem Schritt 404 schreitet das Programm zu einem Schritt 413 fort.
  • Der Schritt 405 entscheidet, ob die Anordnungsreihenfolge von 16 Bits des Sync-Wortes mit der Bandzufuhrrichtung nicht übereinstimmt, die in dem unmittelbar vorhergehenden Ausführungszyklus des Programmsegments detektiert worden ist. Wenn die Anordnungsreihenfolge von 16 Bits des Sync-Wortes nicht mit der unmittelbar vorhergehenden Bandzufuhrrichtung übereinstimmt, schreitet das Programm von dem Schritt 405 zu einem Schritt 406 fort. Sonst schreitet das Programm von dem Schritt 405 zu einem Schritt 407 fort.
  • Der Schritt 406 entscheidet, dass das Sync-Wort der Rückwärtsrichtung entspricht und falsche Inhalte aufweist. Nach dem Schritt 406 schreitet das Programm zu dem Schritt 413 fort.
  • Der Schritt 407 entscheidet, dass das Sync-Wort falsche Inhalte aufweist. Nach dem Schritt 407 schreitet das Programm zu dem Schritt 413 fort.
  • Der Schritt 408 entscheidet, ob die Anordnungsreihenfolge von 16 Bits unter den 80 Bits, die ein Sync-Wort darstellen, der Bandzufuhrrichtung, die in dem unmittelbar vorhergehenden Ausführungszyklus des Programmsegments detektiert worden ist, entspricht oder nicht. Wenn die Anordnungsreihenfolge von 16 Bits des Sync-Wortes der unmittelbar vorhergehenden Bandzufuhrrichtung entspricht, schreitet das Programm von dem Schritt 408 zu einem Schritt 409 fort. Sonst schreitet das Programm von dem Schritt 408 zu einem Schritt 410 fort.
  • Der Schritt 409 entscheidet, dass das Sync-Wort der Rückwärtsrichtung entspricht und richtige Inhalte aufweist. Nach dem Schritt 409 schreitet das Programm zu dem Schritt 413 fort.
  • Der Schritt 410 entscheidet, ob die Anordnungsreihenfolge von 16 Bits des Sync-Wortes nicht mit der Bandzufuhrrichtung übereinstimmt, die in dem unmittelbar vorhergehenden Ausführungszyklus des Programmsegments detektiert worden ist. Wenn die Anordnungsreihenfolge von 16 Bits des Sync-Wortes nicht mit der unmittelbar vorhergehenden Bandzufuhrrichtung übereinstimmt, schreitet das Programm von dem Schritt 410 zu einem Schritt 411 fort. Sonst schreitet das Programm von dem Schritt 410 zu einem Schritt 412 fort.
  • Der Schritt 411 entscheidet, dass das Sync-Wort der Vorwärtsrichtung entspricht und falsche Inhalte aufweist. Nach dem Schritt 411 schreitet das Programm zu dem Schritt 413 fort.
  • Der Schritt 412 entscheidet, dass das Sync-Wort falsche Inhalte aufweist. Nach dem Schritt 412 schreitet das Programm zu dem Schritt 413 fort.
  • Der Schritt 413 entscheidet, ob das Sync-Wort richtig ist oder nicht, indem auf eines der Ergebnisse der Entscheidung in den Schritten 404, 406, 407, 409, 411 und 412 Bezug genommen wird. Wenn das Sync-Wort richtig ist, schreitet das Programm von dem Schritt 413 zu einem Schritt 414 fort. Sonst schreitet das Programm von dem Schritt 413 zu einem Schritt 419 fort.
  • Der Schritt 414 entscheidet, ob das Bit-Fehler-Flag in einem logischen Zustand von "1" ist. Wenn das Bit-Fehler-Flag in einem logischen Zustand von "0" ist, schreitet das Programm von dem Schritt 414 zu einem Schritt 415 fort. Wenn das Bit-Fehler-Flag in einem logischen Zustand von "1" ist, schreitet das Programm von dem Schritt 414 zu dem Schritt 419 fort.
  • Der Schritt 415 entscheidet, ob der wiederhergestellte Zeitwert, der aus den 80 Bits abgeleitet worden ist, gleich einem Seriellitätsvergleichswert ist oder nicht. Wenn der wiederhergestellte Zeitwert gleich dem Seriellitätsvergleichswert ist, schreitet das Programm von dem Schritt 415 zu einem Schritt 416 fort. Sonst schreitet das Programm von dem Schritt 415 zu dem Schritt 419 fort.
  • Der Schritt 416 entscheidet, dass der wiederhergestellte Zeitwert zuverlässig ist. Ein Schritt 417, der dem Schritt 416 folgt, setzt den Seriellitätsvergleichswert gleich dem wiederhergestellten Zeitwert plus "1", wenn das Magnetband in der Vorwärtsrichtung zugeführt wird. Der Schritt 417 setzt den Seriellitätsvergleichswert gleich dem wiederhergestellten Zeitwert minus "1", wenn das Magnetband in der Rückwärtsrichtung zugeführt wird.
  • Ein Schritt 418 im Anschluss an Schritt 417 aktualisiert einen Ausgangszeitwert (einen letzten Zeitwert, der ausgegeben werden soll) in Ansprechen auf den Seriellitätsvergleichswert. Genauer setzt der Schritt 418 den Seriellitätsvergleichswert als den neusten Ausgangszeitwert. Nach dem Schritt 418 endet der gegenwärtige Ausführungszyklus des Programmsegments.
  • Der Schritt 419 entscheidet, dass der wiederhergestellte Zeitwert nicht zuverlässig ist. Ein Schritt 420, der dem Schritt 419 folgt, setzt den Seriellitätsvergleichswert gleich dem wiederhergestellten Zeitwert plus "1", wenn das Magnetband in der Vorwärtsrichtung zugeführt wird. Der Schritt 420 setzt den Seriellitätsvergleichswert gleich dem wiederhergestellten Zeitwert minus "1", wenn das Magnetband in der Rückwärtsrichtung zugeführt wird.
  • Ein Schritt 421 im Anschluss an den Schritt 420 aktualisiert den Ausgangszeitwert. Genauer inkrementiert der Schritt 421 den Ausgangszeitwert um "1", wenn das Magnetband in der Vorwärtsrichtung zugeführt wird. Der Schritt 421 dekrementiert den Ausgangszeitwert um "1", wenn das Magnetband in der Rückwärtsrichtung zugeführt wird. Nach dem Schritt 421 endet der gegenwärtige Ausführungszyklus des Programmsegments.
  • Es wird eine weitere Erläuterung der Fehlerkorrektur, die durch das Programmsegment in den 12 und 13 umgesetzt wird, angegeben.
  • Nach 14 wird angenommen, dass das Magnetband in der Vorwärtsrichtung zugeführt wird, und der wiederhergestellte Zeitwert, der aus einem einem Frame entsprechenden Satz von 80 wiederhergestellten Bits wiederhergestellt wird, variiert wie "3 → 4 → 5 → 6 → 6 → 6 → 9 → 10". Somit wird der wiederhergestellte Zeitwert für drei aufeinander folgende einem Frame entsprechende Perioden auf "6" gehalten. Zusätzlich wird angenommen, dass der Seriellitätsvergleichswert "4" ist, wenn der Zeitwert "3" ist.
  • Nach 14 wird während einer zweiten einem Frame entsprechenden Periode der wiederhergestellte Zeitwert von "4", der dem wiederhergestellten Zeitwert von "3" unmittelbar folgt, durch den Schritt 415 mit dem Seriellitätsvergleichswert von "4" verglichen. Da der interessierende wiederhergestellte Zeitwert gleich dem Seriellitätsvergleichswert ist, werden die Schritte 416, 417 und 418 nacheinander nach dem Schritt 415 ausgeführt. Das Magnetband wird in der Vorwärtsrichtung zugeführt, und somit setzt der Schritt 417 den Seriellitätsvergleichswert gleich dem wiederhergestellten Zeitwert plus "1". Mit anderen Worten erhöht der Schritt 417 den Seriellitätsvergleichswert auf "5". Der Schritt 418 gleicht den Ausgangszeitwert an den Seriellitätsvergleichswert an. Mit anderen Worten setzt der Schritt 418 den Ausgangszeitwert auf "5".
  • Während einer dritten einem Frame entsprechenden Periode ist der wiederhergestellte Zeitwert "5", während der Seriellitätsvergleichswert zu "6" aktualisiert wird. Zusätzlich wird der Ausgangszeitwert zu "6" aktualisiert.
  • Während einer vierten einem Frame entsprechenden Periode ist der wiederhergestellte Zeitwert "6", während der Seriellitätsvergleichswert zu "7" aktualisiert wird. Zusätzlich wird der Ausgangszeitwert zu "7" aktualisiert.
  • Während einer fünften einem Frame entsprechenden Periode ist der wiederhergestellte Zeitwert immer noch "6". Der wiederhergestellte Zeitwert von "6" wird durch den Schritt 415 mit dem Seriellitätsvergleichswert von "7" verglichen. Da der interessierende wiederhergestellte Zeitwert von dem Seriellitätsvergleichswert verschieden ist, werden die Schritte 419, 420 und 421 nach dem Schritt 415 nacheinander ausgeführt. Das Magnetband wird in der Vorwärtsrichtung zugeführt, und somit setzt der Schritt 420 den Seriellitätsvergleichswert gleich dem wiederhergestellten Zeitwert plus "1". Mit anderen Worten hält der Schritt 420 den Seriellitätsvergleichswert gleich "7". Da das Magnetband in der Vorwärtsrichtung zugeführt wird, inkrementiert der Schritt 421 den Ausgangszeitwert "1". Mit anderen Worten aktualisiert der Schritt 421 den Ausgangszeitwert zu "8".
  • Während einer sechsten einem Frame entsprechenden Periode ist der wiederhergestellte Zeitwert immer noch "6". Der wiederhergestellte Zeitwert von "6" wird durch den Schritt 415 mit dem Seriellitätsvergleichswert von "7" verglichen. Da der interessierende wiederhergestellte Zeitwert verschieden ist von dem Seriellitätsvergleichswert werden die Schritte 419, 420 und 421 nacheinander nach dem Schritt 415 ausgeführt. Das Magnetband wird in der Vorwärtsrichtung zugeführt, und somit setzt der Schritt 420 den Seriellitätsvergleichswert gleich dem wiederhergestellten Zeitwert plus " 1". Mit anderen Worten hält der Schritt 420 den Seriellitätsvergleichswert gleich "7". Da das Magnetband in der Vorwärtsrichtung zugeführt wird, inkrementiert der Schritt 421 den Ausgangszeitwert "1". Mit anderen Worten aktualisiert der Schritt 421 den Ausgangszeitwert zu „9".
  • Während einer siebten einem Frame entsprechenden Periode ist der wiederhergestellte Zeitwert "9". Der wiederhergestellte Zeitwert von "9" wird durch den Schritt 415 mit dem Seriellitätsvergleichswert von "7" vergli chen. Da der interessierende wiederhergestellte Zeitwert von dem Seriellitätsvergleichswert verschieden ist, werden die Schritte 419, 420 und 421 nach dem Schritt 415 nacheinander ausgeführt. Das Magnetband wird in der Vorwärtsrichtung zugeführt, und somit setzt der Schritt 420 den Seriellitätsvergleichswert gleich dem wiederhergestellten Zeitwert plus "1". Mit anderen Worten erhöht der Schritt 420 den Seriellitätsvergleichswert auf "10". Da das Magnetband in der Vorwärtsrichtung zugeführt wird, inkrementiert der Schritt 421 den Ausgangszeitwert "1". Mit anderen Worten aktualisiert der Schritt 421 den Ausgangszeitwert zu "10".
  • Während einer achten einem Frame entsprechenden Periode ist der wiederhergestellte Zeitwert "10", während der Seriellitätsvergleichswert zu "11" aktualisiert wird. Zusätzlich wird der Ausgangszeitwert zu "11" aktualisiert.
  • Auf diese Weise wird der Ausgangszeitwert seriell wie "5 → 6 → 7 → 8 → 9 → 10 → 11" erhöht, während der wiederhergestellte Zeitwert wie "4 → 5 → 6 → 6 → 6 → 9 → 10" variiert. Dies bedeutet, dass der wiederhergestellte Zeitwert der für drei aufeinander folgende einem Frame entsprechenden Perioden als "6" gehalten wird, korrigiert wird, und der Ausgangszeitwert seriell erhöht wird.
  • Nach 15 wird angenommen, dass das Magnetband in der Vorwärts- richtung zugeführt wird, und dass der wiederhergestellte Zeitwert, der aus einem einem Frame entsprechenden Satz von 80 wiederhergestellten Bits abgeleitet wird, wie "2 → 3 → 4 → 5 → 6 → 12 → 13 → 14 → 15" variiert. Somit springt der wiederhergestellte Zeitwert von "5" nach " 12" während zweier aufeinander folgenden, einem Frame entsprechenden Perioden.
  • Zusätzlich wird angenommen, dass der Seriellitätsvergleichswert "3" ist, wenn der Zeitwert "2" ist.
  • Nach 15 wird der wiederhergestellte Zeitwert von "3", der dem wiederhergestellten Zeitwert von "2" unmittelbar folgt, während einer zweiten einem Frame entsprechenden Periode durch den Schritt 415 mit dem Seriellitätsvergleichswert von "3" verglichen. Da der interessierende wiederhergestellte Zeitwert gleich dem Seriellitätsvergleichswert ist, werden die Schritte 416, 417 und 418 nach dem Schritt 415 nacheinander ausgeführt. Das Magnetband wird in der Vorwärtsrichtung zugeführt, und somit setzt der Schritt 417 den Seriellitätsvergleichswert gleich dem wiederhergestellten Zeitwert plus "1". Mit anderen Worten erhöht der Schritt 417 den Seriellitätsvergleichswert auf "4". Der Schritt 418 gleicht den Ausgangszeitwert an den Seriellitätsvergleichswert an. Mit anderen Worten setzt der Schritt 418 den Ausgangszeitwert auf "4".
  • Während einer dritten einem Frame entsprechenden Periode ist der wiederhergestellte Zeitwert "4", während der Seriellitätsvergleichswert zu "5" aktualisiert wird. Zusätzlich wird der Ausgangszeitwert zu "5" aktualisiert.
  • Während einer vierten einem Frame entsprechenden Periode ist der wiederhergestellte Zeitwert "5", während der Seriellitätsvergleichswert zu "6" aktualisiert wird. Zusätzlich wird der Ausgangszeitwert zu "6" aktualisiert.
  • Während einer fünften, einem Frame entsprechenden Periode ist der wiederhergestellte Zeitwert "12". Der wiederhergestellte Zeitwert von "12" wird durch den Schritt 415 mit dem Seriellitätsvergleichswert von "6" verglichen. Da der interessierende wiederhergestellte Zeitwert von dem Seriellitätsvergleichswert verschieden ist, werden die Schritte 419, 420 und 421 nach dem Schritt 415 nacheinander ausgeführt. Das Magnet band wird in der Vorwärtsrichtung zugeführt, und somit setzt der Schritt 420 den Seriellitätsvergleichswert gleich dem wiederhergestellten Zeitwert plus "1". Mit anderen Worten erhöht der Schritt 420 den Seriellitätsvergleichswert auf "13". Da das Magnetband in der Vorwärtsrichtung zugeführt wird, inkrementiert der Schritt 421 den Ausgangszeitwert "1". Mit anderen Worten aktualisiert der Schritt 421 den Ausgangszeitwert zu "7".
  • Während einer sechsten einem Frame entsprechenden Periode ist der wiederhergestellte Zeitwert "13". Der wiederhergestellte Zeitwert von "13" wird durch den Schritt 415 mit dem Seriellitätsvergleichswert von "13" verglichen. Da der interessierende wiederhergestellte Zeitwert gleich dem Seriellitätsvergleichswert ist, werden die Schritte 416, 417 und 418 nach dem Schritt 415 nacheinander ausgeführt. Das Magnetband wird in der Vorwärtsrichtung zugeführt, und somit setzt der Schritt 417 den Seriellitätsvergleichswert gleich dem wiederhergestellten Zeitwert plus "1". Mit anderen Worten erhöht der Schritt 417 den Seriellitätsvergleichswert auf "14". Der Schritt 418 gleicht den Ausgangszeitwert an den Seriellitätsvergleichswert an. Mit anderen Worten erhöht der Schritt 418 den Ausgangszeitwert auf "14".
  • Während einer siebten einem Frame entsprechenden Periode ist der wiederhergestellte Zeitwert "14", während der Seriellitätsvergleichswert zu "15" aktualisiert wird. Zusätzlich wird der Ausgangszeitwert zu "15" aktualisiert.
  • Während einer achten einem Frame entsprechenden Periode ist der wiederhergestellte Zeitwert "15", während der Seriellitätsvergleichswert zu "16" aktualisiert wird. Zusätzlich wird der Ausgangszeitwert zu "16" aktualisiert.
  • Auf diese Weise wird der Ausgangszeitwert wie "4 → 5 → 6 → 7 → 14 → 15 → 16" erhöht, während der wiederhergestellte Zeitwert wie "3 → 4 → 5 → 12 → 13 → 14 → 15" variiert.
  • Dritte Ausführungsform
  • 16 zeigt eine Vorrichtung 601 zum Umordnen eines LTC-Signals, das beispielsweise in dem wiedergabeseitigen VTR 31 bereitgestellt wird (siehe 3). Die Vorrichtung 601 von 16 umfasst einen Bi-Phase-Mark-Demodulator 602, einen Schalter 603, Pufferspeicher 604 und 605, einen Frequenzteiler 606, einen Speicher-Controller 607, einen Schalter 608 und eine Bi-Phase-Mark-Modulator 609.
  • Der Bi-Phase-Mark-Demodulator 602 ist mit dem Schalter 603 verbunden. Der Schalter 603 ist mit den Pufferspeichern 604 und 605 verbunden. Die Pufferspeicher 604 und 605 sind mit dem Schalter 608 verbunden. Der Schalter 608 ist mit dem Bi-Phasen-Modulator 609 verbunden. Der Frequenzteiler 606 ist mit dem Speicher-Controller 607 und den Schaltern 603 und 608 verbunden. Der Speicher-Controller 607 ist mit den Pufferspeichern 604 und 605 verbunden.
  • In dem wiedergabeseitigen VTR 31 (siehe 3) wird ein LTC-Signal von einem Magnetband wiedergegeben. Der Bi-Phase-Mark-Demodulator 602 empfängt das wiedergegebene LTC-Signal. Der Bi-Phase-Mark-Demodulator 602 unterzieht das wiedergegebene LTC-Signal einer Bi-Phase-Mark-Demodulation, wodurch das wiedergegebene LTC-Signal in ein aus einer Demodulation resultierendes LTC-Signal mit einer Folge von Bits umgewandelt wird. Der Bi-Phase-Mark-Demodulator 602 gibt das aus der Demodulation resultierende LTC-Signal an den Schalter 603 aus.
  • Der Schalter 603 überträgt das aus der Demodulation resultierende LTC-Signal selektiv entweder zu dem Pufferspeicher 604 oder zu dem Pufferspeicher 605. Jeder der Pufferspeicher 604 und 605 weist eine Kapazität auf, die zumindest 80 Bits entspricht. Der Pufferspeicher 604 speichert erste abwechselnde, einem Frame entsprechende Segmente (ungeradzahlige, einem Frame entsprechende Segmente) des aus der Demodulation resultierenden LTC-Signals. Die ersten abwechselnden, einem Frame entsprechenden Segmente des aus der Demodulation resultierenden LTC-Signals werden aus dem Pufferspeicher 604 in einer normalen Bit-Folgerichtung oder einer umgekehrten Bit-Folgerichtung ausgelesen, bevor sie in den Schalter 608 eingespeist werden. Der Pufferspeicher 605 speichert zweite abwechselnde, einem Frame entsprechende Segmente (geradzahlige, einem Frame entsprechende Segmente) des aus der Demodulation resultierenden LTC-Signals. Die zweiten abwechselnden, einem Frame entsprechenden Segmente des aus der Demodulation resultierenden LTC-Signals werden aus dem Pufferspeicher 604 in einer normalen Bit-Folgerichtung oder einer umgekehrten Bit-Folgerichtung ausgelesen, bevor sie in den Schalter 608 eingespeist werden.
  • Der Schalter 608 verbindet selektiv den Bi-Phase-Mark-Modulator 609 mit entweder dem Pufferspeicher 604 oder dem Pufferspeicher 605. Die ersten abwechselnden, einem Frame entsprechenden Segmente des aus der Demodulation resultierenden LTC-Signals werden über den Schalter 608 zu dem Bi-Phase-Mark-Demodulator 609 übertragen. Die zweiten abwechselnden, einem Frame entsprechenden Segmente des aus der Demodulation resultierenden LTC-Signals werden über den Schalter 608 zu dem Bi-Phase-Mark-Demodulator 609 übertragen. Der Schalter 608 kombiniert oder multiplext die ersten abwechselnden, einem Frame entsprechenden Segmente des aus der Demodulation resultierenden LTC-Signals und die zweiten abwechselnden, einem Frame entsprechenden Segmente des aus der Demodulation resultierenden LTC-Signals in eine aus einer Umordnung resultierende LTC-Bit-Folge.
  • Der Bi-Phase-Mark-Modulator 609 empfängt die aus der Umordnung resultierende LTC-Bit-Folge von dem Schalter 608. Der Bi-Phase-Mark-Modulator 609 unterzieht die aus der Umordnung resultierende LTC-Bit-Folge einer Bi-Phase-Mark-Modulation, wodurch die aus der Umordnung resultierende LTC-Bit-Folge in ein aus einer Modulation resultierendes LTC-Signal umgewandelt wird. Der Bi-Phase-Mark-Modulator 609 gibt das aus der Modulation resultierende LTC-Signal an eine externe Einrichtung (nicht gezeigt) aus.
  • In dem wiedergabeseitigen VTR 31 (siehe 3) wird ein framesynchronisiertes Rechteckpulssignal erzeugt, das eine gegebene Frequenz und eine gegebene Periode, die "Frame" entspricht, aufweist. Das Rechteckpulssignal wird auch als das Framepulssignal bezeichnet. Der Frequenzteiler 606 empfängt das Framepulssignal. Der Frequenzteiler 606 halbiert die Frequenz des Framepulssignals, wodurch ein Signal erzeugt und ausgegeben wird, das eine Periode aufweist, die dem doppelten "Frame" entspricht. Beispielsweise ist das Ausgangssignal des Frequenzteilers 606 während erster abwechselnden, einem Frame entsprechenden Perioden (ungeradzahligen, einem Frame entsprechenden Perioden), die mit dem Ausgangssignal des Bi-Phase-Mark-Demodulators 602 in Beziehung stehen, in einem Hochpegelzustand, und ist während zweiter abwechselnden, einem Frame entsprechenden Perioden (geradzahligen, einem Frame entsprechenden Perioden), die mit dem Ausgangssignal des Bi-Phase-Mark-Demodulators 602 in Beziehung stehen, in einem Niedrigpegelzustand.
  • Der Schalter 603 empfängt das Ausgangssignal des Frequenzteilers 606. Der Schalter 603 wechselt in Ansprechen auf das Ausgangssignal des Frequenzteilers 606. Während der ersten abwechselnden, einem Frame entsprechenden Perioden überträgt der Schalter 603 das aus der Demodulation resultierende LTC-Signal an den Pufferspeicher 604. Während der zweiten abwechselnden, einem Frame entsprechenden Perioden überträgt der Schalter 603 das aus der Demodulation resultierende LTC-Signal an den Pufferspeicher 605.
  • Der Schalter 608 empfängt das Ausgangssignal des Frequenzteilers 606. Der Schalter 608 wechselt in Ansprechen auf das Ausgangssignal des Frequenzteilers 606. Während der ersten abwechselnden, einem Frame entsprechenden Perioden verbindet der Schalter 608 den Bi-Phase-Mark-Modulator 609 mit dem Pufferspeicher 605. Während der zweiten abwechselnden, einem Frame entsprechenden Perioden verbindet der Schalter 608 den Bi-Phase-Mark-Modulator 609 mit dem Pufferspeicher 604.
  • In dem wiedergabeseitigen VTR 31 (siehe 3) detektiert eine geeignete Einrichtung 15A die Richtung der Zufuhr des Magnetbandes. Die Richtungsdetektionseinrichtung 15A erzeugt ein Bandbewegungsrichtungssignal, das darstellt, ob das Magnetband in der normalen Richtung oder der umgekehrten Richtung zugeführt wird. Das Bandbewegungsbewegungsrichtungssignal wird von der Richtungsdetektionseinrichtung 15A zu dem Speicher-Controller 607 übertragen. Ebenso wird das Ausgangssignal des Frequenzteilers 606 an den Speicher-Controller 607 angelegt.
  • Die Einrichtung 607 steuert die Puffer-Speicher 604 und 605 in Ansprechen auf das Bandbewegungsrichtungssignal und das Ausgangssignal des Frequenzteilers 606. Während jeder der ersten abwechselnden, einem Frame entsprechenden Perioden gibt der Speicher-Controller 607 ein Schreibfreigabesignal und ein geeignetes Adresssignal an den Pufferspeicher 604 aus, so dass ein damit in Beziehung stehender, einem Frame entsprechender Satz von 80 Bits des aus der Demodulation resultierenden LTC-Signals nacheinander in den Pufferspeicher 604 geschrieben wird. Während jeder der zweiten abwechselnden, einem Frame entsprechenden Perioden gibt der Speicher-Controller 607 ein Schreibfreigabesignal und ein geeignetes Adresssignal an den Pufferspeicher 605 aus, so dass ein damit in Beziehung stehender, einem Frame entsprechender Satz von 80 Bits des aus der Demodulation resultierenden LTC-Signals nacheinander in den Pufferspeicher 605 geschrieben wird.
  • Während jeder der ersten abwechselnden, einem Frame entsprechenden Perioden gibt der Speicher-Controller 607 ein Lesefreigabesignal und ein Adresssignal an den Pufferspeicher 605 aus, so dass ein einem Frame entsprechender Satz von 80 Bits des aus der Demodulation resultierenden LTC-Signals nacheinander aus dem Pufferspeicher 605 ausgelesen wird. In diesem Fall erzeugt der Speicher-Controller 607 das Adresssignal in Ansprechen auf das Bandbewegungsrichtungssignal. Das Adresssignal ist so konstruiert, dass, wenn das Bandbewegungsrichtungssignal die Vorwärtsrichtung darstellt, die Reihenfolge des Auslesens der 80 Bits mit der Reihenfolge übereinstimmt, in der die 80 Bits geschrieben worden sind. Mit anderen Worten, wenn das Bandbewegungsrichtungssignal die Vorwärtsrichtung darstellt, wird der Pufferspeicher 605 als First-In-First-Out(FIFO)-Speicher betrieben. Das Adresssignal ist auch so konstruiert, dass, wenn das Bandbewegungsrichtungssignal die Rückwärtsrichtung darstellt, die Reihenfolge des Auslesens der 80 Bits entgegengesetzt zu der Reihenfolge ist, in der die 80 Bits geschrieben worden sind. Mit anderen Worten, wenn das Bandbewegungsrichtungssignal die Rückwärtsrichtung darstellt, wird der Pufferspeicher 605 als Last-In-First-Out(LIFO)-Speicher betrieben.
  • Während jeder der zweiten abwechselnden, einem Frame entsprechenden Perioden gibt der Speicher-Controller 607 ein Lesefreigabesignal und ein Adresssignal an den Pufferspeicher 604 aus, so dass ein einem Frame entsprechender Satz von 80 Bits des aus der Demodulation resultierenden LTC-Signals nacheinander aus dem Pufferspeicher 604 ausgelesen wird. In diesem Fall erzeugt der Speicher-Controller 607 das Adresssignal in Ansprechen auf das Bandbewegungsrichtungssignal. Das Adresssignal ist so entworfen, dass, wenn das Bandbewegungsrichtungssignal die Vorwärtsrichtung darstellt, die Reihenfolge des Auslesens der 80 Bits mit der Reihenfolge übereinstimmt, in der die 80 Bits geschrieben worden sind. Mit anderen Worten, wenn das Bandbewegungsrichtungssignal die Vorwärtsrichtung darstellt, wird der Pufferspeicher 604 als First-In-First-Out(FIFO)-Speicher betrieben. Das Adresssignal ist auch so entworfen, dass, wenn das Bandbewegungsrichtungssignal die Rückwärtsrichtung darstellt, die Reihenfolge des Auslesens der 80 Bits entgegengesetzt zu der Reihenfolge ist, in der die 80 Bits geschrieben worden sind. Mit anderen Worten, wenn das Bandbewegungsrichtungssignal die Rückwärtsrichtung darstellt, wird der Pufferspeicher 604 als Last-In-First-Out(LIFO)-Speicher betrieben.
  • Auf diese Weise wird der Pufferspeicher 604 während einer einem Frame entsprechenden Periode einem Signalschreibprozess unterzogen, während der Pufferspeicher 605 einem Signalleseprozess unterzogen wird. Während der nächsten einem Frame entsprechenden Periode wird der Pufferspeicher 604 einem Signalleseprozess unterzogen, während der Pufferspeicher 605 einem Signalschreibprozess unterzogen wird. Wenn das Bandbewegungsrichtungssignal die Vorwärtsrichtung darstellt, werden die Pufferspeicher 604 und 605 als FIFO-Speicher betrieben. Wenn das Bandbewe gungsrichtungssignal die Rückwärtsrichtung darstellt, werden die Pufferspeicher 604 und 605 als LIFO-Speicher betrieben.

Claims (3)

  1. Lesevorrichtung für ein Zeitcodesignal, umfassend: einen Flankendetektor zum Detektieren jeder steigenden Flanke und jeder fallenden Flanke in einem Eingangszeitcodesignal und zum Erzeugen eines Flankendetektionssignals, das diese darstellt; ein erstes Mittel zum Detektieren von Pulsweiten des Eingangszeitcodesignals in Ansprechen auf das von dem Flankendetektor erzeugte Flankendetektionssignal; ein zweites Mittel zum Entscheiden logischer Zustände von Bits in Ansprechen auf die von dem ersten Mittel detektierten Pulsweiten; ein drittes Mittel zum Erzeugen eines aktiven Fehler-Flags, wenn die von dem ersten Mittel detektierten Pulsweiten in einer unnormalen Reihenfolge angeordnet sind; ein viertes Mittel zum Detektieren eines Sync-Wortes, das durch die Bits in den von dem zweiten Mittel entschiedenen logischen Zuständen dargestellt ist; ein fünftes Mittel zum Entscheiden, ob das von dem vierten Mittel detektierte Sync-Wort ein vorbestimmtes Muster aufweist, und zum Erzeugen eines Musterentscheidungssignals, das dieses darstellt; ein sechstes Mittel zur Wiederherstellung eines ersten Zeitwertes aus den Bits in den von dem zweiten Mittel entschiedenen logischen Zuständen; und ein siebtes Mittel zum Korrigieren des von dem sechsten Mittel wiederhergestellten ersten Zeitwertes zu einem zweiten Zeitwert in Ansprechen auf das von dem dritten Mittel erzeugte aktive Fehler-Flag und das von dem fünften Mittel erzeugte Musterentscheidungssignal.
  2. Lesevorrichtung für ein Zeitcodesignal nach Anspruch 1, wobei das siebte Mittel umfasst: ein achtes Mittel zum Ändern des ersten Zeitwertes mit einem gegebenen Wert, um den ersten Zeitwert in einen dritten Zeitwert umzuwandeln; ein neuntes Mittel zum Setzen eines Seriellitätsvergleichswertes gleich dem von dem achten Mittel erzeugten dritten Zeitwert; ein zehntes Mittel zum Ändern des zweiten Zeitwertes mit einem vorbestimmten Wert, um den zweiten Zeitwert zu aktualisieren; ein elftes Mittel zum Vergleichen des ersten Zeitwertes mit dem von dem neunten Mittel in einem vorhergehenden Moment gesetzten Seriellitätsvergleichswert, in Fällen, in denen das aktive Fehler-Flag fehlt und das Musterentscheidungssignal darstellt, dass das Sync-Wort das vorbestimmte Muster aufweist, um zu entscheiden, ob der erste Zeitwert gleich dem von dem neunten Mittel in dem vorgehenden Moment gesetzten Seriellitätsvergleichswert ist oder von diesem verschieden ist; ein zwölftes Mittel zum Freigeben des achten Mittels, des neunten Mittels und des zehnten Mittels, um zu arbeiten, wenn das elfte Mittel entscheidet, dass der erste Zeitwert von dem von dem neunten Mittel in dem vorgehenden Moment gesetzten Seriellitätsvergleichswert verschieden ist; ein dreizehntes Mittel zum Ändern des ersten Zeitwertes mit dem gegebenen Wert, um den ersten Zeitwert in den dritten Zeitwert umzuwandeln, wenn das elfte Mittel entscheidet, dass der erste Zeitwert gleich dem von dem neunten Mittel in dem vorgehenden Moment gesetzten Seriellitätsvergleichswert ist; ein vierzehntes Mittel zum Setzen des Seriellitätsvergleichswertes gleich dem von dem dreizehnten Mittel erzeugten dritten Zeitwert; und ein fünfzehntes Mittel zum Setzen des zweiten Zeitwertes gleich dem von dem vierzehnten Mittel gesetzten Seriellitätsvergleichswert, um den zweiten Zeitwert zu aktualisieren, wenn das elfte Mittel entscheidet, dass der erste Zeitwert gleich dem von dem neunten Mittel in dem vorgehenden Moment gesetzten Seriellitätsvergleichswert ist.
  3. Lesevorrichtung für ein Zeitcodesignal nach Anspruch 2, das ferner einen Richtungsdetektor zum Detektieren der Zufuhrrichtung eines Aufzeichnungsbandes, von welchem das Eingangszeitcodesignal wiedergegeben wird, umfasst, und wobei das achte Mittel den ersten Zeitwert mit dem gegebenen Wert inkrementiert, wenn die von dem Richtungsdetektor detektierte Richtung mit einer Vorwärtsrichtung übereinstimmt, und den ersten Zeitwert mit dem gegebenen Wert dekrementiert, wenn die von dem Richtungsdetektor detektierte Richtung mit einer Rückwärtsrichtung übereinstimmt, wobei das zehnte Mittel den zweiten Zeitwert mit dem vorbestimmten Wert inkrementiert, wenn die von dem Richtungsdetektor detektierte Richtung mit der Vorwärtsrichtung übereinstimmt, und den zweiten Zeitwert mit dem vorbestimmten Wert dekrementiert, wenn die von dem Richtungsdetektor detektierte Richtung mit der Rückwärtsrichtung übereinstimmt, und wobei das dreizehnte Mittel den ersten Zeitwert mit dem gegebenen Wert inkrementiert, wenn die von dem Richtungsdetektor detektierte Richtung mit der Vorwärtsrichtung übereinstimmt, und den ersten Zeitwert mit dem gegebenen Wert dekrementiert, wenn die von dem Richtungsdetektor detektierte Richtung mit der Rückwärtsrichtung übereinstimmt.
DE69820141T 1997-03-27 1998-03-18 Generator für Zeitkodesignale Expired - Fee Related DE69820141T2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP7634597 1997-03-27
JP9076345A JPH10269755A (ja) 1997-03-27 1997-03-27 タイムコード信号発生装置
JP09259297A JP3428358B2 (ja) 1997-04-10 1997-04-10 タイムコード信号読み取り装置
JP9259297 1997-04-10

Publications (2)

Publication Number Publication Date
DE69820141D1 DE69820141D1 (de) 2004-01-15
DE69820141T2 true DE69820141T2 (de) 2004-06-17

Family

ID=26417490

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69820141T Expired - Fee Related DE69820141T2 (de) 1997-03-27 1998-03-18 Generator für Zeitkodesignale

Country Status (4)

Country Link
US (1) US6222980B1 (de)
EP (1) EP0867882B1 (de)
CN (1) CN1139072C (de)
DE (1) DE69820141T2 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10290420A (ja) * 1997-04-15 1998-10-27 Matsushita Electric Ind Co Ltd 記録再生装置
US6421647B1 (en) * 1999-01-12 2002-07-16 Texas Instruments Incorporated Deterministic method and system for verifying synchronization words
EP1236354A4 (de) 1999-11-10 2009-04-22 Yahoo Inc Internetradio und rundfunkverfahren
US6389467B1 (en) 2000-01-24 2002-05-14 Friskit, Inc. Streaming media search and continuous playback system of media resources located by multiple network addresses
US7024485B2 (en) * 2000-05-03 2006-04-04 Yahoo! Inc. System for controlling and enforcing playback restrictions for a media file by splitting the media file into usable and unusable portions for playback
US7251665B1 (en) 2000-05-03 2007-07-31 Yahoo! Inc. Determining a known character string equivalent to a query string
US7162482B1 (en) * 2000-05-03 2007-01-09 Musicmatch, Inc. Information retrieval engine
US8352331B2 (en) 2000-05-03 2013-01-08 Yahoo! Inc. Relationship discovery engine
AU2001271980B2 (en) * 2000-07-11 2004-07-29 Excalibur Ip, Llc Online playback system with community bias
US8271333B1 (en) 2000-11-02 2012-09-18 Yahoo! Inc. Content-related wallpaper
US7406529B2 (en) * 2001-02-09 2008-07-29 Yahoo! Inc. System and method for detecting and verifying digitized content over a computer network
US7574513B2 (en) * 2001-04-30 2009-08-11 Yahoo! Inc. Controllable track-skipping
US7707221B1 (en) 2002-04-03 2010-04-27 Yahoo! Inc. Associating and linking compact disc metadata
WO2004102219A2 (en) 2003-05-09 2004-11-25 Grass Valley (U.S.) Inc. Linear time code receiver
JP4624354B2 (ja) * 2003-09-10 2011-02-02 ミュージックマッチ インコーポレイテッド 音楽購入及び再生のシステム及び方法
JP4665486B2 (ja) * 2004-11-04 2011-04-06 パナソニック株式会社 音声信号遅延装置
EP2034485A1 (de) 2007-09-07 2009-03-11 Thomson Licensing System und Verfahren zur Generierung linearer Zeitcodedaten
CN102025957B (zh) * 2010-12-10 2012-07-04 大连捷成实业发展有限公司 一种基于同步计数的纵向时间码的解码方法
CN103839563B (zh) * 2014-03-21 2016-07-27 蒋佳成 一种ltc时间解码系统

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52112311A (en) * 1976-03-18 1977-09-20 Sony Corp Demodulating circuit
JPS5466111A (en) * 1977-11-05 1979-05-28 Sony Corp Time code write system
JPS5693159A (en) * 1979-12-25 1981-07-28 Sony Corp Error correcting system for advance data
US4646167A (en) * 1985-05-24 1987-02-24 Denecke Henry M Time code decoder
DE3632719A1 (de) * 1986-09-26 1988-03-31 Grundig Emv Schaltung zur regenerierung des taktsignals bei einem im biphase-code uebertragenen signal
JP2733524B2 (ja) * 1986-11-13 1998-03-30 ソニー株式会社 記録装置
JPH05128746A (ja) * 1991-10-29 1993-05-25 Canon Inc タイムコード読取装置

Also Published As

Publication number Publication date
CN1139072C (zh) 2004-02-18
DE69820141D1 (de) 2004-01-15
EP0867882B1 (de) 2003-12-03
EP0867882A2 (de) 1998-09-30
US6222980B1 (en) 2001-04-24
CN1196554A (zh) 1998-10-21
EP0867882A3 (de) 1999-03-17

Similar Documents

Publication Publication Date Title
DE69820141T2 (de) Generator für Zeitkodesignale
AT393429B (de) Speicherschaltung zur speicherung eines digitalsignals
DE3018602C2 (de)
DE3151251C2 (de)
DE69534267T2 (de) Aufnahme und Wiedergabe eines MPEG-Informationssignals auf/von einem Aufnahmeträger
DE2734339C2 (de)
DE3131069C2 (de)
DE60004043T2 (de) Aufzeichnung und synchronisierung eines datensatzes auf speichermedien
DE2642019A1 (de) Verfahren zur wiedergabe von auf einem aufzeichnungstraeger - vorzugsweise magnetband - in einzelnen spuren aufgezeichneten videosignalen
DE2830925C2 (de)
DE2938503A1 (de) Verfahren und vorrichtung zur aufnahme und wiedergabe von audio-signalen mit digitaler aufzeichnung
DE3004799C2 (de)
DE2844216A1 (de) Synchronisierfolgecodierung bei code mit begrenzter lauflaenge
DE2944403C2 (de)
DE3539182C2 (de)
DE2500649A1 (de) Anordnung zum korrigieren der zeitbasisfehler eines videosignales
DE3729730A1 (de) Vorrichtung zum verarbeiten digitaler daten
DE2513922B2 (de) Anordnung zur verminderung von informationsverlusten infolge aufzeichnungstraeger-fehlern in einem pcm-speichergeraet
DE4402870C2 (de) Bilddatenverarbeitungsvorrichtung für ein digitales Videobandgerät und Bilddatenverarbeitungsverfahren dafür
DE3922214A1 (de) Verfahren zur wiedergabe von auf magnetband gespeicherten videosignalen und schaltungsanordnung hierfuer
DE3721193A1 (de) Verfahren und vorrichtung zum erfassen von steuersignalen, die auf einem aufzeichnungsmedium aufgezeichnet sind
DE2748233A1 (de) Verfahren und vorrichtung zum einsetzen eines adressensignales in ein videosignal
DE3604374C2 (de)
DE3733183C2 (de)
DE3615468C2 (de)

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee