CN1196554A - 用于产生时间代码信号的装置 - Google Patents

Abstract

一种在利用带形记录介质的记录和重放系统中产生例如纵向时间代码(LTC)的时间代码信号的装置,包括方向检测器,定时器,第一装置,一个第二装置,第三装置,第四装置,第五装置,第六装置,第七装置,第八装置,第九装置,用于将由第三装置使用的第一加法结果值更新为由第八装置产生的第二加法结果值。而且,本发明还涉及一种用于读出该时间代码信号的装置以及一种用于重新安排时间代码信号装置。

Description

用于产生时间代码信号的装置

本发明涉及一种在利用带形记录介质的记录和重放系统中产生例如纵向时间代码(LTC)的时间代码信号的装置。而且，本发明涉及一种用于读出该时间代码信号的装置。此外，本发明涉及一种用于重新安排时间代码信号装置。

典型的螺旋扫描录像机(VTR)包括一个旋转鼓，在旋转鼓上安装有磁头。磁头与旋转鼓一同旋转。磁带以预定的角度范围沿着螺旋线被缠绕在旋转鼓上。在VTR的记录模式中，当旋转鼓旋转并且磁带沿着相对于旋转鼓的给定的方向被给进时，包括视频信号的的信息信号通过磁头被记录在磁带上。具体地说，信息信号是由磁头在磁带按顺序地形成的一系列倾斜的轨迹。该倾斜的轨迹沿着与磁带垂直的方向延伸。在VTR的操作的重放模式中，所述的倾斜的轨迹被磁头按顺序地扫描，于是，当旋转鼓旋转并且磁带沿着相对于旋转鼓的给定的方向被给进时，信息信号通过磁头从磁带中被重放。

通常，VTR也包括一个固定的控制头。在VTR的操作的记录模式中，具有恒定周期的控制脉冲信号通过控制头被记录在磁带上。具体地，该控制脉冲信号是记录在沿着磁带的纵向由控制头在磁带上形成的控制轨迹上的。在VTR的重放模式中，控制轨迹由控制头扫描，于是通过控制头从磁带中产生控制脉冲信号。

在已知的商用螺旋扫描VTR中，一个固定的磁头在磁带上记录纵向的时间代码(LTC)信号，同时形成沿着磁带的纵向延伸的专用于LTC信号的轨迹。LTC信号代表磁带上的绝对位置。在重放过程中，LTC信号由一个固定的磁头扫描，使得LTC信号得以从磁带中再生。

LTC信号具有一个与记录在磁带上的倾斜轨迹上的视频信号表示的帧同步的80位段的序列。LTC信号的80位段也称为LTC信号的1帧对应段。在反向播放时，重放的LTC信号的1帧对应段被以与原始LTC信号的排列次序相反的次序安排在一个时基上。而且，重放的LTC信号的每个1帧对应段的80位被以与原始LTC信号的排列次序相反的次序安排在一个时基上。这种LTC信号的1帧对应段和每个1帧对应段的80位的相反的排列次序对一定的信号处理来说是不方便的。

本发明的第一目的是提供一种改进的用于产生时间代码信号的装置。

本发明的第二目的是提供一种改进的用于读取时间代码信号的装置。

本发明的第三目的是提供一种改进的用于重新排列时间代码信号的装置。

本发明的第一方面提供了一种时间代码信号产生装置，包括一个用于检测记录磁带的供给方向的方向检测器；一个对脉冲信号计数并输出表示对应于计数脉冲的数目的第一计数值的信号的定时器；一个第一装置，用于产生一个对应于与一个由记录磁带重放的输入时间代码信号表示的第一位相关的脉冲宽度的第二计数值；一个第二装置，用于将在第一时间点由定时器的输出信号表示的第一计数值和由第一装置产生的第二计数值相加为第一加法运算结果值；第三装置，用于将由第二装置产生的第一加法运算结果值与由定时器的输出信号当前表示的第一计数值比较，检测由定时器的输出信号当前表示的第一计数值是否等于由第二装置产生的第一加法运算结果值；第四装置，用于产生一个输出时间代码信号；第五装置，用于当第三装置检测由定时器的输出信号当前表示的第一计数值等于由第二装置产生的第一加法运算结果值时，反向由第四装置产生的输出时间代码信号；第六装置，用于响应于由方向检测器检测的方向，从由输入时间代码信号表示的位中选择一个第二位，其中当方法检测器检测的方向与正向一致时，要选择的第二位在正常的时间方向上与第一位相邻，当方法检测器检测的方向与反向一致时，要选择的第二位在相反的时间方向上与第一位相邻；第七装置，用于产生一个第三计数值，该第三计数值对应于一个与第六装置选择的第二位相关的脉冲宽度；第八装置，用于将在第一时间点之后的第二时间点由定时器的输出信号表示的第一计数值和由第七装置产生的第三计数值相加为第二加法结果值；和第九装置，用于将由第三装置使用的第一加法结果值更新为由第八装置产生的第二加法结果值。

本发明的第二方面是基于本发明的第一方面的，并提供一个时间代码信号产生装置，其中输入时间代码信号与由记录在记录磁带上的视频信号表示的每一帧同步地被记录在记录磁带上。

本发明的第三方面提供了一个时间代码信号读取装置，包括一个边沿检测器，用于检测输入时间代码信号中的每一个上升沿和每个下降沿，并产生一个由其表示的边沿检测信号；第一装置，用于响应于由所述边沿检测器产生的边沿检测信号，检测输入时间代码的脉冲宽度；第二装置，响应于由第一装置检测的脉冲宽度确定位的逻辑状态；第三装置，当由第一装置产生的脉冲宽度被以异常的次序设置时，用于产生一个激活的错误标志；第四装置，用于检测由第二装置确定的逻辑状态中的位表示的同步字；第五装置，用于确定由第四装置检测的同步字是否具有一个预定的模式，并产生一个对其进行表示的模式确定信号；第六装置，用于从第二装置确定的逻辑状态中的位恢复一个第一时间值；和第七装置，响应于由第三装置产生的激活的错误表示和由第五装置产生的模式确定信号，将由第六装置恢复的第一时间值校正为一个第二时间值。

本发明的第四方面是基于其第三方面的，并提供了一种时间代码信号记录装置，其中第七装置包括第八装置，用于将第一时间值改变一个给定值，将第一时间值改变为一个第三时间值；第九装置，用于设置一个等于由第八装置产生的第三时间值的连续比较值；第十装置，用于改变第二时间值一个给定值，来更新第二时间值；第十一装置，当没有激活的错误标志并且模式确定信号表示同步字具有预定的模式的情况下，将第一时间值与由第九装置在前一时刻设置的连续比较值比较，确定第一时间值是否等于或者不同于由第九装置在前一时刻设置的连续比较值；第十二装置，当第十一装置确定第一时间值不同于由第九装置在前一时刻设置的连续比较值时，用于使能第八装置，第九装置，和第十装置，使其工作；第十三装置，当第十一装置确定第一时间值等于由第九装置在前一时刻设置的连续比较值时，用于改变第一时间值一个给定值，将第一时间值转换为第三时间值；第十四装置，用于将连续比较值设置为由第十三装置产生的第三时间值；第十五装置，当第十一装置确定第一时间值用于等于由第九装置在前一时刻设置的连续比较值时，用于设置第二时间值等于由第十四装置设置的连续比较值，来更新第二时间值。

本发明的第五方面是基于本发明的第四方面的，并且提供了一种时间代码信号读取装置，进一步包括一个方向检测器，用于检测记录磁带的供给方向，输入时间代码信号从该记录磁带被重放，并且当由方向检测器检测的方向为正向时，其中第八装置将第一时间值增加一个给定值，当由方向检测器检测的方向为反向时，其中第八装置将第一时间值减少一个给定值，并且当由方向检测器检测的方向为正向时，其中第十装置将第二时间值增加一个给定值，当由方向检测器检测的方向为反向时，其中第十装置将第二时间值减少一个给定值，并且，当由方向检测器检测的方向为正向时，其中第十三装置将第一时间值增加一个给定值，当由方向检测器检测的方向为反向时，其中第十三装置将第一时间值减少一个给定值。

本发明的第六方面提供了一种时间代码信号重新排列装置，包括一个双相解调器，用于对从磁带中重放的第一时间代码信号进行双相解调，将第一时间代码信号转换为第一序列的时间代码位；一个方向检测器，用于检测磁带供给的方向；第一装置，用于将第一序列的时间代码位分成段，每段具有给定数目的时间代码位；第二装置，当由方向检测器检测的方向与反向一致时，将由第一装置产生的每一段中的时间代码位的排列次序反向，将第一时间代码位重新排列为第二序列的时间代码位；一个双相调制器，用于将由第二装置产生的第二序列的时间代码位进行双相调制，将第二序列的时间代码位转换成第二时间代码信号。

图1是为NTSC系统设计的LTC信号的格式的示意图。

图2是为PAL系统设计的LTC信号的格式的示意图。

图3编辑系统的方框图。

图4根据本发明的第一实施例的用于产生LTC信号的装置的方框图。

图5是LTC开始脉冲信号的时域图，当磁带沿正向供给时重放的LTC信号的80位的1帧对应子集，当磁带以反向供给时重放的LTC信号的80位的1帧对应子集。

图6为用于图4的CPU的程序的第一段的流程图。

图7为用于图4的CPU的程序的第二段的流程图。

图8为根据本发明的第二实施例的用于读取LTC信号的装置的方框图。

图9和图10为用于图8的CPU的程序的第一段的流程图。

图11为二进制LTC信号的时域图。

图12和图13为用于图8的CPU的程序的第二段的流程图。

图14为图8的装置产生的恢复的时间值，连续比较值，和输出时间值的第一种状态的时域图。

图15为图8的装置产生的恢复的时间值，连续比较值，和输出时间值的第二种状态的时域图。

图16为根据本发明的第三实施例的用于重新排列LTC信号的装置的方框图。

                        第一实施例

纵向时间代码(LTC)信号被沿着磁带上纵向延伸的轨迹记录在磁带上。LTC信号具有一个与记录在磁带上的一组倾斜的轨迹上的视频信号表示的帧同步的80位段的序列。LTC信号的80位段被称为LTC信号的1帧对应段。LTC信号被逐帧(1帧对应段接1帧对应段)地记录在磁带上和从磁带上重放。

图1是为NTSC系统设计的LTC信号的1帧对应段(一个80位段)的格式的示意图。图2是为PAL系统设计的LTC信号的1帧对应段(一个80位段)的格式的示意图。如图1和2所示，LTC信号的1帧对应段具有80位，具有给定的地址号(位位置号)分别为，“0”，“1”，“2”，…，“79”。LTC信号的1帧对应段中的80位被指派给各种信息片段，包括与“帧”相关的信息片(表示相关的帧的次序号的信息片)。与“秒”相关的信息片，与“分”相关的信息片，和与“小时”相关的信息片。

在记录到磁带上之前，LTC信号要经受双相标志调制。在调制结果LTC信号中，在每个1帧对应周期的开始点发生电平反转(电平跃迁)。此外，对于逻辑状态为“1”的位，电平反转(电平跃迁)发生在1位对应周期的中间点。另一方面，对于逻辑状态为“0”的位，电平反转(电平跃迁)不发生在1位对应周期的中间点。因此，两种不同的脉冲宽度被分别指派给逻辑状态为“1”的位和逻辑状态为“0”的位。两种不同的脉冲宽度分别被称为“1”位对应脉冲宽度和“0”位对应脉冲宽度。例如，“0”位对应脉冲宽度等于1位对应周期，同时“1”位对应脉冲宽度等于1位对应周期的一半。

在重放过程中，LTC信号被从磁带上纵向延伸的轨迹上重放。重放的LTC信号进行脉冲宽度测量，检测LTC信号每一位的逻辑状态。检测的LTC信号的位被转换成表示时间(“小时”，“分钟”，“秒”，和“帧”)的数据。根据该时间数据，磁带的绝对位置被检测。检测的磁带的绝对位置可在编辑处理当中使用。

参见图3，编辑系统包括相互连接的一个重放侧VTR(录像机)31和一个记录侧VTR32。该编辑系统还包括一个连接到重放侧VTR31和记录侧VTR32的遥控单元33。

重放侧VTR31从磁带上重放视频信号和音频信号。重放侧VTR31将重放的视频信号和重放的音频信号送到记录侧VTR32。记录侧VTR32将从重放侧VTR31送来的视频信号和音频信号记录到磁带上。

重放侧VTR31包括一个用于产生LTC信号的装置。VTR控制信号在重放侧VTR31和遥控单元33之间传输。在重放侧VTR31中产生的LTC信号被包含在从重放侧VTR31发送到遥控单元33的VTR控制信号中。因此，遥控单元33可以得到在重放侧VTR31中产生的LTC信号。

记录侧VTR32包括一个产生LTC信号的装置。VTR控制信号被在记录侧VTR32和遥控单元33之间传送。在记录侧VTR32中产生的LTC信号被包含在从记录侧VTR32发送到遥控单元33的VTR控制信号中。因此，遥控单元33可以得到在记录侧VTR32中产生的LTC信号。

通过检测从重放侧VTR31发送的LTC信号，遥控单元33在重放侧VTR31中检测以时间(“小时”，“分钟”，“秒”和“帧”)为表现形式的当前访问的磁带的位置。通过检测从记录侧VTR32发送的LTC信号，遥控单元33在记录侧VTR32中检测以时间(“小时”，“分钟”，“秒”和“帧”)为表现形式的当前访问的磁带的位置。在磁带上的当前访问的位置信息被用来，例如，预先转带控制将当前访问的位置自动地移动到所需的编辑位置。

在编辑处理过程中，遥控单元33根据在编辑点之前在重放侧VTR31中产生的LTC信号产生一个时间信号。即使当时间经过编辑点，被产生的时间信号被保持连续的更新。遥控单元33将产生的时间信号送到记录侧VTR32。记录侧VTR32在产生LTC信号中利用该时间信号，该LTC信号即使当时间经过编辑点也保持内容被连续地更新。连续更新的LTC信号被记录在磁带上同时视频信号和音频信号也被记录在其上。因此，在编辑结果磁带上的LTC信号即使在编辑点也保持连续性。

图4显示了一个用于产生LTC信号的提供在例如，重放侧VTR31中的装置10(参见图3)。图4的装置10包括一个中央处理单元(CPU)11，一个定时器12，一个比较寄存器13，一个边沿检测器14，一个输入/输出(I/O)端口15，和存储器16。装置11，12，13，14，15和16通过总线17连接。CPU 11按照存储在其内部的ROM(只读存储器)中的程序操作。

在重放侧VTR31的重放操作模式中，在视频信号和音频信号被重放的同时LTC信号也被从原始的磁带(编辑目标)上重放。重放的LTC信号通过I/O端口15被发送到CPU 11。根据程序，CPU 11将重放的LTC信号进行双相标志解调，检测重放的LTC信号中的每一位的逻辑状态。因此，CPU 11恢复重放的LTC信号中的每一位。CPU 11将恢复的重放的LTC信号的每一位存储到存储器16。具体地说，CPU 11将恢复的重放的LTC信号的每一位逐帧(即，80位接80位或者1帧对应段接1帧对应段)地存储到存储器16。在存储器16中的重放的LTC信号的每个80位对应于代表一个“1”-对应脉冲宽度或者“0”-对应脉冲宽度的信息片。

参见图5，在重放侧VTR31中，LTC开始脉冲(基准同步脉冲)被与重放的LTC信号的1帧对应段同步地产生。在前沿(每个LTC开始脉冲的正向前进沿)，一个重放的LTC信号的1帧对应段开始。

如图5所示，在正向播放中，重放的LTC信号的1帧对应段的位“0”，“1”，“2”，…，“79”被按该顺序顺序地排列。位“0”，“1”，“2”，…，“63”表示可更新的时间(“小时”，“分钟”，“秒”和“帧”)。位“64”，“65”，…，“79”包括具有固定位模式“0011111111111101”的16位同步字。80位被分成10组，每组具有8个连续的位。这10组被称为赋予序列号“0”，“1”，…，“9”的地址。在每个“0”，“1”，…，“9”地址中，8位被分别称为位“0”，位“1”，位“2”，位“3”，位“4”，位“5”，位“6”和位“7”。

如图5所示，在反向重放过程中，重放的LTC信号的1帧对应段的位“79”，“78”，“76”，…，“1”，“0”被按该顺序顺序地排列。位“79”，“78”…，“64”包括具有固定同步模式“1011111111111100”的16位同步字。位“63”，“62”，…，“0”表示可更新的时间(“小时”，“分钟”，“秒”和“帧”)。地址“9”，“8”，…，“1”，“0”被以所述的次序按顺序地排列。在每个地址“9”，“8”…，“1”，“0”中，位“7”，位“6”，位“5”，位“4”，位“3”，位“2”，位“1”和位“0”被按所述次序顺序地排列。

在重放过程中，在重放侧VTR31中的适当的装置15A检测原始磁带的供给方向。方向检测装置15A产生一个表示磁带是以正向供给还是以反向供给的磁带运动方向信号，即，磁带是按正向重放的还是按反向重放的。磁带运动方向信号从方向检测装置15A通过I/O端口15被发送到CPU11。每个LTC开始脉冲的前沿由边沿检测器14检测。边沿检测器14响应于每个LTC开始脉冲的前沿向CPU 11输出一个中断信号。通过一个中断处理，用于输出LTC信号的1帧对应段的程序段由该中断信号启动。

定时器12从时钟信号发生器(未示出)接收一个时钟信号。该时钟信号具有预定的频率。定时器12对时钟信号的脉冲计数，从而产生一个表示可更新时间值或者经过时间的定时信号。定时器12输出该定时信号到CPU11和比较寄存器13。

当程序的LTC输出段被开始时，CPU 11在指定给LTC信号的I/O端口15的输出端将信号(输出LTC信号)的逻辑状态反向。然后，CPU 11响应于磁带运动方向信号，从存储器16中的80位中选择一个第一位。具体地说，当磁带运动方向信号表示正向时，该第一选择的位与位“0”一致，即，地址“0”中的位“0”。另一方面，当磁带运动方向信号表示反向时，该第一选择的位与位“79”一致，即，地址“9”中的位“7”。CPU 11从存储器16中读出第一选择的位。CPU 11产生表示对应于第一选择的位的脉冲宽度的信息片。此外，CPU 11对从定时器12输出的定时信号采样。CPU 11将由信息片表示的脉冲宽度与采样定时信号表示的时间值相加。CPU 11将表示相加结果的信号加载到比较寄存器13。

当由定时器12的输出信号当前表示的时间值等于相加结果时，比较寄存器13向CPU 11输出一个触发脉冲。CPU 11响应于该触发脉冲，在I/O端口15的LTC信号输出端将信号(输出LTC信号)的逻辑状态反向。因此，从I/O端口15输出对应于80位中的第一选择的位的重放的LTC信号的双相标志调制形成段。然后，CPU 11响应于磁带运动方向信号从存储器16中的80位中选择第二位。具体地说，当磁带运动方向信号表示正向时，该第二选择的位与位“1”一致，即，地址“0”中的位“1”。另一方面，当磁带运动方向信号表示反向时，该第二选择的位与位“78”一致，即，地址“9”中的位“6”。CPU 11从存储器16中读出第二选择的位。CPU 11产生表示对应于第二选择的位的脉冲宽度的信息片。此外，CPU11对从定时器12输出的定时信号采样。CPU 11将由信息片表示的脉冲宽度与采样定时信号表示的时间值相加。CPU 11将表示新的相加结果的信号加载到比较寄存器13。换句话说，CPU 11根据新的相加结果更新比较寄存器13中的信号。当由定时器12的输出信号当前表示的时间值等于相加结果时，比较寄存器13向CPU 11输出一个触发脉冲。CPU 11响应于该触发脉冲，在I/O端口15的LTC信号输出端将信号(输出LTC信号)的逻辑状态反向。因此，从I/O端口15输出对应于80位中的第二选择的位的重放的LTC信号的双相标志调制结果段。上述的处理被反复地执行，直到从I/O端口15输出对应于80位中的最后选择的位的重放的LTC信号的双相标志调制结果段为止。

因此，从I/O端口15连续地输出双相标志调制形成的LTC信号的1位对应段。当磁带运动方向信号表示为正向时，输出的双相标志调制形成的LTC信号的“1”位对应段的次序与位“0”，“1”，…，“79”的序列一致。当磁带运动方向信号表示为反向时，输出的双相标志调制形成的LTC信号的1位对应段的次序与位“79”，“78”，…，“0”的序列一致。

图6是用于CPU 11的程序段的流程图，该程序被以对应于与重放的LTC信号相关的位的周期重复地执行。

如图6所示，该程序段的第一步骤151测量重放的LTC信号的当前的1位对应段的脉冲宽度，从而执行双相标志解调和恢复由重放的LTC信号表示的当前位的逻辑状态。

在步骤151之后的步骤152，将在步骤151恢复的当前位存储到CPU 11内的RAM(随机存取存储器)。在步骤152之后，当前执行的程序的循环结束。

图7是用于CPU 11的程序段的流程图，设计用来通过I/O端口15输出LTC信号。图7中的该程序段响应于从边沿检测器14输出的每个中断信号由一个终端程序启动。图6中的程序段和图7中的程序段在分时的基础上被执行。

如图7所示，程序段的第一步101控制I/O端口15，从而在I/O端口15的LTC信号输出端将信号(输出的LTC信号)的逻辑状态方向。

在步骤101之后的步骤102，将在图6中的程序段的执行过程中赋予的最后80个恢复位的1帧对应子集存储到存储器16。

在步骤102之后的步骤103确定磁带运动方向信号表示正向还是反向。当磁带运动方向信号表示正向时，程序从步骤103前进到步骤104。当磁带运动方向信号表示反向时，程序从步骤103前进到步骤107。

步骤104从存储器16读出位“0”。步骤104确定对应于位“0”的逻辑状态的脉冲宽度。步骤104对定时器12输出的定时信号采样。步骤104将确定的脉冲宽度加到由采样的定时信号表示的时间值。然后将表示相加结果的信号加载到比较寄存器13。

在步骤104之后的步骤105，在存储器16中的80位中指定位“1”作为下一步要访问的位。在步骤105之后，程序进至步骤109。

步骤107从存储器16中读出位“79”。步骤107确定对应于位“79”的逻辑状态的脉冲宽度。步骤107对定时器12输出的定时信号采样。步骤107将确定的脉冲宽度加到由采样的定时信号表示的时间值。然后将表示相加结果的信号加载到比较寄存器13。

在步骤107之后的步骤108，在存储器16中的80位中指定位“78”作为下一步要访问的位。在步骤108之后，程序进至步骤109。

步骤109确定触发脉冲目前是否被从比较寄存器13输出。当触发脉冲目前是被从比较寄存器13输出时，程序从步骤109前进到步骤110。否则，重复步骤109。

步骤110控制I/O端口15，在I/O端口15的LTC信号输出端将信号(输出LTC信号)的逻辑状态反向。

在步骤110之后的步骤111确定由步骤110进行的方向是否对应于在1位对应周期的中心点的反向。如是，则程序从步骤111前进到步骤112。否则，前进到步骤113。

步骤112对定时器12输出的定时信号采样。步骤112将1位对应周期的后半部加到由采样的定时信号表示的时间值。步骤112将表示相加结果的信号加载到比较寄存器13。在步骤112之后，程序返回到步骤109。

步骤113从存储器16中读出被指定为下一个将要访问的存储器16中的80位中的位。步骤113确定对应于该读出位的逻辑状态的脉冲宽度。步骤113对定时器12输出的定时信号采样。步骤113将确定的脉冲宽度加到由采样的定时信号表示的时间值。然后将表示相加结果的信号加载到比较寄存器13。

在步骤113之后的步骤114，确定磁带运动方向信号是表示正向还是反向。当磁带运动方向信号表示正向时，程序从步骤114前进到步骤115。当磁带运动方向信号表示反向时，程序从步骤114前进到步骤117。

步骤115指定存储器16中的80位中的一位作为下一步要访问的位。新指定的位的次序号大于紧接的前一个指定的位的次序号“1”。在步骤115之后，程序前进到步骤118。

步骤117指定存储器16中的80位中的一位作为下一步要访问的位。新指定的位的次序号小于紧接的前一个指定的位的次序号“1”。在步骤117之后，程序前进到步骤118。

步骤118确定存储器16中的80位被访问。当存储器16中的80位被访问时，程序从步骤118退出然后目前执行的程序的循环结束。当存储器16中的80位没被访问时，程序从步骤118返回到步骤109。

                    第二实施例

参见图8，显示了一个用于读出LTC信号的装置，包括一个中央处理单元(CPU)211，一个定时器212，一个捕获寄存器213，一个边沿检测器214，一个只读存储器(ROM)215，一个随机存取存储器(RAM)216。装置211，212，213，214，215和216通过总线217连接。CPU 211按照存储在其内部的ROM(只读存储器)215中的程序操作。

重放的LTC信号的1帧对应段表示80位，即，位“0”，“1”，“2”，…，“79”。80位被分成10组，每组具有8个连续的位。这10组被称为赋予序列号“0”，“1”，…，“9”的地址。在每个“0”，“1”，…，“9”地址中，8位被分别称为位“0”，位“1”，位“2”，位“3”，位“4”，位“5”，位“6”和位“7”。地址“0”，“1”，…，“9”被定义为分别对应于LTC地址指针的不同状态。位“1”，位“2”，位“3”，位“4”，位“5”，位“6”和位“7”被定义为对应于LTC位指针的不同状态。在地址“8”和“9”的16位中，即，位“64”，“65”，…，“79”包括一个具有固定位模式“00111111 11111101”的16位同步字。因此，在“1”的逻辑状态中，一个同步字具有12个相继的位(位“66”到位“77”)。

CPU 211被编程恢复由重放的LTC信号的1帧对应段表示的80位。并且被编程将恢复的80位存储到RAM 216。

RAM 216具有分配给由LTC信号的1帧对应段表示的相应的80位的存储位置。RAM 216中的80位存储位置被分别分成对应于地址“0”，“1”，…，“9”的10组。10组中的每一组具有8个存储位置。该10组中的每一组的8个存储位置分别对应于位“1”，位“2”，位“3”，位“4”，位“5”，位“6”和位“7”。因此，80个存储位置中的任何一个可通过由LTC地址指针和LTC位指针的组合来指定。

一个外部装置从磁带重放LTC信号。该外部装置将重放的LTC信号输出到整形电路(未示出)。该重放的LTC信号通过整形电路转换成二进制LTC信号(LTC脉冲信号)。整形电路将二进制LTC信号输出到边沿检测器214。边沿检测器214检测二进制LTC信号中的每个上升沿和每个下降沿。并且边沿检测器214响应于二进制LTC信号中检测的每个边沿，向CPU 211输出一个中断信号。而且，边沿检测器214响应于二进制LTC信号中检测的每个边沿，向捕获寄存器213输出一个锁存脉冲。

定时器212接收一个来自外部时钟发生器的时钟信号。该时钟信号具有预定的频率。定时器212对时钟脉冲计数，从而产生一个表示可更新时间值或者经过时间的定时信号。定时器212向CPU211和捕获寄存器213输出该定时信号。

捕获寄存器213响应于从边沿检测器214输出的每个锁存脉冲，锁存(采样和保持)定时器212的输出信号。由捕获寄存器213锁存的定时信号由CPU211存储到RAM 216。

CPU211根据存储在ROM 215中的程序操作。图9和图10是设置用来确定由二进制LTC信号表示的每一位的逻辑状态的程序段的流程图。图9和10中的程序段执行双相标志解调，用于从二进制LTC信号的每个1位对应段中的脉冲宽度恢复位。图9和10中的程序段由从边沿检测器214提供的每个中断信号启动。

参见图9和图10，程序段的第一步骤301确定对应于最后的脉冲宽度的位的逻辑状态是否被最后或者暂时确定。如果对应于最后的脉冲宽度的位的逻辑状态被暂时确定，程序从步骤301前进到步骤302。当对应于最后的脉冲宽度的位的逻辑状态被最后确定，程序从步骤301前进到步骤304。

步骤302响应于边沿检测器214的输出信号和定时器212的输出信号，测量当前的脉冲宽度(目前的脉冲宽度)。具体地说，当前脉冲宽度被定义为在二进制LTC信号中的下降沿发生时由定时信号表示的时间值和在二进制LTC信号的紧跟上升沿发生时由定时信号表示的时间值之差。

在步骤302之后的步骤303从RAM 216读出门限值信息。步骤303确定当前脉冲宽度是否短于该门限值。该门限值等于第二紧接的前一个的脉冲宽度的四分之三。当当前脉冲宽度短于门限值时，程序从步骤303前进到步骤306。否则，程序从步骤303前进到步骤308。

步骤304象步骤302那样响应于边沿检测器214的输出信号和定时器212的输出信号，测量当前的脉冲宽度(目前的脉冲宽度)。

在步骤304之后的步骤305从RAM 216读出门限值信息。步骤305确定当前脉冲宽度是否短于该门限值。该门限值等于最后的脉冲宽度的四分之三。当当前脉冲宽度短于门限值时，程序从步骤305前进到步骤307。否则，程序从步骤305前进到步骤309。

步骤306最后确定当前位(目前位)是否处于“1”的逻辑状态。步骤306递增同步字核查计数值1，启动或者继续计数“1”的逻辑状态位。步骤306将紧接的前一个的脉冲宽度和当前脉冲宽度的一半相加。步骤306将相加结果设定为新的门限值。换句话说，步骤306将门限值更新为该相加结果。步骤306将新的门限值的信息存储到RAM 216。在步骤306之后，程序前进到步骤310。

步骤307暂时的确定当前位(目前位)为“1”的逻辑状态。步骤307将当前脉冲宽度的信息存储到RAM 216。在步骤307之后，程序前进到步骤310。

步骤306最后确定当前位(目前位)位“0”的逻辑状态。步骤308将同步字核查计数值复位为“0”，终止对相继的“1”的逻辑状态的位的计数。步骤308将当前脉冲宽度的四分之三设定为新的门限值。换句话说，步骤308将门限值更新为当前脉冲宽度的四分之三。步骤308将新的门限值的信息存储到RAM 216。在步骤308之后，程序前进到步骤310。

此外，在暂时确定当前位为“1”的逻辑状态之后，步骤308检测当前位被最后确定为“0”的逻辑状态的错误状态。当错误状态被检测到后，步骤308将位错误标志设置为“1”的逻辑状态。否则，步骤308保持位错误标志为“0”的逻辑状态。步骤308将位错误标志存储到RAM 216。在步骤308之后，程序前进到步骤310。

步骤309最后确定当前位(目前位)为“0”的逻辑状态。步骤309将同步字核查计数值复位为“0”，终止对相继的“1”的逻辑状态的位的计数。步骤309将当前脉冲宽度的四分之三设定为新的门限值。换句话说，步骤309将门限值更新为当前脉冲宽度的四分之三。步骤309将新的门限值的信息存储到RAM 216。在步骤309之后，程序前进到步骤310。

310确定对应于最后的脉冲宽度的位的逻辑状态是否被最后或者暂时确定。如果对应于最后的脉冲宽度的位的逻辑状态被最后确定，程序从步骤310前进到步骤311。当对应于最后的脉冲宽度的位的逻辑状态被暂时确定，程序从步骤310退出，然后程序段的当前执行的循环结束。

步骤311确定磁带是以正向供给还是以方向供给的。当步骤311确定磁带是以正向供给的，程序从步骤311前进到步骤312。当步骤311确定磁带是以反向供给的，程序从步骤311前进到步骤324。在初始阶段，步骤311被设计确定磁带是以正向供给的。在初始阶段之后，步骤311通过检测包括同步字的一部分的位“64”，“65”，“78”，和“79”的确定的逻辑状态来执行所述的确定。

步骤312确定是否发生12个“1”的逻辑状态的相继的确定的位，即，当前确定的位和11个以前确定的位都处于“1”的逻辑状态。步骤312通过利用同步字核查计数值来执行该确定。当发生了12个“1”的逻辑状态的相继的确定的位，程序从步骤312前进到步骤313。否则，程序从步骤312跳到步骤314。

步骤313确定当前确定的位为位“77”。步骤313将LTC位指针和LTC地址指针设置到对应于位“77”的值。具体地说，步骤313分别将LTC位指针和LTC地址指针设置到“5”和“9”。步骤313将LTC位指针和LTC地址指针存储到RAM 216。在步骤313之后，程序前进到步骤314。

步骤314从RAM 216中读出LTC位指针。在步骤314之后的步骤315确定LTC位指针是否为“0”。当LTC位指针为“0”时，程序从步骤315前进到步骤316。否则，程序从步骤315前进到步骤319。

步骤316从RAM 216中读出LTC地址指针。步骤316确定LTC地址指针是否为“8”。当LTC地址指针为“8”时，程序从步骤316前进到步骤317。否则，程序从步骤316前进到步骤318。

步骤317确定当前确定的位为同步字中的第一位(开始位)。步骤317将LTC核查程序开始标志从“0”改变为“1”。换句话说，步骤317将LTC核查程序开始标志设置为“1”。在步骤317之后，程序前进到步骤318。

步骤319确定LTC位指针是否是“1”，“2”，“3”，“4”，“5”和“6”之一。当LTC位指针是“1”，“2”，“3”，“4”，“5”和“6”之一时，程序从步骤319前进到步骤320。

步骤318将当前确定位存储到由LTC位指针和对应于当前确定位的LTC位地址指定的RAM 216中的存储位置。在步骤318之后，程序段的当前执行的循环结束。

步骤320确定LTC位指针是否是“7”。当LTC位指针为“7”时，程序从步骤320前进到步骤321。否则，程序从步骤320退出，并然后程序段的当前执行的循环结束。

步骤321将当前确定位存储到由LTC位指针和对应于当前确定位的LTC位地址指定的RAM 216中的存储位置。

在步骤321之后的步骤322从RAM 216读出LTC地址指针。步骤322确定LTC地址指针是否为“9”。当LTC地址指针为“9”，程序从步骤322前进到步骤323。否则，程序从步骤322退出，然后程序段的当前执行的循环结束。

步骤323确定当前确定位是同步字中的最后位(结束位)。步骤323将LTC核查程序开始标志复位为“0”。在步骤323之后，程序段的当前执行的循环结束。

步骤324确定是否发生逻辑状态为“1”的12个相继的确定的位，即，是否当前确定位和11个以前确定的位都处于“1”的逻辑状态。步骤324通过参照同步字核查计数值来执行该确定。当发生了逻辑状态为“1”的12个相继的确定的位，程序从步骤324前进到步骤325。否则，程序从步骤324跳到步骤326。

步骤325确定当前确定位为位“66”。步骤325将LTC位指针和LTC地址指针设置为对应于位“66”的值。具体地说，步骤325分别将LTC位指针和LTC地址指针设置为“2”和“8”。步骤325将LTC位指针和LTC地址指针存储到RAM 216。在步骤325之后，程序前进到步骤326。

步骤326从RAM 216中读出LTC位指针。在步骤326之后的步骤327确定LTC位指针是否为“7”。当LTC位指针为“7”时，程序从步骤327前进到步骤328。否则，程序从步骤327前进到步骤331。

步骤328从RAM 216中读出LTC地址指针。在步骤328确定LTC地址指针是否为“9”。当LTC地址指针为“9”时，程序从步骤328前进到步骤329。否则，程序从步骤328跳到步骤330。

步骤329确定当前确定位为同步字中从反向看的第一位(开始位)。步骤329将LTC核查程序开始标志从“0”改变为“1”。换句话说，步骤329将LTC核查程序开始标志设置为“1”。在步骤329之后，程序前进到步骤330。

步骤331确定LTC位指针是否是“1”，“2”，“3”，“4”，“5”和“6”之一。当LTC位指针是“1”，“2”，“3”，“4”，“5”和“6”之一时，程序从步骤331前进到步骤330。否则，程序从步骤331前进到步骤332。

步骤330将当前确定位存储到由LTC位指针和对应于当前确定位的LTC位地址指定的RAM 216中的存储位置。在步骤330之后，程序段的当前执行的循环结束。

步骤332确定LTC位指针是否是“0”。当LTC位指针为“0”时，程序从步骤332前进到步骤333。否则，程序从步骤332退出，并然后程序段的当前执行的循环结束。

步骤333将当前确定位存储到由LTC位指针和对应于当前确定位的LTC位地址指定的RAM 216中的存储位置。

在步骤333之后的步骤334从RAM 216读出LTC地址指针。步骤334确定LTC地址指针是否为“8”。当LTC地址指针为“8”，程序从步骤334前进到步骤335。否则，程序从步骤334退出，然后程序段的当前执行的循环结束。

步骤335确定当前确定位是同步字中从反向看的最后位(结束位)。步骤335将LTC核查程序开始标志复位为“0”。在步骤335之后，程序段的当前执行的循环结束。

下面进一步描述由二进制LTC信号表示的每一位的逻辑状态的确定。假定二进制LTC信号按图11中所示的时域变化，其中“T”表示时间的1位对应周期。“T1”，“T2”，“T3”，“T4”和“T5”分别表示二进制LTC信号的相继的脉冲宽度。同时假定对应于脉冲宽度T1的位被最后确定为处于“0”的逻辑状态。脉冲宽度T1的四分之三被设定位门限值。图9中的步骤305将下一个脉冲宽度T2与门限值(等于0.75*T1)比较。当脉冲宽度T2短于门限值，图9中的步骤307暂时地确定对应于脉冲宽度T2的位处于“1”的逻辑状态。当脉冲宽度T2等于或者长于门限值时，图9中的步骤309最后确定对应于脉冲宽度T2的位处于“0”的逻辑状态。此外，步骤309将脉冲宽度T2的四分之三设定为新的门限值。换句话说，步骤309将门限值更新为脉冲宽度T2的四分之三。此外，步骤309对同步字核查计数值复位。

当图9中的步骤307暂时地确定对应于脉冲宽度T2的位处于“1”的逻辑状态的情况下，图9中的步骤303将随后的脉冲宽度与门限值(等于0.75*T1)比较。当脉冲宽度T3短于门限值时，图9中的步骤306最后确定对应于脉冲宽度T3的位处于“1”的逻辑状态。因此，当两个相继的脉冲宽度T2和T3短于门限值时，则最后确定对应于脉冲宽度T2和T3的位处于“1”的逻辑状态。在这种情况下，图9中的步骤306将同步字核查计数值增加“1”。此外，步骤306将前一个脉冲宽度T2和当前脉冲宽度T3的一半相加。步骤306将相加结果设置为新的门限值。换句话说，步骤306将门限值更新为相加结果。另一方面，当脉冲宽度T3等于或者长于门限值时，图9中的步骤308最后确定对应于脉冲宽度T2和T3的位处于“0”的逻辑状态。这样，步骤308将位错误标志设置为“1”的逻辑状态。

在对应于脉冲宽度T3的位的逻辑状态被确定之后，步骤304将下一个脉冲T4与门限值比较。当脉冲宽度T4等于或者长于门限值时，图9中的步骤309最后确定对应于脉冲宽度T4的位处于“0”的逻辑状态。此外，步骤309设置脉冲宽度的四分之三作为新的门限值。换句话说，步骤309将门限值更新为脉冲宽度的四分之三。此外，步骤309对同步字核查计数值复位。

如前所述，CPU211根据存储在ROM 215中的程序操作。图12和13为另一个程序段的流程图，该程序段是设计用来校正由从二进制LTC信号中恢复的80位的1帧对应子集表示的时间(时间值)中的错误的。图12和13中的程序段在对应于“帧”的周期反复地执行。图9和10的程序段，图12和13的程序段是在分时的基础上执行的。具体地说，当80个恢复的位的每个1帧对应子集由图9和10中的程序段写入到RAM 216时，图12和13中的程序段被启动。

参见图12和13，程序段的第一步骤401通过参考LTC核查程序开始标志，确定目前时刻是否处于同步字的时间间隔。具体地说，当LTC核查程序开始标志为“1”时，步骤401确定当前时刻处于同步字时间间隔。当LTC核查程序开始标志为“0”时，步骤401确定当前时刻不处于同步字时间间隔。当当前时刻处于同步字的时间间隔时，程序从步骤401前进到步骤402。否则，程序从步骤401退出，然后，程序段的当前执行的循环结束。

步骤402从RAM 216中读出对应于一帧的80位。步骤402将该80位解码为时间值(“小时”，“分钟”，“秒”和“帧”)。然后，步骤402确定磁带是否是以正向供给的。当磁带是以正向供给时，程序从步骤402前进到步骤403。当磁带不是以正向供给时，即，磁带是以反向供给时，程序从步骤402前进到步骤408。

步骤403确定代表一个同步字的80位中的16位的排列次序是否对应于在前一程序段执行循环中检测的磁带供给方向。当同步字的16位的排列次序对应于前一磁带供给方向，程序从步骤403前进到步骤404。否则，程序从403前进到405。

步骤404确定该同步字对应于正向，并具有正确的内容。在步骤404之后，程序前进到步骤413。

步骤405确定同步字的16位的排列次序是否与在前一程序段执行循环中检测的磁带供给方向不一致。当同步字的16位的排列次序与前一磁带供给方向不一致，程序从步骤405前进到步骤406。否则，程序从405前进到407。

步骤406确定该同步字对应于反向，并具有错误的内容。在步骤406之后，程序前进到步骤413。

步骤407确定该同步字具有错误的内容。在步骤407之后，程序前进到步骤413。

步骤408确定代表一个同步字的80位中的16位的排列次序是否对应于在前一程序段执行循环中检测的磁带供给方向。当同步字的16位的排列次序对应于前一磁带供给方向，程序从步骤408前进到步骤409。否则，程序从408前进到410。

步骤409确定该同步字对应于反向，并具有正确的内容。在步骤409之后，程序前进到步骤413。

步骤410确定同步字的16位的排列次序是否与在前一程序段执行循环中检测的磁带供给方向不一致。当同步字的16位的排列次序与前一磁带供给方向不一致，程序从步骤410前进到步骤411。否则，程序从410前进到412。

步骤411确定该同步字对应于正向，并具有错误的内容。在步骤412之后，程序前进到步骤413。

步骤412确定该同步字具有错误的内容。在步骤412之后，程序前进到步骤413。

步骤413通过参考步骤404，406，407，409，411和412的确定结果之一确定同步字是否正确。当同步字正确时，程序从步骤413前进到步骤414。否则，程序从步骤413前进到步骤419。

步骤414确定位错误标志是否处于“1”的逻辑状态。当位错误标志处于“0”的逻辑状态时，程序从步骤414前进到步骤419。

步骤415确定从80位中得出的恢复的时间值是否等于一个连续比较值。当恢复的时间值等于连续比较值时，程序从步骤415前进到步骤416。否则，程序从步骤415前进到步骤419。

步骤416确定恢复的时间值是可靠的。当磁带是以正向供给时，步骤416之后的步骤417设置连续比较值等于恢复的时间值加“1”。当磁带是以反向供给时，步骤417设置连续比较值等于恢复的时间值减“1”。

步骤417之后的步骤418响应于连续比较值更新输出时间值(要输出的最后时间值)。具体地说，步骤418将将连续比较值设置为最新的输出时间值。在步骤418之后，程序段的当前的执行循环结束。

步骤419确定恢复的时间值是不可靠的。当磁带是以正向供给时，步骤419之后的步骤420设置连续比较值等于恢复的时间值加“1”。当磁带是以反向供给时，步骤420设置连续比较值等于恢复的时间值减“1”。

步骤420之后的步骤421更新输出时间值。当磁带是以正向供给时，步骤421将输出时间值增加“1”。当磁带是以反向供给时，步骤421将输出时间值减“1”。在步骤421之后，程序段的当前的执行循环结束。

下面将描述由图12和13中的程序执行的错误纠正。参见图14，假定磁带是以正向供给的，从80个恢复的位的1帧对应子集得出的恢复的时间值按“3→4→5→6→6→6→9→10变化。因此，恢复的时间值对于三个相继的1帧对应周期被保持为“6”。此外，当时间值为“3”时，假定连续比较值为“4”。

参见图14，在第二个1帧对应周期，在恢复的时间值“3”之后的恢复的时间值“4”在步骤415与“4”的连续比较值比较。由于感兴趣的恢复的时间值等于连续比较值，步骤416，417，和418在步骤415之后被相继执行。磁带被以正向供给，因此步骤417将连续比较值设置等于恢复的时间值加“1”。换句话说，步骤417将连续比较值增加到“5”。步骤418将输出时间值等于连续比较值。换句话说，步骤418将输出时间值设置为“5”。

在第三个1帧对应周期中，恢复的时间值为“5”，同时连续比较值被更新为“6”。此外，输出时间值被更新为“6”。

在第四个1帧对应周期中，恢复的时间值为“6”，同时连续比较值被更新为“7”。此外，输出时间值被更新为“7”。

在第五个1帧对应周期，恢复的时间值仍然为“6”。恢复的时间值“6”在步骤415与“7”的连续比较值比较。由于感兴趣的恢复的时间值不同于连续比较值，步骤419，420，和421在步骤415之后被相继执行。磁带被以正向供给，因此步骤420将连续比较值设置等于恢复的时间值加“1”。换句话说，步骤420将连续比较值等于“7”。由于磁带是以正向供给的，步骤421将输出时间值增加“1”。换句话说，步骤421将输出时间值更新为“8”。

在第六个1帧对应周期中，恢复的时间值仍然为“6”，恢复的时间值“6”在步骤415与“7”的连续比较值比较。由于感兴趣的恢复的时间值不同于连续比较值，步骤419，420，和421在步骤415之后被相继执行。磁带被以正向供给，因此步骤420将连续比较值设置等于恢复的时间值加“1”。换句话说，步骤420将连续比较值等于“7”。由于磁带是以正向供给的，步骤421将输出时间值增加“1”。换句话说，步骤421将输出时间值更新为“9”。

在第七个1帧对应周期中，恢复的时间值仍然为“8”，恢复的时间值“9”在步骤415与“7”的连续比较值比较。由于感兴趣的恢复的时间值不同于连续比较值，步骤419，420，和421在步骤415之后被相继执行。磁带被以正向供给，因此步骤420将连续比较值设置等于恢复的时间值加“1”。换句话说，步骤420将连续比较值增加到“10”。由于磁带是以正向供给的，步骤421将输出时间值增加“1”。换句话说，步骤421将输出时间值更新为“10”。

在第八个1帧对应周期中，恢复的时间值为“10”，同时连续比较值被更新为“11”。此外，输出时间值被更新为“11”。

这样，输出时间值被连续地增加如“5→6→7→8→9→10→11”同时恢复的时间值按“4→5→6→6→6→9→10”变化。这意味着对相继的1帧对应周期保持“6”的恢复的时间值是正确的，并且该输出时间值是连续地增加的。

参见图15，假定磁带是以正向供给的，从80个恢复的位的1帧对应子集得出的恢复的时间值按“2→3→4→5→12→13→14→15变化。因此，恢复的时间值在两个相继的1帧对应周期从“5”跳到“12”。此外，当时间值为“2”时，假定连续比较值为“3”。

参见图15，在第二个1帧对应周期，在恢复的时间值“2”之后的恢复的时间值“3”在步骤415与“3”的连续比较值比较。由于感兴趣的恢复的时间值等于连续比较值，步骤416，417，和418在步骤415之后被相继执行。磁带被以正向供给，因此步骤417将连续比较值设置等于恢复的时间值加“1”。换句话说，步骤417将连续比较值增加到“4”。步骤418将输出时间值等于连续比较值。换句话说，步骤418将输出时间值设置为“4”。

在第三个1帧对应周期中，恢复的时间值为“4”，同时连续比较值被更新为“5”。此外，输出时间值被更新为“5”。

在第四个1帧对应周期中，恢复的时间值为“5”，同时连续比较值被更新为“6”。此外，输出时间值被更新为“6”。

在第五个1帧对应周期，恢复的时间值为“12”。恢复的时间值“12”在步骤415与“6”的连续比较值比较。由于感兴趣的恢复的时间值不同于连续比较值，步骤419，420，和421在步骤415之后被相继执行。磁带被以正向供给，因此步骤420将连续比较值设置等于恢复的时间值加“1”。换句话说，步骤420将连续比较值等于“13”。由于磁带是以正向供给的，步骤421将输出时间值增加“1”。换句话说，步骤421将输出时间值更新为“7”。

在第六个1帧对应周期中，恢复的时间值为“13”，恢复的时间值“13”在步骤415与“13”的连续比较值比较。由于感兴趣的恢复的时间值不同于连续比较值，步骤416，417，和418在步骤415之后被相继执行。磁带被以正向供给，因此步骤417将连续比较值设置等于恢复的时间值加“1”。换句话说，步骤417将连续比较值增加到“14”。步骤417将输出时间值等于连续比较值。换句话说，步骤418将输出时间值增加到“14”。

在第七个1帧对应周期中，恢复的时间值为“14”，同时连续比较值为更新为“16”。此外，输出时间值被更新为“15”。

在第八个1帧对应周期中，恢复的时间值为“15”，同时连续比较值被更新为“16”。此外，输出时间值被更新为“16”。

这样，输出时间值被连续地增加如“4→5→6→7→14→15→16”同时恢复的时间值按“3→4→5→12→13→14→15”变化。

                    第三实施例

图16示出了提供于例如重放侧VTR31(参见图3)中的用于重新排列LTC信号的装置601。图16的装置包括一个双相标志解调器602，一个开关603，缓冲存储器604和605，一个分频器606，一个存储器控制器607，一个开关608，和一个双相标志解调器609。

双相标志解调器602被连接到开关603。开关603被连接到缓冲存储器604和605。缓冲存储器604和605被连接到开关608。开关608被连接到双相标志解调器609。分频器606被连接到存储器控制器607和开关603和608。存储器控制器607被连接到缓冲存储器604和605。

在重放侧VTR31(参见图3)，LTC信号被从磁带上重放。双相标志解调器602接收重放的LTC信号。双相标志解调器602将重放的LTC信号进行双相标志解调，从而将重放的LTC信号转换成具有位序列的解调结果LTC信号。双相标志解调器602向开关603输出解调结果LTC信号。

开关603有选择地将解调结果LTC信号发送到缓冲存储器604或者缓冲存储器605。缓冲存储器604和605的每一个具有对应于至少80位的容量。缓冲存储器604存储解调结果LTC信号的第一交替1帧对应段(奇数的1帧对应段)。在提供到开关608之前，解调结果LTC信号的第一交替1帧对应段被以正常的位序列或者反向的位序列方向从缓冲存储器604中读出。缓冲存储器605存储解调结果LTC信号的第二交替1帧对应段(偶数的1帧对应段)。在提供到开关608之前，解调结果LTC信号的第二交替1帧对应段被以正常的位序列或者反向的位序列方向从缓冲存储器604中读出。

开关608将双相标志解调器602有选择地连接到缓冲存储器604或605。解调结果LTC信号的第一交替1帧对应段通过开关608被发送到双相标志解调器609。解调结果LTC信号的第二交替1帧对应段通过开关608被发送到双相标志解调器609。开关608结合或者多路复用解调结果LTC信号的第一交替1帧对应段和解调结果LTC信号的第二交替1帧对应段，成为一个重新排列形成的LTC位序列。

双相标志解调器609从开关608接收重新排列结果LTC位序列。双相标志解调器609将重新排列形成的LTC位序列进行双相标志解调，从而将重新排列结果LTC位序列转换成一个调制结果LTC信号。双相标志解调器609向一个外部装置输出调制结果LTC信号。

在重放侧VTR31(参见图3)，产生一个具有对应于“帧”的给定频率和给定周期的帧同步矩形脉冲。该矩形脉冲信号也称为帧脉冲信号。分频器606接收帧脉冲信号。分频器606将帧脉冲信号的频率分成一半，从而产生并输出一个对应于两“帧”的信号。例如，分频器606的输出信号在第一交替的1帧对应周期(奇数1帧对应周期)相对于双相标志解调器602的输出信号处于高电平状态，在第二交替的1帧对应周期(偶数1帧对应周期)相对于双相标志解调器602的输出信号处于低电平状态。

开关603接收分频器606的输出信号。开关603响应于分频器606的输出信号做出改变。在第一交替1帧对应周期中，开关603将解调结果LTC信号发送到缓冲存储器604。在第二交替1帧对应周期中，开关603将解调结果LTC信号发送到缓冲存储器605。

开关608接收分频器606的输出信号。开关608响应于分频器606的输出信号做出改变。在第一交替1帧对应周期中，开关608将双相标志解调器609连接到缓冲存储器605，在第二交替1帧对应周期中，开关608将双相标志解调器609连接到缓冲存储器604。

在重放侧VTR31(参见图3)，一个适当的装置15A检测磁带的供给方向。方向检测装置15A产生一个表示磁带是以正向还是反向供给的磁带运动方向信号该磁带运动方向信号被从方向检测装置15A发送到存储器控制器607。而且，分频器606的输出信号被提供到存储器控制器607。

装置607响应于磁带运动方向信号和分频器606的输出信号控制缓冲存储器604和605。在每个第一交替1帧对应周期中，存储器控制器607向缓冲存储器604输出一个写使能信号和一个适当的地址信号，使得相关的解调结果LTC信号的80位的1帧对应子集被按顺序地写入到缓冲存储器604中。在每个第二交替1帧对应周期中，存储器控制器607向缓冲存储器605输出一个写使能信号和一个适当的地址信号，使得相关的解调结果LTC信号的80位的1帧对应子集被按顺序地写入到缓冲存储器605中。

在每个第一交替1帧对应周期中，存储器控制器607向缓冲存储器605输出一个读使能信号和一个地址信号，使得解调结果LTC信号的80位的1帧对应子集被按顺序地缓冲存储器605中读出。在这种情况下，存储器控制器607响应于磁带运动方向信号产生地址信号。该地址被设计当磁带运动方向信号表示正向时使得80位的读出次序与80位被写入的次序一致。换句话说，当磁带运动方向信号代表正向时，缓冲存储器605用作为先入先出(FIFO)存储器。该地址也被设计当磁带运动方向信号表示反向时使得80位的读出次序与80位被写入的次序相反。换句话说，当磁带运动方向信号代表反向时，缓冲存储器605用作为后入先出(LIFO)存储器。

在每个第二交替1帧对应周期中，存储器控制器607向缓冲存储器605输出一个读使能信号和一个地址信号，使得解调结果LTC信号的80位的1帧对应子集被按顺序地从缓冲存储器604中读出。在这种情况下，存储器控制器607响应于磁带运动方向信号产生地址信号。该地址被设计当磁带运动方向信号表示正向时使得80位的读出次序与80位被写入的次序一致。换句话说，当磁带运动方向信号代表正向时，缓冲存储器604用作为先入先出(FIFO)存储器。该地址也被设计当磁带运动方向信号表示反向时使得80位的读出次序与80位被写入的次序相反。换句话说，当磁带运动方向信号代表反向时，缓冲存储器604用作为后入先出(LIFO)存储器。

这样，在1帧对应周期中，缓冲存储器604进行信号写处理同时缓冲存储器605进行信号读处理。在下一个1帧对应周期，缓冲存储器604进行信号读处理同时缓冲存储器605进行信号写处理。当磁带运动方向信号表示正向时，缓冲存储器604和605被用作为FIFO存储器。当磁带运动方向信号表示反向时，缓冲存储器604和605被用作为LIFO存储器。

Claims (6)

1.一种时间代码信号产生装置，包括：

一个用于检测记录磁带的供给方向的方向检测器；

一个定时器，用于对脉冲信号计数并输出表示对应于计数脉冲的数目的第一计数值的信号；

一个第一装置，用于产生一个对应于与一个由记录磁带重放的输入时间代码信号表示的第一位相关的脉冲宽度的第二计数值；

一个第二装置，用于将在第一时间点由定时器的输出信号表示的第一计数值和由第一装置产生的第二计数值相加为第一加法运算结果值；

第三装置，用于将由第二装置产生的第一加法运算结果值与由定时器的输出信号当前表示的第一计数值比较，检测由定时器的输出信号当前表示的第一计数值是否等于由第二装置产生的第一加法运算结果值；

第四装置，用于产生一个输出时间代码信号；

第五装置，用于当第三装置检测由定时器的输出信号当前表示的第一计数值等于由第二装置产生的第一加法运算结果值时，反相由第四装置产生的输出时间代码信号；

第六装置，用于响应于由方向检测器检测的方向，从由输入时间代码信号表示的位中选择一个第二位，其中当方法检测器检测的方向与正向一致时，要选择的第二位在正常的时间方向上与第一位相邻，当方法检测器检测的方向与反向一致时，要选择的第二位在相反的时间方向上与第一位相邻；

第七装置，用于产生一个第三计数值，该第三计数值对应于一个与第六装置选择的第二位相关的脉冲宽度；

第八装置，用于将在第一时间点之后的第二时间点由定时器的输出信号表示的第一计数值和由第七装置产生的第三计数值相加为第二加法结果值；和

第九装置，用于将由第三装置使用的第一加法结果值更新为由第八装置产生的第二加法结果值。

2.一种如权利要求1所述的时间代码信号产生装置，其中输入时间代码信号与由记录在记录磁带上的视频信号表示的每一帧同步地被记录在记录磁带上。

3.一种时间代码信号读取装置，包括：

一个边沿检测器，用于检测输入时间代码信号中的每一个上升沿和每个下降沿，并产生一个由其表示的边沿检测信号；

第一装置，用于响应于由所述边沿检测器产生的边沿检测信号，检测输入时间代码的脉冲宽度；

第二装置，响应于由第一装置检测的脉冲宽度确定位的逻辑状态；

第三装置，当由第一装置产生的脉冲宽度被以异常的次序设置时，用于产生一个激活的错误标志；

第四装置，用于检测由第二装置确定的逻辑状态中的位表示的同步字；

第五装置，用于确定由第四装置检测的同步字是否具有一个预定的模式，并产生一个对其进行表示的模式确定信号；

第六装置，用于从第二装置确定的逻辑状态中的位恢复一个第一时间值；和

第七装置，响应于由第三装置产生的激活的错误表示和由第五装置产生的模式确定信号，将由第六装置恢复的第一时间值校正为一个第二时间值。

4.一种如权利要求3所述的时间代码信号读取装置，其中第七装置包括：

第八装置，用于将第一时间值改变一个给定值，将第一时间值改变为一个第三时间值；

第九装置，用于设置一个等于由第八装置产生的第三时间值的连续比较值；

第十装置，用于改变第二时间值一个预定值，来更新第二时间值；

第十一装置，当没有激活的错误标志并且模式确定信号表示同步字具有预定的模式的情况下，将第一时间值与由第九装置在前一时刻设置的连续比较值比较，确定第一时间值是否等于或者不同于由第九装置在前一时刻设置的连续比较值；

第十二装置，当第十一装置确定第一时间值不同于由第九装置在前一时刻设置的连续比较值时，用于使能第八装置，第九装置，和第十装置，使其工作；

第十三装置，当第十一装置确定第一时间值等于由第九装置在前一时刻设置的连续比较值时，用于改变第一时间值一个给定值，将第一时间值转换为第三时间值；

第十四装置，用于将连续比较值设置为由第十三装置产生的第三时间值；和

第十五装置，当第十一装置确定第一时间值用于等于由第九装置在前一时刻设置的连续比较值时，用于设置第二时间值等于由第十四装置设置的连续比较值，来更新第二时间值。

5.一种如权利要求4所述的时间代码信号读取装置，进一步包括一个方向检测器，用于检测记录磁带的供给方向，输入时间代码信号从该记录磁带被重放，并且当由方向检测器检测的方向为正向时，其中第八装置将第一时间值增加一个给定值，当由方向检测器检测的方向为反向时，其中第八装置将第一时间值减少一个给定值，并且当由方向检测器检测的方向为正向时，其中第十装置将第二时间值增加一个给定值，当由方向检测器检测的方向为反向时，其中第十装置将第二时间值减少一个给定值，并且，当由方向检测器检测的方向为正向时，其中第十三装置将第一时间值增加一个给定值，当由方向检测器检测的方向为反向时，其中第十三装置将第一时间值减少一个给定值。

6.一种时间代码信号重新排列装置，包括：

一个双相解调器，用于对从磁带中重放的第一时间代码信号进行双相解调，将第一时间代码信号转换为第一序列的时间代码位；

一个方向检测器，用于检测磁带供给的方向；

第一装置，用于将第一序列的时间代码位分成段，每段具有给定数目的时间代码位；

第二装置，当由方向检测器检测的方向与反向一致时，将由第一装置产生的每一段中的时间代码位的排列次序反向，将第一时间代码位重新排列为第二序列的时间代码位；

一个双相调制器，用于将由第二装置产生的第二序列的时间代码位进行双相调制，将第二序列的时间代码位转换成第二时间代码信号。

Images