JP4486871B2

JP4486871B2 - 信号デコード装置及び信号デコード方法

Info

Publication number: JP4486871B2
Application number: JP2004341914A
Authority: JP
Inventors: 智昭岩井; 祐介曽我; 良司野口
Original assignee: Pioneer Corp
Current assignee: Pioneer Corp
Priority date: 2004-11-26
Filing date: 2004-11-26
Publication date: 2010-06-23
Anticipated expiration: 2024-11-26
Also published as: JP2006157221A

Description

本発明は、例えば、バイフェーズ符号化処理が施された信号を復号して、原信号を再生する信号デコード装置及び信号デコード方法等に関する。

ＤＶＩ(Digital Visual Interface)等の規格による光ファイバー・ケーブルを用いて画像データ信号を高速シリアル伝送する伝送システムでは、画像データ信号に付随する制御データなどを低速度で伝送する副伝送系統が含まれている。このような副伝送系統におけるデータ信号の伝送符号として、いわゆるバイフェーズ信号が用いられることが多い。

バイフェーズ信号とは、伝送される原データの論理値である「０」又は「１」を、伝送符号に用いられるシンボルの極性変化によって表す符号方式である。例えば、シンボルの極性変化が立ち上がり、即ち、ロウ(Low;L)→ハイ(High;H)であるときは原データの「１」を表し、シンボルの極性の変化が立ち下がり、即ち、Ｈ→Ｌであるときは原データの「０」を表すものである。バイフェーズ信号では、原データの論理値が伝送符号シンボルの極性変化に置換されるので、「１１１１…」や「００００…」等の同一データが連続した場合であっても、バイフェーズ符号化処理が施された信号には、信号再生時の障害となる直流成分が含まれることはない。

従来、バイフェーズ信号を復号する信号デコード装置、若しくは信号デコード方法として、例えば、特許文献１や特許文献２に示されるような技術が公知となっている。

ここで、従来のバイフェーズ信号デコード装置の構成例を図１に示す。従来技術によるバイフェーズ信号デコード装置は、主に、エッジ検出回路、クロック再生回路、及びデータラッチ回路から構成されている。同装置の動作を簡単に説明すれば、先ず、エッジ検出回路はバイフェーズ信号のシンボルエッジを検出してその情報をクロック再生回路に通知する。クロック再生回路では、かかる情報を基にＰＬＬを利用してバイフェーズ信号に同期したクロック信号を生成してこれをデータラッチ回路に供給する。データラッチ回路は、このクロック信号を用いてバイフェーズ信号を所定のタイミングでラッチして、バイフェーズ信号からデコードデータを得る。

従来技術によるバイフェーズ信号デコード装置では、ＰＬＬ等を利用した同期クロック再生回路などのアナログ回路を必要とするため、信号デコード装置の構成が複雑となり装置コストの上昇を招くという問題があった。また、アナログ回路やアナログ処理関連の部品を使用するため、温度や湿度等の装置環境変化、或いは電源変動や使用部品の経年変化等の影響を受け易いという問題もあった。
特開平９−２８９５０４号公報特開平９−３１２５７２号公報

本発明が解決しようとする課題には、アナログ回路を必要とせず構成の簡単なバイフェーズ信号デコード装置、及びデコード方法を提供することが一例として挙げられる。

請求項１に記載の発明は、バイフェーズ符号化処理が施された信号を復号して原信号を再生する信号デコード装置であって、入力されるバイフェーズ信号の極性が変化する毎にその変化時点と変化方向を検出し、前記バイフェーズ信号の変化時点を示すエッジ検出パルスを生成する極性変化検出手段と、所定のクロック信号をカウントして前記エッジ検出パルスの相隣る２つの変化時点の時間間隔を計測して該計測値が所定の閾値を超えたとき検出開始指令を生成する検出開始判定手段と、前記検出開始指令に同期して前記バイフェーズ信号の１シンボルに相当する期間毎に前記エッジ検出パルスの幅よりも大きい時間幅を有するデータ検出窓パルスを生成する検出窓パルス生成手段と、前記データ検出窓パルスの存在期間内における前記エッジ検出パルスをサンプリングしてこれを有効エッジとし、前記有効エッジについての前記極性変化検出手段によって検出された前記変化方向に対応した信号レベルを有するデコードデータを生成するデータデコード手段と、を含むことを特徴とする。

また、請求項５に記載の発明は、バイフェーズ符号化処理が施された信号を復号して原信号を再生する信号デコード方法であって、入力されるバイフェーズ信号の極性が変化する毎にその変化時点と変化方向を検出し、前記バイフェーズ信号の変化時点を示すエッジ検出パルスを生成するステップと、所定のクロック信号をカウントして前記エッジ検出パルスの相隣る２つの変化時点の時間間隔を計測して該計測値が所定の閾値を超えたとき検出開始指令を生成するステップと、前記検出開始指令に同期して前記バイフェーズ信号の１シンボルに相当する期間毎に前記エッジ検出パルスの幅よりも大きい時間幅を有するデータ検出窓パルスを生成するステップと、前記データ検出窓パルスの存在期間内における前記エッジ検出パルスをサンプリングしてこれを有効エッジとし、前記有効エッジについての前記極性変化検出手段によって検出された前記変化方向に対応した信号レベルを有するデコードデータを生成するステップと、を含むことを特徴とする。

図２に本発明の実施例であるバイフェーズ信号デコード装置１０を示す。

同図においてデータラッチ回路１１は、本装置に入力されたバイフェーズ信号を所定のシステム・クロックでラッチ（サンプリング）する回路である。エッジ検出回路１２は、データラッチ回路１１によってサンプリングされたバイフェーズ信号のエッジ部、即ち、バイフェーズ信号の極性変化点を検出する回路である。因みに、同回路からは、かかる極性変化点に同期したエッジパルスの時系列が出力される。

カウンタ１回路１３は、上記のシステム・クロックをカウントしてエッジパルス時系列のパルス間隔を計測する回路である。検出開始判定回路１４は、カウンタ１回路１３における計測結果に基づいて、バイフェーズ信号のデコードを開始する際の基準となる有効エッジを検出する回路である。

カウンタ２回路１６は、検出開始判定回路１４において検知された有効エッジを基準としてシステム・クロックをカウントし、バイフェーズ信号の次の有効エッジの位置を示すタイミングをエッジ検出窓生成回路１７に通知する回路である。エッジ検出窓生成回路１７は、カウンタ２回路１６からの通知に基づいて、バイフェーズ信号の次の有効エッジの来るタイミングに所定の時間幅を有する検出窓を設定する回路である。

データデコード回路１５は、エッジ検出窓生成回路１７が設定した検出窓によってバイフェーズ信号の有効エッジをサンプリングし、バイフェーズ符号化処理の施された原信号のデータをデコードする回路である。なお、データデコード回路１５はデコードされたデータに同期したイネーブル信号も生成出力する。

次に、バイフェーズ信号デコード装置１０の動作を、図３に示すタイムチャートを参照しつつ説明する。なお、同タイムチャートに示されているａ〜ｇの各時系列信号は、図２のブロック図に示されるａ〜ｇの各部分の信号に相当するものである。

先ず、データラッチ回路１１は、本装置に入力されたバイフェーズ信号を所定のシステム・クロックでラッチ（サンプリング）する。このシステム・クロックは、バイフェーズ信号に同期している必要はなく、装置１０の内部で汎用的に用いられている各種のクロック信号を使用することが可能である。但し、かかるシステム・クロックは、バイフェーズ信号のシンボル周波数よりも十分に高い周波数であることが望ましい。なお、データラッチ回路１１は、通常のラッチデータ（図３ａ）の他に１システム・クロック分だけ遅延させたバイフェーズ信号のラッチデータ（図３ｂ）を生成して、この２つのデータをエッジ検出回路１２に供給する。

エッジ検出回路１２は、データラッチ回路１１から供給された２つのラッチデータからバイフェーズ信号のシンボルの極性変化点であるエッジ部を検出して、図３ｃに示すようなエッジ検出パルス列を生成する。なお、かかるエッジ検出処理は、例えば、２つのラッチデータの排他的論理和を採ること等によって容易に生成することができる。

一方、カウンタ１回路１３は、上記のシステム・クロックをカウントするカウンタであり、そのカウント値はエッジ検出回路１２から出力されるエッジ検出パルス（図３ｃ）によってリセットされる。

ところで、バイフェーズ信号の場合、図３からも明らかなように、原データ論理値の推移パターンが「０→０」または「１→１」の場合に較べて、「０→１」または「１→０」の場合の方がシンボルエッジの間隔が長くなる特徴を有している。原データが同一論理で推移するデータパターンのときは、同一の極性変化を繰り返すので極性変化を一旦リセットする必要があり、その際に図３ｃのα部に示すようなダミーエッジが生じるためである。つまり、シンボルエッジの間隔が短い場合、その直後に到来するエッジはダミーエッジを含むため必ずしもシンボルの極性変化を表すものではないが、シンボルエッジの間隔が長い場合、その直後に到来するエッジは必ずシンボルの極性変化を表す有効エッジとなる。

検出開始判定回路１４は、カウンタ１回路１３のカウント値（図３ｄ）をチェックしてそのカウント値が所定の閾値を超えた場合に、その直後に到来するエッジは必ずシンボルの極性変化を表す有効エッジであると判定する。検出開始判定回路１４は、かかる有効エッジを判別するための検出開始タイミングを、例えば、検出開始フラグ（図３ｅ）等の状態信号をセットしてデータデコード回路１５等に通知する。

なお、図３の事例ではカウンタ１回路１３のカウント値（図３ｄ）が「５」を超えた場合に、検出開始判定回路１４は検出開始フラグ（図３ｅ）をセットしているが、本発明の実施がかかる数値例に限定されるものでないことは言うまでもない。

エッジ検出窓生成回路１７は、検出開始フラグのセットに同期して、バイフェーズ信号の有効エッジをサンプリングするための所定の時間幅を有するエッジ検出窓パルス（図３ｆ）を生成する。

一方、カウンタ２回路１６は、最初のエッジ検出窓パルスの終了後にシステム・クロックをカウントし（図３ｇ）、バイフェーズ信号における次の有効エッジの位置、即ち、１シンボル分離れた位置を示すタイミングを生成してこれをエッジ検出窓生成回路１７に供給する。エッジ検出窓生成回路１７は、かかるタイミングに同期してエッジ検出窓パルスのパルス列を継続して出力する。

なお、システム・クロックとバイフェーズ信号は非同期であるので、クロック周波数誤差の累積によるエラー発生を防止すべく、カウンタ２回路１６は有効エッジの検出毎にリセットされるような構成としても良い。

データデコード回路１５は、エッジ検出窓生成回路１７から供給されるエッジ検出窓パルスによって、エッジ検出回路１２から供給される信号エッジ検出パルスのうちの有効エッジのみをサンプリングする。

なお、信号エッジ検出パルスと共に、各パルスがバイフェーズ信号の立ち上がりを表すものか、或いはその立ち下がりを表すものかを示す情報がエッジ検出回路１２からデータデコード回路１５に通知される。データデコード回路１５は、かかる情報に基づいて有効エッジの極性変化の方向を検知し、立ち上がりエッジを原信号のデータの「１」として、立ち下がりエッジを原信号のデータの「０」としてデコードデータを生成する。

また、データデコード回路１５は、エッジ検出窓パルスに同期したイネーブル信号も生成して、同信号をデコードデータと共に後段の各種処理回路（図示せず）に出力する。

以上に説明したように、本実施例は、バイフェーズ符号化処理が施された信号を復号して原信号を再生する信号デコード装置であって、バイフェーズ信号の極性が変化する毎にその変化時点と変化方向を検出する極性変化検出手段に相当するデータラッチ回路１１及びエッジ検出回路１２と、所定のクロック信号をカウントして相隣る２つの変化時点の時間間隔を計測して該計測値が所定の閾値を超えたときデータ検出窓パルスを生成する検出窓パルス生成手段に相当するカウンタ１回路１３、検出開始判定回路１４、カウンタ２回路１６、及びエッジ検出窓生成回路１７と、前記データ検出窓パルスによりサンプリングされたバイフェーズ信号の極性変化時点と極性変化方向に応じて原信号を再生するデータデコード手段に相当するデータデコード回路１５とを含んでいる。

そして、本実施例に基づく信号デコード装置は、以上の構成を採ることによってバイフェーズ符号化処理が施された信号をデジタル回路のみでデコード可能であり、従来のＰＬＬを使用した同期クロック再生回路等のアナログ回路が不要となる。また、デジタル回路で使用されるクロック信号は非同期で良いので、システム内で既に使用されている他のクロック信号の使用が可能であり、本装置専用のクロック発生回路が不要となる。

なお、以上の実施例では、Ｈ／Ｌ期間のデューティー比が５０％のバイフェーズ信号を用いて説明を行ったが、本発明の実施は、かかる事例に限定されるものではなく、伝送路や信号送受信装置の影響でデューティー比が変動した場合でも、例えば、エッジ検出窓の時間幅等を調整して容易に対応することができる。

また、本発明の実施は、光ファイバー・ケーブルを用いた伝送システムに限定されるものではなく、例えば、他の有線伝送システムや無線伝送システムにおけるシリアルデータ伝送においても適用することができる。

図１は、従来技術によるバイフェーズ信号デコード装置の構成を示すブロック図である。図２は、本発明の実施によるバイフェーズ信号デコード装置の構成を示すブロック図である。図３は、図２のバイフェーズ信号デコード装置における動作を示すタイムチャートである。

符号の説明

１０バイフェーズ信号デコード装置
１１データラッチ回路
１２エッジ検出回路
１３カウンタ１回路
１４検出開始判定回路
１５データデコード回路
１６カウンタ２回路
１７エッジ検出窓生成回路

Claims

バイフェーズ符号化処理が施された信号を復号して原信号を再生する信号デコード装置であって、
入力されるバイフェーズ信号の極性が変化する毎にその変化時点と変化方向を検出し、前記バイフェーズ信号の変化時点を示すエッジ検出パルスを生成する極性変化検出手段と、
所定のクロック信号をカウントして前記エッジ検出パルスの相隣る２つの変化時点の時間間隔を計測して該計測値が所定の閾値を超えたとき検出開始指令を生成する検出開始判定手段と、
前記検出開始指令に同期して前記バイフェーズ信号の１シンボルに相当する期間毎に前記エッジ検出パルスの幅よりも大きい時間幅を有するデータ検出窓パルスを生成する検出窓パルス生成手段と、
前記データ検出窓パルスの存在期間内における前記エッジ検出パルスをサンプリングしてこれを有効エッジとし、前記有効エッジについての前記極性変化検出手段によって検出された前記変化方向に対応した信号レベルを有するデコードデータを生成するデータデコード手段と、を含むことを特徴とする信号デコード装置。
前記検出窓パルス生成手段は、前記クロック信号をカウントするカウンタ手段を含み、前記カウンタ手段のカウント値が所定値に達する毎に前記データ検出窓パルスを生成することを特徴とする請求項１に記載の信号デコード装置。
前記データデコード手段は、前記データ検出窓パルスに同期したイネーブル信号を生成することを特徴とする請求項１又は２に記載の信号デコード装置。
前記クロック信号は、前記バイフェーズ信号と非同期であることを特徴とする請求項１乃至３の何れか１項に記載の信号デコード装置。
バイフェーズ符号化処理が施された信号を復号して原信号を再生する信号デコード方法であって、
入力されるバイフェーズ信号の極性が変化する毎にその変化時点と変化方向を検出し、前記バイフェーズ信号の変化時点を示すエッジ検出パルスを生成するステップと、
所定のクロック信号をカウントして前記エッジ検出パルスの相隣る２つの変化時点の時間間隔を計測して該計測値が所定の閾値を超えたとき検出開始指令を生成するステップと、
前記検出開始指令に同期して前記バイフェーズ信号の１シンボルに相当する期間毎に前記エッジ検出パルスの幅よりも大きい時間幅を有するデータ検出窓パルスを生成するステップと、
前記データ検出窓パルスの存在期間内における前記エッジ検出パルスをサンプリングしてこれを有効エッジとし、前記有効エッジについての前記極性変化検出手段によって検出された前記変化方向に対応した信号レベルを有するデコードデータを生成するステップと、を含むことを特徴とする信号デコード方法。