KR20080088044A - 디지털 신호의 주기 검출장치 및 방법 - Google Patents

디지털 신호의 주기 검출장치 및 방법 Download PDF

Info

Publication number
KR20080088044A
KR20080088044A KR1020070030379A KR20070030379A KR20080088044A KR 20080088044 A KR20080088044 A KR 20080088044A KR 1020070030379 A KR1020070030379 A KR 1020070030379A KR 20070030379 A KR20070030379 A KR 20070030379A KR 20080088044 A KR20080088044 A KR 20080088044A
Authority
KR
South Korea
Prior art keywords
clock signal
edge
period
digital signal
counter
Prior art date
Application number
KR1020070030379A
Other languages
English (en)
Inventor
박종온
박현수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070030379A priority Critical patent/KR20080088044A/ko
Publication of KR20080088044A publication Critical patent/KR20080088044A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
    • G01R23/15—Indicating that frequency of pulses is either above or below a predetermined value or within or outside a predetermined range of values, by making use of non-linear or digital elements (indicating that pulse width is above or below a certain limit)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/19—Monitoring patterns of pulse trains

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

디지털 신호의 주기 검출장치 및 방법이 개시된다. 이 장치는 소정 주기를 갖는 제1 클럭 신호를 사용해, 입력된 디지털 신호의 에지를 검출하는 제1 에지 검출부; 상기 제1 클럭 신호가 소정 분주비로 분주된 제2 클럭 신호를 사용해, 상기 디지털 신호의 에지를 검출하는 제2 에지 검출부; 상기 제1 에지 검출부의 검출 결과에 응답하여, 상기 제1 클럭 신호를 카운팅하는 제1 카운터; 상기 제2 에지 검출부의 검출 결과에 응답하여, 상기 제1 카운터의 카운팅 결과로부터 상기 제2 클럭 신호의 카운팅에 사용되는 옵셋값을 검출하는 옵셋값 검출부; 상기 제2 에지 검출부의 검출 결과에 따라, 상기 검출된 옵셋값을 반영하여 상기 제2 클럭 신호를 카운팅하는 제2 카운터; 및 상기 제2 카운터의 카운팅 결과로부터 상기 디지털 신호의 주기를 검출하는 주기 검출부를 포함하는 것을 특징으로 한다. 따라서, 본 발명에 따르면, 디지털 신호의 주기를 측정함에 있어, 디지털 신호의 에지 부분에서만 고속의 클럭으로 측정하고, 디지털 신호의 에지와 에지 사이에서는 저속의 클럭으로 측정하는 방법을 사용하여, 전력 소비도 줄이고, 고속의 디지털 신호의 주기도 측정할 수 있도록 한다.

Description

디지털 신호의 주기 검출장치 및 방법{Apparatus and method for detecting a cycle of digital signal}
도 1은 종래의 디지털 신호의 주기를 검출하는 장치에 대한 블록도이다.
도 2는 도 1의 장치에 의해 디지털 신호의 주기를 검출하는 것을 설명하기 위한 타이밍도의 일 예를 도시한 것이다.
도 3은 본 발명에 의한 디지털 신호의 주기 검출장치를 설명하기 위한 일 실시예의 블록도이다.
도 4는 도 3의 장치에 의해 디지털 신호의 주기를 검출하는 것을 설명하기 위한 타이밍도의 일 예를 도시한 것이다.
도 5은 본 발명에 의한 디지털 신호의 주기 검출방법을 설명하기 위한 일 실시예의 플로차트이다.
<도면의 주요 부호에 대한 간단한 설명>
200: 제1 에지 검출부 202: 제2 에지 검출부
204: 제1 카운터 206: 옵셋값 검출부
208: 제2 카운터 210: 주기 검출부
본 발명은 이치화된 디지털 신호의 주기 검출에 관한 것으로, 특히 고배속 디지털 회로의 구현 및 전력 소비감소를 위한 디지털 신호의 주기 검출장치 및 방법에 관한 것이다.
도 1은 종래의 디지털 신호의 주기를 검출하는 장치에 대한 블록도이다.
에지 검출부(100)는 입력된 클럭신호(CLK_o)에 따라, 주기를 측정하고자 하는 디지털 신호(pre)의 에지를 검출하고, 검출된 에지 신호(pre_edge)를 카운터(101) 및 주기 검출부(102)로 출력한다.
카운터(101)는 에지 검출부(100)에서 받은 에지 신호(pre_edge)를 카운트 ㅅ시작 신호로 하여, 클럭신호(CLK_o)를 카운팅하고, 카운팅한 결과(CNT)를 주기 검출부(102)로 출력한다. 카운터(101)의 동작은 다음의 수학식 1로 표현될 수 있다.
Figure 112007024337145-PAT00001
카운터(101)는 에지 신호(pre_edge)가 high 일 때, 1 로 초기화되고, 에지 신호(pre_edge)가 low 일 때, 이전의 카운팅된 값에 +1을 하여 업 카운트한다.
주기 검출부(102)는 에지 검출부(100)으로부터 입력받은 에지 신호(pre_edge)에 응답하여, 카운터(101)에서 카운팅한 결과값(CNT)을 업데이트하여 디지털 신호의 주기(pre_CNT)를 출력한다. 주기 검출부(102)의 동작은 다음의 수학 식 2로 표현될 수 있다.
Figure 112007024337145-PAT00002
주기 검출부(102)는 에지 신호(pre_edge)가 high 일 때, 카운터(101)의 값(CNT)을 디지털 신호의 주기로서 업데이트한다. 이는 에지 신호(pre_edge)가 발생되는 구간 사이의 주기에 대해 클럭신호(CLK_o)를 카운팅함으로써, 디지털 신호(pre)의 주기를 측정할 수 있게 된다.
도 2는 도 1의 장치에 의해 디지털 신호의 주기를 검출하는 것을 설명하기 위한 타이밍도의 일 예를 도시한 것이다. 도 2에 도시된 바와 같이, 입력되는 디지털 신호(pre)에 대해, 에지 검출부(100)가 에지 신호((pre_edge)를 검출하면, 카운터(101)은 에지 신호((pre_edge)를 카운팅을 위한 시작 신호로 인식하여, 클럭신호((CLK_o)를 카운팅한다. 이러한 카운팅 결과는 주기 검출부(102)로 제공되고, 주기 검출부(102)는 에지 신호((pre_edge)가 하이(high) 일 때, 카운터(101)에서 카운팅한 값(예를 들어, 25)을 디지털 신호(pre)의 주기(pre_CNT)로서 출력한다.
그런데, 일반적으로 디지털 신호의 주기를 측정하기 위해서는 클럭에 의해 동작되는 카운터(101)을 사용하게 되는데, 카운터(101)는 매 클럭마다 동작을 하게 된다. 이때, 디지털 신호의 검출을 위해 빠른 주파수의 클럭을 사용하게 되면, 주기를 측정 시 카운터의 비트수 및 주기 검출부의 비트수가 커져야 하는 문제점이 있으며, 카운터가 고속 동작을 수행해야 하므로, 전력 소비가 증가하고, 고속 동작하는 카운터의 구현도 어렵다는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 디지털 신호의 주기를 검출함에 있어, 단일 클럭을 사용할 경우에 발생되는 전력 소비 및 고배속 구현의 어려움을 해결하기 위한 디지털 신호의 주기 검출장치 및 방법을 제공하는데 있다.
상기의 과제를 이루기 위해, 본 발명에 의한 디지털 신호의 주기 검출장치는 소정 주기를 갖는 제1 클럭 신호를 사용해, 입력된 디지털 신호의 에지를 검출하는 제1 에지 검출부; 상기 제1 클럭 신호가 소정 분주비로 분주된 제2 클럭 신호를 사용해, 상기 디지털 신호의 에지를 검출하는 제2 에지 검출부; 상기 제1 에지 검출부의 검출 결과에 응답하여, 상기 제1 클럭 신호를 카운팅하는 제1 카운터; 상기 제2 에지 검출부의 검출 결과에 응답하여, 상기 제1 카운터의 카운팅 결과로부터 상기 제2 클럭 신호의 카운팅에 사용되는 옵셋값을 검출하는 옵셋값 검출부; 상기 제2 에지 검출부의 검출 결과에 따라, 상기 검출된 옵셋값을 반영하여 상기 제2 클럭 신호를 카운팅하는 제2 카운터; 및 상기 제2 카운터의 카운팅 결과로부터 상기 디지털 신호의 주기를 검출하는 주기 검출부를 포함하는 것을 특징으로 한다.
상기의 다른 과제를 이루기 위해, 본 발명에 의한 디지털 신호의 주기 검출방법은 소정 주기를 갖는 제1 클럭 신호를 사용해, 입력된 디지털 신호의 에지를 검출하는 단계; 상기 제1 클럭 신호가 소정 분주비로 분주된 제2 클럭 신호를 사용 해, 상기 디지털 신호의 에지를 검출하는 단계; 상기 제1 클럭 신호를 카운팅하는 단계; 상기 제1 클럭 신호의 카운팅 결과로부터 상기 제2 클럭 신호의 카운팅에 사용되는 옵셋값을 검출하는 단계; 상기 검출된 옵셋값을 반영하여 상기 제2 클럭 신호를 카운팅하는 단계; 및 상기 제2 클럭 신호의 카운팅 결과로부터 상기 디지털 신호의 주기를 검출하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명에 의한 디지털 신호의 주기 검출장치를 첨부된 도 3 및 도 4를 참조하여 상세히 설명한다.
도 3은 본 발명에 의한 디지털 신호의 주기 검출장치를 설명하기 위한 일 실시예의 블록도로서, 제1 에지 검출부(200), 제2 에지 검출부(202), 제1 카운터(204), 옵셋값 검출부(206), 제2 카운터(208) 및 주기 검출부(210)로 구성된다.
도 4는 도 3의 장치에 의해 디지털 신호의 주기를 검출하는 것을 설명하기 위한 타이밍도의 일 예를 도시한 것이다.
제1 에지 검출부(200)는 소정 주기를 갖는 제1 클럭 신호(CLK_o)를 사용해, 입력된 디지털 신호(pre)의 에지를 검출하고, 검출한 에지 신호 1(pre_edge 1)를 제1 카운터(204)로 출력한다. 여기서, 제1 에지 검출부(200)는 도 1에 도시된 종래의 에지 검출부(100)와 동일한 기능을 담당하는 것으로 상세한 설명은 생략한다.
제2 에지 검출부(202)는 제1 클럭 신호(CLK_o)가 소정 분주비 a로 분주된 제2 클럭 신호(CLK_d)를 사용해, 디지털 신호(pre)의 에지를 검출하고 검출된 에지 신호 2(pre_edge 2)를 옵셋값 검출부(206), 제2 카운터(208) 및 주기 검출부(210)로 출력한다. 제1 클럭 신호(CLK_o)와 소정 분주비로 분주된 제2 클럭 신호(CLK_d) 사이의 관계는 다음의 수학식 3과 같다.
Figure 112007024337145-PAT00003
여기서,
Figure 112007024337145-PAT00004
는 입력된 제1 클럭 신호(CLK_o)의 주파수를 의미하고,
Figure 112007024337145-PAT00005
는 분주된 제2 클럭 신호(CLK_d)의 주파수를 의미하고, a는 제1 클럭 신호(CLK_o)의 주파수 및 제2 클럭 신호(CLK_d)의 주파수의 비에 해당하는 분주비를 의미한다.
소정 분주비 a로 분주된 제2 클럭 신호(CLK_d)는 제1 클럭 신호(CLK_o)에 비해 a 배만큼 한 클럭의 주기가 길어진다. 따라서, 제2 클럭 신호(CLK_d)의 클럭 동작이 제1 클럭 신호(CLK_o)에 비해 a 배만큼 저속으로 동작하게 된다. 도 4에 도시된 바와 같이, 소정 분주비 a가 3이라 하면, 제2 클럭 신호(CLK_d)의 주기는 제1 클럭 신호(CLK_o)의 주기에 비해 3배의 긴 주기를 갖는다.
제1 카운터(204)는 제1 에지 검출부(200)의 검출 결과에 응답하여, 제1 클럭 신호(CLK_o)를 카운팅하고, 카운팅한 결과값 CNT(kT)을 옵셋값 검출부(206)로 출력한다. 제1 카운터(204)의 동작은 다음의 수학식 4로 표현될 수 있다.
Figure 112007024337145-PAT00006
제1 카운터(204)는 에지 신호 1(pre_edge 1)가 high 일 때, 1로 초기화되고, 에지 신호 1(pre_edge 1)가 low 일 때, 이전의 카운팅된 값에 +1을 하여 계속 업 카운트한다.
이때, 제1 카운터(204)는 다음의 수학식 5를 만족하는 M(여기서, M은 1 이상의 양의 정수) 비트수를 갖는 하드웨어로 구성되는 것을 특징으로 한다.
2M≥a
여기서, a는 소정 분주비를 의미한다.
본원발명의 제1 카운터(204)는 도 1의 종래 카운터(101)과 달리, 수학식 5를 만족하는 M 비트수를 갖는 하드웨어로 구성되는 것으로 족하다. 특히, 수학식 5를 만족하는 최소값 M을 만족하도록 하는 비트수를 갖는 하드웨어를 구성할 수 있다. 예를 들어, 소정 분주비 a가 3인 경우에, 제1 카운터(204)는 2 비트수를 갖는 카운터로 구성할 수도 있다. 따라서, 제1 카운터(204)의 비트수를 최소화할 수 있다는 점에서 본원발명의 특징이 있다.
옵셋값 검출부(206)은 제2 에지 검출부(202)의 검출 결과에 응답하여, 제1 카운터(204)의 카운팅 결과로부터 제2 클럭 신호(CLK_d)의 카운팅에 사용되는 옵셋 값 offset_CNT(kT)을 검출하고, 검출한 옵셋값을 제2 카운터(208) 및 주기 검출부(210)로 출력한다. 옵셋값 검출부(206)는 디지털 신호가 상승 에지일 때, 제1 카운터(204)의 카운팅 결과를 옵셋값으로서 검출한다.
옵셋값 검출부(206)의 동작은 다음의 수학식 6 및 7로 표현될 수 있다.
Figure 112007024337145-PAT00007
옵셋값 검출부(206)는 에지 신호 2(pre_edge 2)가 high 일 때, 제1 카운터(204)의 카운팅 값을 업데이트하여 CNT((k-1)T)를 검출하고, 에지 신호 2(pre_edge 2)가 low 일 때, 이전에 검출된 옵셋값 offset_CNT((k-1)T)를 현재의 offset_CNT(kT)로서 검출한다.
이때, 에지 신호 2(pre_edge 2)가 high 일 때, offset_CNT(kT)는 다음의 수학식 7에서 보는 바와 같이, offset_1(kT) 및 offset_2(kT)의 두가지 옵셋값으로 서 검출된다.
Figure 112007024337145-PAT00008
수학식 7에 기재된 offset_1(kT)의 옵셋값은 도 4에서 확인하는 바와 같이, 디지털 신호(pre)가 상승 에지일 때의 제1 카운터(204)의 카운팅 값을 의미하고, offset_2(kT)는 소정 분주비 a로부터 offset_1(kT)을 차감한 값을 의미한다. 구해진 offset_1(kT) 및 offset_2(kT)는 각각 제2 카운터(208) 및 주기 검출부(210)로 출력된다.
제2 카운터(208)는 제2 에지 검출부(202)의 검출 결과에 따라, 옵셋값 검출부(206)에서 검출된 옵셋값을 반영하여 제2 클럭 신호(CLK_d)를 카운팅하고, 카운팅한 결과에 해당하는 CNT(k·aT)를 주기 검출부(210)로 출력한다. 제2 카운터(208)의 동작은 다음의 수학식 8로 표현될 수 있다.
Figure 112007024337145-PAT00009
제2 카운터(208)는 에지 신호 2(pre_edge 2)가 high 일 때, 디지털 신호(pre)가 상승 에지일 때의 제1 카운터(204)의 카운팅 값 offset_1(kT)로 초기화되고, 에지 신호 2(pre_edge 2)가 low 상태일 때, 이전의 카운팅 값에 소정 분주비 a의 값을 누적하여 합산한다. 제2 카운터(208)는 N(여기서, N은 1 이상의 양의 정수) 비트수를 갖는 하드웨어로 구성된다. N은 전술한 제1 카운터(204)의 비트수인 M보다는 큰 양의 정수로서, 디지털 신호의 주기를 카운팅하기 위해 충분한 크기를 갖는 것을 특징으로 한다.
제2 카운터(208)의 카운팅 주기는 제1 카운터(204)의 카운팅 주기보다 3배가 길기 때문에, 제2 카운터(208)은 제1 카운터(204)에 비해 저속으로 동작한다.
주기 검출부(210)는 제2 카운터(208)의 카운팅 결과로부터 디지털 신호(pre)의 주기 pre_CNT(k·aT)를 검출하여 출력한다. 주기 검출부(210)의 동작은 다음의 수학식 9로 표현될 수 있다.
Figure 112007024337145-PAT00010
디지털 신호(pre)의 주기 pre_CNT(kㆍaT)는 에지 신호 2(pre_edge 2)가 high 일 때, 제2 카운터(208)의 카운팅 값 CNT(kㆍaT)에 offset_2(kT)를 보상하여 얻어지고, 에지 신호 2(pre_edge 2)가 low 일 때, 이전에 검출된 디지털 신호(pre)의 주기를 유지한다.
도 4에 도시된 바와 같이, 주기 검출부(210)는 디지털 신호(pre)가 상승 에지에 해당하는 위치 근처에서는 고속의 제1 클럭신호(CLK_o)의 카운팅값을 디지털 신호의 주기 검출을 위한 카운팅 값으로 사용하고, 상승 에지 사이에서는 저속의 제2 클럭신호(CLK_d)의 카운팅값을 디지털 신호의 주기 검출을 위한 카운팅 값으로 사용한다.
따라서, 본원발명에서는 종래 기술과 달리, 디지털 신호의 주기를 검출하기 위해, 디지털 신호의 한 주기 전체에 대해 고속의 카운팅 동작을 수행할 필요 없다. 정밀한 카운팅이 요구되는 디지털 신호의 상승 에지 부근에서는 고속의 카운 터를 사용하고, 정밀한 카운팅이 요구되지 않는 디지털 신호의 상승 에지 사이에서는 저속의 카운터를 사용함으로써, 종래의 디지털 신호의 한 주기 전체의 고속 동작에 따른 전력 소비를 방지할 수 있고, 고속으로 동작하는 카운터의 구현이 종래에 비해 상대적으로 용이하다.
이하, 본 발명에 의한 디지털 신호의 주기 검출방법을 첨부된 도면을 참조하여 상세히 설명한다.
도 5는 본 발명에 의한 디지털 신호의 주기 검출방법을 설명하기 위한 일 실시예의 플로차트이다.
먼저, 소정 주기를 갖는 제1 클럭 신호를 사용해, 입력된 디지털 신호의 에지를 검출한다(제300 단계). 도 3에 도시된 제1 에지 검출부(200)를 사용하여 에지를 검출한다.
제300 단계 후에, 제1 클럭 신호가 소정 분주비 a로 분주된 제2 클럭 신호를 사용해, 디지털 신호의 에지를 검출한다(제302 단계). 도 3에 도시된 제2 에지 검출부(202)를 사용하여 에지를 검출한다.
제302 단계 후에, 제1 에지 검출부(200)에서 디지털 신호의 상승 에지를 검출한 경우에, 제1 클럭 신호를 카운팅한다(제304 단계). 도 3에 도시된 제1 카운터(204)를 사용하여 제1 클럭 신호를 카운팅한다.
제304 단계 후에, 제1 클럭 신호의 카운팅 결과로부터 제2 클럭 신호의 카운팅에 사용되는 옵셋값을 검출한다(제306 단계). 도 3에 도시된 옵셋값 검출부(206)를 사용하여 옵셋값을 검출한다.
제306 단계 후에, 검출된 옵셋값을 반영하여 제2 클럭 신호를 카운팅한다(제308 단계). 도 3에 도시된 제2 카운터(208)를 사용하여 제2 클럭 신호를 카운팅한다.
제308 단계 후에, 제2 클럭 신호의 카운팅 결과로부터 디지털 신호의 주기를 검출한다(제310 단계). 도 3에 도시된 주기 검출부(210)를 사용하여 디지털 신호의 주기를 검출한다.
한편, 상술한 본 발명의 방법 발명은 컴퓨터에서 읽을 수 있는 코드/명령들(instructions)/프로그램으로 구현될 수 있다. 즉, 소정 주기를 갖는 제1 클럭 신호를 사용해, 입력된 디지털 신호의 에지를 검출하는 단계; 상기 제1 클럭 신호가 소정 분주비로 분주된 제2 클럭 신호를 사용해, 상기 디지털 신호의 에지를 검출하는 단계; 상기 제1 클럭 신호를 카운팅하는 단계; 상기 제1 클럭 신호의 카운팅 결과로부터 상기 제2 클럭 신호의 카운팅에 사용되는 옵셋값을 검출하는 단계; 상기 검출된 옵셋값을 반영하여 상기 제2 클럭 신호를 카운팅하는 단계; 및 상기 제2 클럭 신호의 카운팅 결과로부터 상기 디지털 신호의 주기를 검출하는 단계를 실행하기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체가 본원발명의 또 다른 특징이 된다.
예를 들면 컴퓨터로 읽을 수 있는 기록 매체를 이용하여 상기 코드/명령들/프로그램을 동작시키는 범용 디지털 컴퓨터에서 구현될 수 있다. 상기 컴퓨터로 읽을 수 있는 기록 매체는 마그네틱 저장 매체(예를 들어, 롬, 플로피 디스크, 하드디스크, 마그네틱 테이프 등), 광학적 판독 매체(예를 들면, 시디롬, 디브이디 등) 및 캐리어 웨이브(예를 들면, 인터넷을 통한 전송)와 같은 저장 매체를 포함한다. 또한, 본 발명의 실시예들은 컴퓨터로 읽을 수 있는 코드를 내장하는 매체(들)로서 구현되어, 네트워크를 통해 연결된 다수개의 컴퓨터 시스템들이 분배되어 처리 동작하도록 할 수 있다. 본 발명을 실현하는 기능적인 프로그램들, 코드들 및 코드 세그먼트(segment)들은 본 발명이 속하는 기술 분야의 프로그래머들에 의해 쉽게 추론될 수 있다.
이러한 본원 발명인 디지털 신호의 주기 검출장치 및 방법은 이해를 돕기 위하여 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.
본 발명에 의한 디지털 신호의 주기 검출장치 및 방법은 디지털 신호의 주기를 측정함에 있어, 디지털 신호의 에지 부분에서만 고속의 클럭으로 측정하고, 디지털 신호의 에지와 에지 사이에서는 저속의 클럭으로 측정하는 방법을 사용하여, 전력 소비도 줄이고, 고속의 디지털 신호의 주기도 측정할 수 있는 효과를 얻을 수 있다.

Claims (5)

  1. 소정 주기를 갖는 제1 클럭 신호를 사용해, 입력된 디지털 신호의 에지를 검출하는 제1 에지 검출부;
    상기 제1 클럭 신호가 소정 분주비로 분주된 제2 클럭 신호를 사용해, 상기 디지털 신호의 에지를 검출하는 제2 에지 검출부;
    상기 제1 에지 검출부의 검출 결과에 응답하여, 상기 제1 클럭 신호를 카운팅하는 제1 카운터;
    상기 제2 에지 검출부의 검출 결과에 응답하여, 상기 제1 카운터의 카운팅 결과로부터 상기 제2 클럭 신호의 카운팅에 사용되는 옵셋값을 검출하는 옵셋값 검출부;
    상기 제2 에지 검출부의 검출 결과에 따라, 상기 검출된 옵셋값을 반영하여 상기 제2 클럭 신호를 카운팅하는 제2 카운터; 및
    상기 제2 카운터의 카운팅 결과로부터 상기 디지털 신호의 주기를 검출하는 주기 검출부를 포함하는 것을 특징으로 하는 디지털 신호의 주기 검출장치.
  2. 제1항에 있어서, 상기 제1 카운터는
    다음의 수학식10을 만족하는 M(여기서, M은 1 이상의 양의 정수) 비트수를 갖는 하드웨어로 구성되는 것을 특징으로 하는 디지털 신호의 주기 검출장치.
    2M≥소정 분주비
  3. 제1항에 있어서, 상기 옵셋값 검출부는
    상기 디지털 신호가 상승 에지일 때, 상기 제1 카운터의 카운팅 결과를 상기 옵셋값으로서 검출하는 것을 특징으로 하는 디지털 신호의 주기 검출장치.
  4. 소정 주기를 갖는 제1 클럭 신호를 사용해, 입력된 디지털 신호의 에지를 검출하는 단계;
    상기 제1 클럭 신호가 소정 분주비로 분주된 제2 클럭 신호를 사용해, 상기 디지털 신호의 에지를 검출하는 단계;
    상기 제1 클럭 신호를 카운팅하는 단계;
    상기 제1 클럭 신호의 카운팅 결과로부터 상기 제2 클럭 신호의 카운팅에 사용되는 옵셋값을 검출하는 단계;
    상기 검출된 옵셋값을 반영하여 상기 제2 클럭 신호를 카운팅하는 단계; 및
    상기 제2 클럭 신호의 카운팅 결과로부터 상기 디지털 신호의 주기를 검출하는 단계를 포함하는 것을 특징으로 하는 디지털 신호의 주기 검출방법.
  5. 소정 주기를 갖는 제1 클럭 신호를 사용해, 입력된 디지털 신호의 에지를 검출하는 단계;
    상기 제1 클럭 신호가 소정 분주비로 분주된 제2 클럭 신호를 사용해, 상기 디지털 신호의 에지를 검출하는 단계;
    상기 제1 클럭 신호를 카운팅하는 단계;
    상기 제1 클럭 신호의 카운팅 결과로부터 상기 제2 클럭 신호의 카운팅에 사용되는 옵셋값을 검출하는 단계;
    상기 검출된 옵셋값을 반영하여 상기 제2 클럭 신호를 카운팅하는 단계; 및
    상기 제2 클럭 신호의 카운팅 결과로부터 상기 디지털 신호의 주기를 검출하는 단계를 실행하기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
KR1020070030379A 2007-03-28 2007-03-28 디지털 신호의 주기 검출장치 및 방법 KR20080088044A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070030379A KR20080088044A (ko) 2007-03-28 2007-03-28 디지털 신호의 주기 검출장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070030379A KR20080088044A (ko) 2007-03-28 2007-03-28 디지털 신호의 주기 검출장치 및 방법

Publications (1)

Publication Number Publication Date
KR20080088044A true KR20080088044A (ko) 2008-10-02

Family

ID=40150392

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070030379A KR20080088044A (ko) 2007-03-28 2007-03-28 디지털 신호의 주기 검출장치 및 방법

Country Status (1)

Country Link
KR (1) KR20080088044A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9356605B2 (en) 2014-08-06 2016-05-31 SK Hynix Inc. Period measuring circuit and semiconductor device including the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9356605B2 (en) 2014-08-06 2016-05-31 SK Hynix Inc. Period measuring circuit and semiconductor device including the same

Similar Documents

Publication Publication Date Title
CN109387776B (zh) 测量时钟抖动的方法、时钟抖动测量电路和半导体装置
US7391240B2 (en) Clock anomaly detection circuit and clock anomaly detection method
JP5896602B2 (ja) 通信回路及びサンプリング調整方法
EP2871494B1 (en) Phase-alignment between clock signals
CN106772185B (zh) 一种用于示波器的信号间隔或周期检测方法和装置
EP3537675A1 (en) Method for demodulating frequency modulation signal of pma standard wireless charging device
JP4122017B2 (ja) 周波数ロック検出器
JP6792602B2 (ja) 高分解能の時間−ディジタル変換器
US7715512B2 (en) Jitter measurement apparatus, jitter measurement method, and recording medium
KR20080088044A (ko) 디지털 신호의 주기 검출장치 및 방법
JP2008032706A (ja) ピーク電圧検出回路とそれを利用した２値化回路
US20090135975A1 (en) Apparatus and method for recovering data
US8253456B2 (en) Time correction circuit and electronic apparatus
KR20000033889A (ko) 디지털위상제어루프에서의주파수검출방법
US7664166B2 (en) Pleisiochronous repeater system and components thereof
JP2021113792A (ja) 実効値算出装置
JP4486871B2 (ja) 信号デコード装置及び信号デコード方法
CN111711445B (zh) 标称频率误差的校正方法、装置以及电子设备
US7501861B2 (en) Phase-difference detecting apparatus and method
JP3811483B2 (ja) 入力信号のヒストグラム情報に基づいた周波数誤差検出装置および検出方法
CN112468423B (zh) 信号解码方法、装置、电子设备及存储介质
CN107317581B (zh) 具有高分辨率的时间数字转换器
CN101326470A (zh) 电子计数器电路
JPH11112440A (ja) サンプリングレートコンバータ
JP5482085B2 (ja) 受信装置及びプログラム

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination