JP4436544B2 - バイフェーズ符号化されたデジタル信号を受信手段によってサンプリングする方法および該方法の使用方法 - Google Patents
バイフェーズ符号化されたデジタル信号を受信手段によってサンプリングする方法および該方法の使用方法 Download PDFInfo
- Publication number
- JP4436544B2 JP4436544B2 JP2000214424A JP2000214424A JP4436544B2 JP 4436544 B2 JP4436544 B2 JP 4436544B2 JP 2000214424 A JP2000214424 A JP 2000214424A JP 2000214424 A JP2000214424 A JP 2000214424A JP 4436544 B2 JP4436544 B2 JP 4436544B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- bit
- sampling
- edge
- input unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/06—Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
- H03M5/12—Biphase level code, e.g. split phase code, Manchester code; Biphase space or mark code, e.g. double frequency code
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の属する技術分野】
本発明は、バイフェーズ符号化されたデジタル信号を、受信手段によってサンプリングする方法に関し、ここでこの手段は、信号エッジ検出感度が切り替え可能な少なくとも1つの信号入力部、または信号エッジ検出感度の異なる少なくとも2つの信号入力部のいずれかを有する。本発明は殊に、照明装置の電気的負荷、例えばランプの駆動装置を、バイフェーズ符号化されたデジタル制御信号によって中央制御する方法に関する。
【0002】
【従来の技術】
デジタル信号のバイフェーズ符号化では、デジタル信号の各ビットは、論理状態の異なる2つのハーフビットに区分される。信号の各ビットでは、第1および第2ハーフビットは相異なる論理レベルを有しており、これらの2つのハーフビットの間で、この第1または第2ハーフビットが論理レベル「1」であるか否かに応じて立ち下がりまたは立ち上がりの信号エッジが発生する。したがって通常のデータ伝送では、論理レベル「0」と「1」が周期的に交番する。
【0003】
通例、バイフェーズ符号化されたデジタル信号を受信するために、まず受信信号のスタートビットのエッジへの同期が行われ、この信号のサンプリングが、1ハーフビットの伝送時間よりも短い周期で開始される。したがってハーフビット毎に少なくとも1回、サンプリングが行われる。この方法の質、例えば伝送エラーの識別は、ハーフビット毎の個別サンプリングの数が多くなればなるほど改善される。評価装置を用いることによって、ハーフビットの論理レベルの個別サンプリングから平均値が形成され、このハーフビットの論理レベルを2つの閾値と比較することによって「0」であるかまたは「1」であるかが決定される。個別サンプリングの数を増やすことによって、確かにエラーの識別は改善されるが、同時にシステム負荷も増大し、いわゆるマルチタスクシステムではシステムの速度が低下する。
【0004】
【発明が解決しようとする課題】
本発明の課題は、バイフェーズ符号化されたデジタル信号を、当該デジタル信号の立ち下がりエッジ又は立ち上がりエッジのいずれを検出するかを決定するための設定である信号エッジ検出感度が切り替え可能な少なくとも1つの信号入力部を有する受信手段によってサンプリングする方法を改善し、これにより受信信号のサンプリング数を最小限度にしか必要とせず、しかも伝送への同期ならびに伝送エラーの識別が保証されるようにすることである。
【0005】
【課題を解決するための手段】
上記課題は本発明の請求項1の特徴部分に記載された構成によって解決される。本発明の殊に有利な実施形態は従属請求項に記載されている。
【0006】
【発明の実施の形態】
バイフェーズ符号化されたデジタル信号の立ち下がりエッジ又は立ち上がりエッジのいずれを検出するかを決定するための設定である信号エッジ検出感度が切り替え可能な少なくとも1つの信号入力部を、上記のような信号を受信するために有する受信手段によってサンプリングする本発明の方法では、
A) 信号入力部の待機状態の論理レベルが「1」の場合には少なくとも1つの信号入力部の信号エッジ検出感度を立ち下がり信号エッジに設定し、信号入力部の待機状態の論理レベルが「0」の場合には立ち上がり信号エッジに設定し、または信号の開始を検出するために信号入力部を相応の信号エッジ検出感度でアクティブ化し、
B) 当該信号の瞬時に受信したビットの第1ハーフビットの論理レベルをサンプリングし、
C) 少なくとも1つの信号入力部の信号エッジ検出感度を、瞬時に受信したビットの、サンプリングされた第1ハーフビットの論理レベルに依存して設定するか、または瞬時に受信したビットの、サンプリングされた第1ハーフビットの論理レベルに依存して信号入力部を相応の信号エッジ検出感度でアクティブ化し、
D) 信号の上記ビットの第1ハーフビットと第2ハーフビットとの間の信号エッジが発生することが予想され、かつ当該エッジの発生は許容されると評価されるように時間窓を設定し、
E) 上記の信号エッジが、設定した上記時間窓内で発生したかどうかをチェックし、第1ハーフビットと第2ハーフビットと間の信号エッジを、設定した時間窓内で検出した場合は、ステップB)〜E)を信号のつぎのビットに対して繰り返すか、そうでなければ信号受信を中断する。
【0007】
本発明の方法では、1ビット毎に信号を1回だけサンプリングする。信号を評価し、かつ符号化における信号のエラーを高い信頼性で識別するためには、信号の各データビットの第1ハーフビットをそれぞれ一度だけ、サンプリングすればそれだけで十分である。信号の各ビットに発生する信号エッジは、本発明では少なくとも1つの信号入力部を受信信号に同期させるために、また信号を符号化する時のエラーを識別するために使用される。第1ハーフビットと第2ハーフビットとの間の信号エッジを検出可能な時間窓をあらかじめ設定することにより、ビットの時間的な長さの許容される変動と、ひいては信号伝送レートの許容される変動とが制限される。
【0008】
本発明の方法は有利には、複数のランプと、これらのランプのための少なくとも1つの駆動装置と、この少なくとも1つの駆動装置を制御する少なくとも1つの制御ユニットとを有する照明装置に適用することができる。
【0009】
【実施例】
本発明を以下、有利な実施例に基づいて詳しく説明する。
【0010】
図1〜3を用い、本発明を実施例によって詳しく説明する。上記のように本発明の方法は有利には照明装置に適用することができ、この照明装置は、複数の照明ユニットと、場合によっては別の電気的負荷、例えばブラインド等を操作するためのサーボモータと、上記の照明ユニットおよび別の電気的負荷を制御するための少なくとも1つの中央制御ユニットとを有する。各照明ユニットは、1つまたは複数のランプと、これらの照明ユニットのランプを駆動するための電気的な駆動装置とを備えている。中央制御ユニットと、駆動装置と、場合によっては設けられている別の電気的負荷との間には、双方向の接続線路があり、これらの接続線路によって、バイフェーズ符号化されたデジタル電圧信号の伝送が、制御ユニットと駆動装置との間、ならびに場合によっては設けられている別の電気的負荷との間で双方向に可能である。ここで駆動装置とは電子的バラストのことであり、これらはそれぞれマイクロコントローラをこのマイクロコントローラによって、中央制御ユニットから送信された制御信号が受信されて評価され、またこの中央制御ユニットに返信される。各マイクロコントローラは、信号エッジ検出感度が切り替え可能な制御信号入力部を有しており、この制御信号入力部によってバイフェーズ符号化されたデジタル制御信号を受信する。これらの制御信号を用いて、個別またはグループにまとめられた駆動装置が、制御ユニットによって集中制御され、これらの駆動装置に接続されたランプが、オンないしはオフまたは暗くされたり、ないしはその動作状態が問い合わされる。
【0011】
待機状態では、中央制御ユニットの制御信号出力部と、マイクロコントローラの制御信号入力部との間の伝送線路の論理レベルは「1」である。制御信号の開始を検出できるためには、マイクロコントローラの制御信号入力部のエッジ検出感度を、立ち下がり信号エッジに設定する。それは各制御信号のスタートビットの第1ハーフビットは、論理レベル「0」で始まらなければならないからである。バイフェーズ符号化されたデジタル制御信号は、例えば16ビットの所定の長さを有し、スタートビットで始まり、ストップビットで終わる。制御信号は、制御されるべき駆動装置の動作アドレスと、これらの駆動装置に対する1つまたは複数の制御命令とを含む。
【0012】
図1にはエラーのない、バイフェーズ符号化されたデジタル制御信号の例が、部分的かつ概略的に示されている。マイクロコントローラの制御信号入力部では、制御信号のスタートビットの立ち下がりエッジF0が検出される。Tで制御信号の1ビットの伝送時間を表すと時点t=1/4Tで、制御信号の第1のサンプリングS1が行われる。ここではビット1(スタートビット)の第1ハーフビットの論理レベル「0」がサンプリングされる。さらに制御信号入力部のエッジ検出感度が、スタートビットの第1ハーフビットの、サンプリングされた論理レベル「0」に依存して、立ち上がりエッジに切り替えられる。制御信号入力部の信号エッジ検出感度の切り替えは、例えば、マイクロプロセッサに組み込まれたレジスタを用いて、1つのビットをセットないしはリセットすることによって行われる。スタートビットの第1ハーフビットをS1でサンプリングした後の時点1/8Tで、時間窓Δtが開かれる。この時間窓の長さはこの実施例では1/4Tであり、この間にスタートビットの第1ハーフビットと第2ハーフビットとの間の立ち上がりエッジF1が受信されることが予想される。図1に示した制御信号では、スタートビットの信号エッジF1は、予想される時点t=1/2Tに、したがってサンプリングS1の後の所定の時間幅Δt内に発生する。このためこの信号エッジF1は許容されると評価される。
【0013】
時点t=5/4Tに制御信号のつぎのサンプリングS2が行われる。サンプリングS2によって、ビット2の第1ハーフビットの論理レベル「1」が求められる。サンプリングS2では論理レベル「1」が検出されたため、1つまたは複数の制御信号入力部のエッジ検出感度が、立ち下がり信号エッジに設定される。サンプリングS2の1/8T後に所定の時間窓Δtが再びアクティブ化され、この時間窓の間にビット2の立ち下がりエッジF2が予想される。ビット2の第1ハーフビットと第2ハーフビットとの間の信号エッジF2は、時点t=3/2Tに生じる。この時点は、サンプリングS2後の時間窓Δt内にあるため、この信号エッジF2は許容されると評価される。時点t=9/4Tに制御信号の第3のサンプリングS3が行われる。ここではビット3の第1ハーフビットの論理レベル「1」が検出される。1つまたは複数の制御入力部のエッジ検出感度は、検出された論理レベル「1」に応じて、立ち下がり信号エッジに設定される。サンプリングS3後の1/8T後、再び時間窓Δtがアクティブ化され、この時間窓の間にビット3の立ち下がり信号エッジの受信が予想される。ビット3の信号エッジF3は予想された時点t=5/2Tに受信される。この信号エッジは許容されると評価される。それはこの信号エッジがサンプリングS3の後の時間窓Δt内で発生したからである。
【0014】
時点t=13/4Tに、制御信号の第4サンプリングS4が行われる。ここではビット4の第1ハーフビットの論理レベル「0」が求められる。求められたこの論理レベル「0」に応じて1つまたは複数の制御入力部のエッジ検出感度が、立ち上がり信号エッジに設定される。さらにサンプリングS4の1/8T後、長さΔtの時間窓がアクティブ化され、この時間窓内でビット4の立ち上がり信号エッジの受信が予想される。信号エッジF4は時点t=7/2Tに検出されるため、サンプリングS4の後の許容される時間窓Δt内にある。
【0015】
時点t=17/4TにサンプリングS5が行われ、ここではビット5の第1ハーフビットの論理レベルは「0」である。これに応じて1つまたは複数の制御信号入力部の信号エッジ検出感度が立ち上がり信号エッジに設定される。サンプリングS5が行われた後、1/8T後に開始される時間窓Δt内に、ビット5の、信号エッジF5が予想されたように検出され、したがってこの信号エッジF5は許容されると評価される。これとまったく同様にこの方法を、制御信号の他のすべてのビットに対して続行する。制御信号のサンプリングはビット毎に、1ビットを伝送するために必要な時間Tの間隔で、かつそれぞれ第1ハーフビットの受信中に行われる。各サンプリングには1/8Tの時間間隔の後に長さΔtの時間窓が続いており、この間に現在伝送され受信された、制御信号のビットの信号エッジが発生することが予想され、この信号エッジは許容されると評価される。制御信号の終了は1つまたは複数のストップビットによってマーキングされ、および/またはビットカウンタによって検出される。各サンプリングの後の時間窓Δtの開始および終了は、マイクロコントローラに組み込まれたタイマによって形成される。
【0016】
図2および3は、本発明の信号サンプリング方法による、エラーのある制御信号の識別を示している。図2にはエラーのあるスタートビットを有する制御信号の例が示されている。マイクロコントローラの制御信号入力部では、制御信号のスタートビットの立ち下がりエッジF0が検出される。制御信号の1ビットの伝送時間をTで表すと時点t=1/4Tに、制御信号の第1のサンプリングS1が行われる。ここでスタートビットの第1ハーフビットの論理レベル「0」がサンプリングされる。さらに制御信号入力部のエッジ検出感度が、スタートビットの第1ハーフビットの、サンプリングされたこの論理レベル「0」に依存して、立ち上がり信号エッジに切り替えられる。スタートビットの第1ハーフビットのサンプリングS1と同時に時間窓Δtが決定され、その持続時間ないしは長さはこの実施例では1/4Tであり、この間にスタートビットの第1ハーフビットと第2ハーフビットとの間の立ち上がりエッジF1の受信が予想される。予想されたスタートビットの信号エッジF1は、予想された時点T/2に発生せず、明らかにその後に発生する。この信号エッジは、時間窓Δtが経過した後はじめて、1つまたは複数の制御信号入力部で検出される。したがって信号エッジF1は許容されないと評価され、制御信号の受信は中断される。このようにして本発明のサンプリング方法によりタイミングエラーと伝送レート(ボーレート)の許容されない変動とが識別される。
【0017】
図3には、障害信号と重畳された制御信号が示されている。この障害信号は、ビット2の第1ハーフビットの伝送ないしは受信中に発生する。スタートビットの受信およびサンプリングならびにエッジ検出感度の設定は、すでに図1制御信号の場合に示したのと同様に行われる。障害信号の立ち上がりエッジF2′は検出され、許容されないと評価される。それはこの立ち上がりエッジがサンプリングS1の後の時間窓Δtの外側で発生し、かつつぎの時間窓Δtの定義の前に発生するからである。したがって制御信号の受信は中断される。
【0018】
本発明は、上に詳しく説明した実施例にも、この方法を照明装置へ上記のように適用した事例にも限定されない。バイフェーズ符号化されたデジタル信号に対する本発明のサンプリング方法は一般的に、相応に符号化されたデジタルデータ伝送につぎのような場合には使用することができる。すなわち受信部に信号エッジ検出感度の切り替えが可能な信号入力部が設けられているか、または受信部が相異なる信号エッジ検出感度を有する、適切な論理回路に接続された信号入力部を備えているか、または受信部が立ち下がり信号エッジを検出するための少なくとも1つの信号入力部と、立ち上がり信号エッジを検出するための少なくとも1つの信号入力部とを備えており、これらの入力部の間で、最後のサンプリングの結果に応じて切り替えられる場合に、本発明のサンプリング方法を、符号化されたデジタルデータ伝送に使用することができる。
【図面の簡単な説明】
【図1】 エラーのない制御信号を、本発明の方法を用いてサンプリングする図である。
【図2】 スタートビットにおける、許容されないビット伝送時間を、本発明の方法を用いて識別する図である。
【図3】 制御信号内の障害信号を、本発明の方法を用いて識別する図である。
【符号の説明】
F0−F5 信号エッジ
S1−S5 サンプリング時点
Δt 時間窓
T 1ビットの伝送時間
Claims (5)
- バイフェーズ符号化されたデジタル信号を受信手段によってサンプリングする方法であって、
前記受信手段は、前記デジタル信号の立ち下がりエッジ又は立ち上がりエッジのいずれを検出するかを決定するための設定である信号エッジ検出感度が切り替え可能な少なくとも1つの信号入力部を、前記デジタル信号を受信するために備えている形式の、バイフェーズ符号化されたデジタル信号をサンプリングする方法において、
A) 信号入力部の待機状態の論理レベルが「1」である場合には前記少なくとも1つの信号入力部の信号エッジ検出感度を立ち下がりエッジ(F0)に設定し、信号入力部の待機状態の論理レベルが「0」である場合には前記少なくとも1つの信号入力部の信号エッジ検出感度を立ち上がりエッジ(F1)に設定し、
または信号の開始を検出するために相応の信号エッジ検出感度を有する信号入力部をアクティブ化し、
B) 信号の瞬時に受信したビットの第1ハーフビットの論理レベルをサンプリングし、
C) 少なくとも1つの信号入力部の信号エッジ検出感度を、瞬時に受信したビットのサンプリングした第1ハーフビットの論理レベルに依存して設定するか、
または瞬時に受信したビットのサンプリングした第1ハーフビットの論理レベルに依存して、相応の信号エッジ検出感度を有する信号入力部をアクティブ化し、
D) 前記信号の前記ビットの第1ハーフビットと第2ハーフビットとの間の信号エッジ(F1,F2,F3,F4,F5)が発生することが予想され、かつ当該信号エッジの発生は許容されると評価されるように時間窓(Δt)を設定し、
E) 前記信号エッジ(F1,F2,F3,F4,F5)が、前記時間窓(Δt)内で発生したか否かをチェックし、第1ハーフビットと第2ハーフビットとの間の前記信号エッジ(F1,F2,F3,F4,F5)が前記時間窓(Δt)内で検出された場合にはステップB)〜E)を信号の次のビットに対して繰り返し、検出されない場合には信号の受信を中断し、
前記ステップB)において、受信すべき信号のビット毎に、1回だけ論理レベルサンプリングを行うことを特徴とする
バイフェーズ符号化されたデジタル信号をサンプリングする方法。 - 各サンプリング(S1,S2,S3,S4,S5)の後に、時間窓(Δt)を前記ステップD)にしたがって形成する
請求項1に記載の方法。 - 前記時間窓(Δt)の最大長は1ビットの伝送時間(T)である
請求項1に記載の方法。 - 第1ハーフビットのサンプリングは、一定の時間間隔(T)で行われる
請求項1に記載の方法。 - 請求項1から4までのいずれか1項に記載の方法を、複数のランプと、該ランプのための少なくとも1つの駆動装置と、少なくとも1つの該駆動装置をバイフェーズ符号化されたデジタル制御信号によって制御する少なくとも1つの制御ユニットとを有する照明装置に適用することを特徴とする
使用方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19932692A DE19932692A1 (de) | 1999-07-15 | 1999-07-15 | Verfahren zur Abtastung biphase codierter digitaler Signale |
DE19932692.4 | 1999-07-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001053615A JP2001053615A (ja) | 2001-02-23 |
JP4436544B2 true JP4436544B2 (ja) | 2010-03-24 |
Family
ID=7914602
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000214424A Expired - Fee Related JP4436544B2 (ja) | 1999-07-15 | 2000-07-14 | バイフェーズ符号化されたデジタル信号を受信手段によってサンプリングする方法および該方法の使用方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6567487B1 (ja) |
EP (1) | EP1069690A3 (ja) |
JP (1) | JP4436544B2 (ja) |
CA (1) | CA2313989C (ja) |
DE (1) | DE19932692A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ES2164613B1 (es) * | 2000-08-16 | 2003-05-16 | Fuente Vicente Diaz | Metodo, transmisor y receptor para comunicacion digital de espectro ensanchado mediante modulacion de secuencias complementarias golay. |
US6782300B2 (en) * | 2000-12-05 | 2004-08-24 | Cirrus Logic, Inc. | Circuits and methods for extracting a clock from a biphase encoded bit stream and systems using the same |
DE10323689A1 (de) * | 2003-05-22 | 2004-12-09 | Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH | Steuerbare Lichtanlage mit zweitem Kommunikationsprotokoll und Geräte hierfür |
DE10323690A1 (de) * | 2003-05-22 | 2004-12-09 | Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH | Lichtanlage und Verfahren zur Herstellung derselben |
DE102004006123A1 (de) * | 2004-02-06 | 2005-08-25 | Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH | Elektronisches Vorschaltgerät mit Zeitgeberkorrektur |
DE102007008383A1 (de) * | 2007-02-21 | 2008-08-28 | Robert Bosch Gmbh | Steuergerät für den Personenschutz und Verfahren zur Ansteuerung von Mitteln zum Personenschutz |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5168275A (en) * | 1990-02-07 | 1992-12-01 | International Business Machines Corporation | Method and apparatus for decoding two frequency (f/2f) data signals |
US5465268A (en) * | 1994-01-14 | 1995-11-07 | The Grass Valley Group, Inc. | Digital decoding of biphase-mark encoded serial digital signals |
US5696800A (en) * | 1995-03-22 | 1997-12-09 | Intel Corporation | Dual tracking differential manchester decoder and clock recovery circuit |
DE69724631D1 (de) * | 1997-12-04 | 2003-10-09 | St Microelectronics Srl | Dekodierung eines biphasen modulierten Bitstroms und selbstsynchronisierender Frequenzteiler mit nicht-ganzzahligen Verhältnis |
DE10323689A1 (de) | 2003-05-22 | 2004-12-09 | Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH | Steuerbare Lichtanlage mit zweitem Kommunikationsprotokoll und Geräte hierfür |
-
1999
- 1999-07-15 DE DE19932692A patent/DE19932692A1/de not_active Withdrawn
-
2000
- 2000-06-28 EP EP00113732A patent/EP1069690A3/de not_active Ceased
- 2000-07-11 US US09/613,864 patent/US6567487B1/en not_active Expired - Lifetime
- 2000-07-13 CA CA002313989A patent/CA2313989C/en not_active Expired - Fee Related
- 2000-07-14 JP JP2000214424A patent/JP4436544B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CA2313989A1 (en) | 2001-01-15 |
EP1069690A2 (de) | 2001-01-17 |
JP2001053615A (ja) | 2001-02-23 |
US6567487B1 (en) | 2003-05-20 |
DE19932692A1 (de) | 2001-01-18 |
EP1069690A3 (de) | 2008-03-05 |
CA2313989C (en) | 2008-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8514065B2 (en) | Method and device for waking users of a bus system, and corresponding users | |
US6072783A (en) | I/O module for a serial multiplex data system with a programmable communication module selector | |
US5903613A (en) | Data reception device, data reception method and electronic equipment | |
JP4598206B2 (ja) | 集積回路をパラメータ化するための方法とそのための集積回路配置構成 | |
EP0773653B1 (en) | Method and apparatus for decoding Manchester-encoded data | |
US5267251A (en) | Line interface for a data transmission network | |
JP2013516135A (ja) | パーシャルネットワーキング用ウェイクアップ・バスメッセージの決定のための方法及び装置 | |
EP0488506B1 (en) | Differential receiver for detecting and correcting polarity inversion | |
KR20080072090A (ko) | 버스 스테이션의 동기화를 유지하는 버스 스테이션, 시스템및 방법 | |
CN113438139B (zh) | 用于检查来自通信总线的帧的设备和方法 | |
JP4436544B2 (ja) | バイフェーズ符号化されたデジタル信号を受信手段によってサンプリングする方法および該方法の使用方法 | |
JP3520388B2 (ja) | データ受信装置、データ受信方法及び電子機器 | |
EP0568804B1 (en) | Communication control apparatus | |
JPH08279803A (ja) | バースト信号検出回路 | |
JP2006157221A (ja) | 信号デコード装置及び信号デコード方法 | |
US20240053459A1 (en) | Modified uart interface and uart data transmission for real-time data transmission of echo data to a higher-level computer system | |
JP2705625B2 (ja) | 光ファイバケーブル断検出方式 | |
JP2002101117A (ja) | ネットワークおよびスターノード | |
JPH0311701B2 (ja) | ||
JP3114433B2 (ja) | 通信端末装置 | |
JPH09284320A (ja) | 通信制御装置 | |
JP2009265711A (ja) | 制御システム | |
JPH10307601A (ja) | Cpuの出力制御回路 | |
JPH11205396A (ja) | シリアル通信装置 | |
JPS6055761A (ja) | 受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090611 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090911 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091127 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091228 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |