KR940008020B1 - 스퍼터링장치용 타겟 - Google Patents

스퍼터링장치용 타겟 Download PDF

Info

Publication number
KR940008020B1
KR940008020B1 KR1019890019364A KR890019364A KR940008020B1 KR 940008020 B1 KR940008020 B1 KR 940008020B1 KR 1019890019364 A KR1019890019364 A KR 1019890019364A KR 890019364 A KR890019364 A KR 890019364A KR 940008020 B1 KR940008020 B1 KR 940008020B1
Authority
KR
South Korea
Prior art keywords
target
phase
msi
powder
thin film
Prior art date
Application number
KR1019890019364A
Other languages
English (en)
Other versions
KR900010932A (ko
Inventor
미찌오 사또
다까시 야마노베
미쯔오 가와이
다쯔죠 가와구찌
가즈히꼬 미쯔하시
도시아끼 미즈다니
Original Assignee
가부시끼가이샤 도시바
사토 후미오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바, 사토 후미오 filed Critical 가부시끼가이샤 도시바
Publication of KR900010932A publication Critical patent/KR900010932A/ko
Priority to KR1019930027136A priority Critical patent/KR940008016B1/ko
Application granted granted Critical
Publication of KR940008020B1 publication Critical patent/KR940008020B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/515—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics
    • C04B35/58—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on borides, nitrides, i.e. nitrides, oxynitrides, carbonitrides or oxycarbonitrides or silicides
    • C04B35/58085—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on borides, nitrides, i.e. nitrides, oxynitrides, carbonitrides or oxycarbonitrides or silicides based on silicides
    • C04B35/58092—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on borides, nitrides, i.e. nitrides, oxynitrides, carbonitrides or oxycarbonitrides or silicides based on silicides based on refractory metal silicides
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/64—Burning or sintering processes
    • C04B35/645—Pressure sintering
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/64—Burning or sintering processes
    • C04B35/65—Reaction sintering of free metal- or free silicon-containing compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Structural Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

내용 없음.

Description

스퍼터링장치용 타겟
제 1 도는 기판중심으로부터의 거리와 본 발명의 실시예 18와 참조 실시예 16에 따라 제조된 스퍼터링장치용 타겟을 사용하여 스퍼터링 시킴으로써 형성된 각각의 박막의 시트저항과의 관계를 도시한 그래프.
제 2 도는 기판의 중심으로부터의 거리와 실시예 19 및 비교실시예 17에 따른 각각의 박막의 시트저항과의 관계를 도시한 그래프.
제 3 도는 기판중심으로부터의 거리와 실시예 20 및 비교실시예 18에 따른 각각의 박막의 시트저항과의 관계를 도시한 그래프.
제 4 도는 실시예 21와 비교실시예 19에 따른 기판중심으로부터의 거리와 각각의 박막의 시트저항과의 관계를 도시한 도면.
본 발명은 내열성 금속 실리사이드(refractory metallic silicide)로 형성된 스퍼터링장치용 티켓 및 그 제조방법에 관한 것이며, 특히 반도체 장치의 전극 및 배선부재로 박막을 형성하는데 사용되는 고밀도 및 고품질의 내열성 금속 실리사이드로 형성된 스퍼터링장치용 타겟과 상기의 스퍼터링장치용 타겟을 제조하는 방법에 관한 것이다.
종래에 반도체장치의 전극 또는 배선, 특히 MOS(metal-oxide-semiconductor)형 대규모 집적회로(LSI)의 전극을 형성하는데에는 폴리실리콘이 사용되었다.
그러나 LSI의 고집적화에 따라 폴리실리콘의 사용은 그 전기저항이 커짐에 따른 신호전달의 지연때문에 아직 만족치 못하며, 이와같은 점은 현재에도 여전하다.
한편 자기정합(self-alignment)에 의한 소자를 형성하는 것을 용이하게 하기 위하여 최근에는 게이트, 소스 및 드레인 전극재료로서 내열성 재료가 필요하게 되었으며, 실리콘 게이트 프로세스와 호환성이 있는 내열성 금속 실리사이드가 바람직한 것으로생각되고 있다.
스퍼터링방법은 반도체장치의 전극 또는 배선용의 내열성 금속 실리사이드 박막의 형성에 적합한 방법중의 하나로서 공지되어 있다.
스퍼터링방법에 있어서, 아르곤 이온은 내열성 금속 실리사이드형의 타겟에 충돌하여 금속을 방출시키고 상기 방출금속을 타겟판에 대향하여 있는 기판상에 박막으로 디포지션(deposition)시키게 된다.
따라서 스퍼터링 시킴으로써 형성된 실리사이드 박막의 성질은 타겟의 특성에 의해 좌우되게 된다.
종래에 이와같은 내열성 금속 실리사이드 타겟은 내열성 금속 분말(W 및 Mo의 분말과 같음)과 실리콘(Si) 분말의 상호반응에 의해 획득되는 MSi2가 Si와 함께 열간프레스되는 방법(일본국 특개소 61-14673호 및 61-141674호 공보등에 개시됨) 또는 실리사이드 가소결체(semi-sintered)에 Si를 합침시키는 방법(일본국 특개소 61-58866호 및 61-179534호 공보등에 개시됨)에 의해 획득된다.
그러나 이와같은 종래의 방법은 아래에 기술된 결점들을 수반한다.
전자의 방법에서 Si상(phase)의 점적율은 8%(MSi2.2) 내지 25%(MSi2.9) 이내로 MSi상 보다 작다.
이와같은 이유때문에 공정이 열간 프레스 소결에 기초하고 있을지라고 화학분쇄시킴으로써 획득되는 각형 MSi2입자들의 주위에 Si상을 균일하게 분포시키는 것이 항상 가능하지는 않다.
따라서 형성된 타겟은 크기가 다른 각형 MSi2입자들의 응집체, 국소적인 Si상 및 기공(pore)이 존재하고, 공간적 분산이 커서 평판상의 타겟의 중심부 및 주변부 사이의 조성이 변화하게 되는 불균일하고 결합있는 조직을 지니게 된다.
MSi2상의 용융점은 내열성 금속 M의 종류에 따라 크게 변화한다.
예를들면 WSi2, MoSi2, TiSi2및 TaSi2의 용융점은 각각 2165,2030,1540 및 2200℃가 된다.
열간 프레소 소결은 상기와 같은 차등적인 용융점을 지니는 MSi2상 및 1414℃의 용융점을 지니는 Si상을 사용하여 공정온도 이하에서 수행된다.
이와같은 이유때문에 열적으로 안정한 MSi2입자들간에서는 소결은 진행되지 않고, 입자들간의 결합강도는 너무 약해서 소결된 부분은 파괴되기 쉬우며, 형성된 조직내에 기공들이 잔존하여 조밀도를 감소시키게 된다.
실리사이드 박막이 상기와 같은 특성을 지니는 타겟을 사용하여 스퍼터링 시킴으로써 형성되는 경우에 있어서, 타겟 조성의 분포가 불균일하기 때문에 실리사이드 박막의 조성은 가변적이고 불안정하고, 바람직한 박막 조성을 획득하는 것이 곤란하다.
또한 입자들 사이의 결합강도가 약하고 기공이 존재하는 타겟을 사용항 스퍼터링한 경우 타겟은 전술된 바와 같은 결함부를 기점으로 타겟의 스퍼터링 표면에서 파괴, 탈락하는 미립자들이 발생하게 된다.
이와같은 미립자들이 축적된 실리사이드 박막중에 혼입된다는 문제점이 있다.
매우 작은 균열부 또는 타겟의 기계가공중에 형성된 칩(chip)부를 지니는 가공결함층이 타겟표면 마무리 가공의 불완전 함으로 인해 완전하게 제거되지 않는 경우에 혹은 타겟을 연삭할때 연삭휘일을 통하여 연삭되는 표면에 가해지는 하중이 과도하여 잔류응력이 타겟 표면부에서 발생되게 되는 경우에, 가공결함층으로부터 발생되는 미립자들의 양은 증가하게 되고, 그 미립자들이 박막중에 혼입된다는 문제가 또한 발생하게 된다.
그래서 다른 심각한 문제들에 직면하게 된다.
즉 발생되는 반도체 소자의 전극배선의 저항이 증가하게 되거나 혹은 단락 상태가 발생하여 제품의 수율이 현저히 감소하게 된다.
특히 4메가 비트로부터 16메가 베트로 집적도가 향상됨에 따라 전극 배선의 폭은 감소하게 되므로 박막중에 혼입되는 미립자들에 의해 야기되는 단락 불량율이 급격히 증가하게 된다.
전술한 종래의 방법중 마지막 방법에 있어서 타겟조성은 가소결된 실리사이드의 밀도에 의해 제어된다.
그러나 소정의 밀도를 지니는 가소결체가 금속 분말과 실리콘 분말 사이에서 실리사이드 반응에 기초한 MSi2의 합성에 의해 형성되는 경우에 혹은 소정의 밀도를 지니는 가소결체가 MSi2분말로 형성되는 압분체(compact)를 소결시킴으로써 형성되는 경우에 밀도는 처리온도, 처리시간 및 처리압력에 따라 변화하며, 따라서 소정의 조성을 지닌는 타겟을 획득하는 것은 매우 곤란하다.
더우기 본 발명자들이 알고 있는 바에 따르면 원료분말의 MSi2및 Si로서는 일반적으로 고순도품이 사용되고 따라서 MSi2상과 Si상 사이의 계면결합강도 및 MSi2상 부분들 사이의 계면결합 강도가 약하기 때문에 불순물이 타겟의 MSi2상과 Si상 사이의 계면에서 확산에 의해 축적되는 것은 불가능하다.
또한 MSi2상 및 Si상 사이의 전기저항의 차가 매우 크기 때문에 스퍼터링 동작이 불안정하다는 문제가 있다.
즉 Si상의 저항이 2.3×1010μㆍcm가 되어서 저항값이 매우 큰 반면에 MSi2상을 구성하게 되는 WSi2, MoSi2, TiSi2및 TaSi의 전기저항은 각각 70, 100, 16 및 45μΩㆍcm이 되어 매우 작다.
또한 MSi2상과 Si상 사이의 계면에 불순물확산층이 존재하기 때문에 전기저항이 계면에서 급격하게 변화하게 된다.
특히, 후자의 방법에 의해 형성되는 타겟의 조직은 매트릭스상을 구성하는 Si상은 연속적인 형태이고, 작은 저항값을 지니는 MSi2상 부분들은 큰 저항값을 지니는 Si상 부분들로 둘러쌓여지게 된다.
따라서, 스퍼터링은 이와같은 조직을 지니는 타겟을 사용해서 스퍼터링을 수행한 경우, MSi2상 및 Si상의 절연파괴가 어떤 레벨 이상의 전압에서 필연적으로 발생하게 되어 방전이 시작된다.
즉 접속된 전압이 일정한 전압 이상이면 방전이 시작되고 계면강도가 약한 MSi2입자 또는 Si상의 일부분이 미립자들로서 떨어져 나와서 분산되게 된다.
따라서 심각한 문제들이 직면하게 된다.
즉, 제조된 반도체장치의 전극배선 저항이 증가되거나 회로 단락상태가 발생되어 제품의 수율이 현저하게 감소하게 된다.
기판에 내열성 금속 실리사이드 박막을 형성하기 위하여 내열성 금속 및 실리콘이 합금으로 형성된 종래의 타겟을 사용함으로써 최적의 디포지션 조건에서 스퍼터링을 수행하면 박막의 두께는 균일하게 할 수 있지만 박막 조성에 있어서 내열성 금속의 비율은 기판의 주변부에서 보다는 중심부에서 더욱 커지고 MSiX조성의 V자형 분포곡선이 나타나게 된다.
따라서 박막의 시트저항의 분포는 V자형 곡선으로 나타내어지게 되고 기판 표면에서 박막의 전기적인 특성의 분산이 크게 된다.
기판 표면에 형성된 박막조성의 불균일한 분포는 주로 내열성 금속(M)과 실리콘(Si)에 대하여 스퍼터링하는 방출각도분포 사이에서의 큰 차이에 기인하고 타겟과 기판의 상대위치에 따라 변화하는 아르곤(Ar)에 의해 분산되는 Si 원자들의 양의 변화에 기인한다.
더우기 기판중심에서의 박막조성은 내열성 금속에서는 풍부하기 때문에 내열성 금속에서 박막응력은 크며 따라서 박막은 계속되는 처리공정에서 가열산화 되는 동안 쉽게 벗겨지게 된다.
자계발생기 및 프로세싱 전압의 위치와 관련된 디포지션 조건들을 다양하게 변화시킬지라도 이와같은 불균일한 박막조성의 발생을 방지하는 것은 곤란하다.
본 발명자들은 박막조성분포와는 반대의 조성분포를 지니는 타겟을 형성하고 이와같은 타겟을 사용하여 스퍼터링 함으로써 형성되는 박막조성의 분포를 균일하게 되도록 하는 것을 강구하였다.
그러나 종래의 제조방법에 있어서, 조성비율이 일정하게 변화되는 조성분포를 지니는 타겟을 획득하는 것은 매우 어려우며 따라서 형성된 박막에서 조성분포를 균일하게 하는 것은 매우 곤란하였다.
본 발명의 목적은 전술된 종래의 기술에서 직면하게 되는 결점 및 단점들을 극복하여, 향상된 특성을 지니는 즉, 실리사이드 박막의 형성을 안정화시키는 조성을 지니고 실질적으로 미립자들이 발생되지 않는 내열성 금속 실리사이드로 형성되는 스퍼터링장치용 타겟을 제공하고, 또한 이와같은 타겟을 제조하는 방법을 제공하는 것이다.
본 발명의 한측면에 따라 이와같은 목적들은 입자형태의 MSi2상의 혼합조성물을 지니는 조성물 MSiX(M : W, Mo, Ti, Zr, Hf, Nb 및 Ta의 그룹에서 선택되는 적어도 1종 이상의 내열성 금속) 및 메트릭스상으로 제공되는 Si상을 함유하고, 계면층이 소정의 두께로 MSi2상 및 Si상 사이의 계면에 형성되어 있는 조성물 MSiX를 포함하는 본 발명에 따라 내열성 금속 실리사이드로 형성된 스퍼터링장치용 타겟을 제공함으로써 획득 가능하다.
본 발명의 바람직한 실시예에 따라 조성물 MSiX에서 x를 2.0 이상 4.0 이하의 값에 설정하는 것이 바람직하다.
또한 MSi2상 및 Si상 사이의 계면에 형성된 계면층의 두께를 100 내지 5000Å에 설정하는 것이 바람직하다.
균일한 질을 지니는 박막을 형성가능하게 하고 더욱이 스퍼터링 동작이 더욱 안정하게 실시되도록 하기 위하여 밀도비가 99% 또는 그 이상의 값에 설정되게 되는 동안 조성물 MSiX의 공간적 분산은 Si/M 원자비로 환산하여 ±0.05의 범위에 제하되게 된다.
Si상은 B, P, Sb 및 As로의 그룹에서 선택된 적어도 1종 이상의 원소를 함유하고 0.01 내지 1Ωㆍcm의 전기저항을 지니게 된다.
따라서 MSi2상의 전기저항과 Si상의 전기저항의 불일치가 완화되어 스퍼터링율의 분산이 축소됨으로써 안정된 박막조성을 획득할 수 있게 된다.
본 발명의 다른 구체적 실시예에 따라 타겟 표면의 거칠기 Ra(중심선 거칠기)는 0.05㎛ 또는 그 이하로 설정되고, 표면부에서의 잔류응력은 5kg/㎟ 또는 그 이하로 설정된다.
따라서 타겟의 표면부에 형성되는 균열부 또는 칩부를 지니는 가공결함층이 발생될 가능성이 실질적으로 없어지고 가공결합층에서 분리되어 떨어져 나오는 미립자들의 양이 현저하게 감소됨으로써 향상된 특성을 지니는 박막을 형성하는 것이 가능하게 된다.
본 발명의 또다른 실시예에 따라 MSiX조성으로 나타내어지고 내열성 금속 실리사이드로 형성되는 평판 형상 타겟은 x의 값이 타겟의 주변부로부터 중심부쪽으로 증가되는 조성분포를 지니고 있다.
따라서 타겟은 중심부에서의 스퍼터링율을 주변부에서의 스퍼터링율과 관련하여 증가시키는 것이 가능하게 되어 종래의 방법에서와 같이 중심부와 주변부에서의 성분들의 스퍼터링율의 차이에 기인한 불균일한 발막조성을 제거할 수 있게 된다.
또한 타겟의 다른 부분들 사이에서의 스퍼터링율은 MSi2상 및 Si상 사이의 결합강도를 손상시키지 않고 MSiX조성에서 x의 값이 2.0 내지 4.0의 범위내에서 일정하게 변화되도록 x의 값을 설정함으로써 변화시킬 수 있게 된다.
본 발명의 다른 측면에서 입자형태의 MSi2상(M : W, Mo, Ti, Zr, Hf, Nb 및 Ta의 그룹에서 선택된 적어도 하나의 내열성 금속)이 Si 메트릭스상에 분포되고 MSi2상과 Si상 사이의 계면에 계면층이 되어 있는 조직을 가진 내열성 금속 실리사이드로 된 스퍼터링장치용 타겟의 제조방법이 제공되며, 상기의 제조방법은 ;
(1) M 분말 및 Si 분말을 2.0 내지 4.0의 Si/M 원자비로 혼합하여 분말혼합체를 만드는 분말혼합체 단계 ;
(2) 모울드에 분말혼합체를 넣고, MSi2상이 합성되는 압분체를 형성하기 위해 고프레스압하의 고진공상태에서 급속히 가열시키는 가열단계 ; 및
(3) 고프레스압하의 저진공 상태나 불활성 가스 분위기 속에서 공정온도 바로밑의 온도로 가열시켜 압분체를 소결시키는 소결단계로 구성된다.
다른 바람직한 실시에 따라 상기 가열단계에서 모울드에 들어 있는 분말혼합체의 중심부가 급속히 가열된다.
따라서 Si는 주변부로부터 중심부의 반응지역으로 분산되게 되고 따라서 중심부에는 Si가 많이 존재하고 주변부에는 내열성 금속이 많이 존재하는 타겟을 획득할 수 있게 된다.
또한 상기 가열단계에서 내열성 금속 M 분말과 Si 분말은 혼합비가 다른 적어도 두가지의 분말혼합체를 만들도록 혼합되게 된다.
이때, Si 함유량 더 많은 분말혼합체를 모울드의 중심부에 넣고 Si 함유량이 적은 분말혼합체를 모울드의 주변부에 넣음으로써 타겟의 중심부에서의 Si 스퍼터링율은 주변부의 스퍼터링율과 관련하여 증가하게 된다.
본 발명자들이 알고 있는 바에 따르면 전술한 목적을 획득하기 위하여 타겟은 하기의 조건들에 기초한 특성을 지니는 것이 필요하다 :
① 타겟은 크기가 균일한 입자형태의 MSi2상이 Si상에 분산되어 있는 혼합조성을 지니는 MSiX(2.0≤x≤)로 형성될 것,
② MSi2상 부분들 사이의 결합강도 뿐만 아니라 MSi2상과 Si상 사이의 결합강도가 강할 것,
③ 조성이 균일하고, 공간적인 조성분산이 ±0.05(Si/M 원자비)의 범위에 제한될 것, 및
④ 밀도비가 99% 이상일 것 등이다.
작은 저항을 지니는 금속 실리사이드가 형성되는 재료인 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 니오븀(Nb) 및 탄탈륨(Ta)과 금속들은 타겟의 주성분이 되는 내열성 금속(M)으로 사용되며 ; 상기 금속들 중의 하나 또는 상기 금속들 중의 둘 또는 그 이상의 조합이 사용된다.
상기 금속들의 각각은 종래의 배선재료들의 저항보다 더 작은 저항을 지니고 고온에서 높은 내식성을 지닌다.
상기 금속들의 실리사이드가 반도체 연산회로의 반도체용 전극배선으로 사용되면 연산속도가 향상되게 된다.
또한 이러한 금속들은 반도체 제조공정에서 사용되는 화학약품에 의한 부식에 대한 저하성이 강하고, 가열공정시 고온에 의해 쉽게 산화되지 않는다.
본 발명자들은 전술한 ① 내지 ④ 조건에 기초한 특성들을 지니는 타겟을 획득하기 위하여 열심히 연구한 결과, M 분말과 Si 분말의 혼합물을 열간 프레싱에 의해 반응, 용융 및 소결시켜 실리사이드 합성, 소결 및 조밀도 증가를 동시에 행하게 되면 내열성 금속(M)은 Si가 충분히 높은 비율로 증발되는 1300℃ 이하의 모든 온도에서 MSi2로 완전히 변화되고 소결되는 것과, 입자형태의 MSi2상 부분들이 박막형태의 Si상 부분들로 둘러쌓여져 있거나 MSi2입자들이 Si상에서 반점상으로 부유(浮遊)하게 되는 균일한 조직이 얻어질 수 있는 것과, 불순물의 밀도가 높은 계면층이 MSi2입자와 Si상 사이의 계면에서 생성되어서 계면강도가 향상하여 전기저항이 급격하게 변화하지 않는 것과, 공정온도 이상의 Si상이 용융되는 온도에서 Si가 유동됨으로써 기공의 제거, 조밀도 증가 및 MSi2의 양의 증가가 촉진되는 것을 발견하였다.
본 발명은 이와같은 발견에 기초하는 것이 필수적이다.
즉 본 발명에 따라서 스퍼터링장치용 타겟은 MSi2조성물에서 x가 2.0≤x≤4.0의 범위내의 값에 설정되도록 M 및 Si의 분말혼합체에서 Si 몰량을 M의 몰량보다 2 내지 4배가 큰 량으로 설정하여 제조된다.
분말혼합체에서 M 분말의 주요부는 Si 분말로 에워싸여져서 Si 분말과 접촉되며 균일하게 분포되어 있다.
이 분말혼합체는 압축된 압분체를 형성하기 위하여 적당한 압력으로 압축되면서, 가열되어 Si는 연화되고 M과 반응하여 MSi2를 합성한다.
혼합시의 온도는 Si 입자와 M 입자들 사이의 접촉위치에서 발열반응에 의해 국부적으로 증가되어 Si를 연화시켜서 MSi2를 형성하게 되며, 따라서 Si는 MSi2로 변화시키기 위하여 입자들의 표면에 응집시켜서 MSi2형성공정을 촉진시키게 된다.
한편 일정 정도로 연화된 Si의 반응하지 않은 나머지 부분들의 많은 량이 입자들 주위로 유동하고 MSi2로 변화되어 조밀도를 향상시키며, 새로 형성된 조직에서 입자형태의 MSi2상 부분들은 Si 함유량이 적은 x=2.0의 조성을 지니는 경우에서도 Si상으로 완전히 덮혀진다.
따라서 MSi2상 및 Si상 또는 MSi2상 부분들은 확산반응에 의해서 견고하게 결합되고 조성의 공간적 분산은 현저하게 감소된다.
각각의 상에 함유된 불순물은 계면층을 형성하도록 MSi2상과 Si상 사이의 계면쪽으로 확산되어 두상 사이의 계면의 결합강도를 증가시킨다.
Si상이 유동할 수 있도록 용융되면 유체 Si에 의해 소결체에 잔존하고 있는 각각이 기공이 밀폐되어 조밀도를 증가시키게 되고, MSi2상 부분들은 용융된 Si내에서 서로 결합하여 일정한 크기로 확대되어 입자의 크기가 균일한 MSi2상 부분들이 Si상에 분산되어 있는 균일한 조직을 지니는 고밀도 소결체를 형성하게 된다.
본 발명은 이와같은 발견에 기초하여 획득된다.
본 발명을 이하에서 더욱 상세하게 설명한다.
본 발명에 따른 내열성 실리사이드 타겟은 입자형태의 MSi2상 부분들이 Si 메트릭스상에 분산되어 있는 조직을 지닌다.
이와같은 조직은 MSi2상을 형성하기 위하여 형성시키려는 MSiX조성에서 x를 2.0≤x≤4.0의 범위내의 값에 설정하도록 M 또는 MSi2상 분말과 Si 분말을 혼합시켜서 제조한 분말을 소결시켜서 Si상의 부분들은 MSi2상 부분들 주위에 잔존한다.
2.0≤x≤4.0에 의해 결정된 MSix조성을 제한하는 이유는 다음과 같다.
MSix조성에서 x값이 2.0 이하이면 기판에 형성된 실리사이드 박막에서 압축응력이 발생되어 기판에 대한 접착력은 저하되게 되고 박막은 쉽게 벗겨질 수 있게 된다.
MSix조성에서 x값이 4.0을 초과하면 박막은 큰 시트저항을 지니므로 전극배선으로 사용하기에는 적당하지 않는다.
MSi2를 합성하는 동안 MSi2는 M 입자들과 Si 입자들 사이의 접촉에 의해 발생되는 발열 반응에 의해 형성되므로 입자형태로 획득되게 된다.
MSi2입자들의 크기는 M 입자들의 입자크기에 따라 결정되지만 모든 M 입자들이 서로 응집되어 있기 때문에 MSi2의 크기는 변화하게 된다.
MSi2입자크기의 분산이 크면 이와같은 타겟을 사용하여 형성된 실리사이드 박막의 조성의 변화가 증가하게 된다.
따라서 입자크기의 균일정도를 최대화하는 것이 필요하다.
입자크기의 범위는 1에서 150㎛까지가 바람직하다.
MSi2입자들의 형태로는 구형(spherical shape)이 이상적이다.
이와같은 사실은 입자가 떨어져 나오는 것을 방지하기에는 구형이 더욱 적합하고, 입자들이 각형 부분을 지니는 입자들로부터 비정상적인 방전에 의해 형성될 가능성이 많기 때문이다.
그러나 이온 교환에 기초하여 정제시킴으로써 획득된 M 입자들은 축소 처리공정 동안 서로 응집하게 되고 결합된 M 입자들로 형성된 MSi2입자들은 불규칙성이 크다,
따라서 응집을 제한하기에 적합한 축소조건하에서 M 입자들을 처리하거나 또는 입자들이 혼합될때 응집을 제한하기 위하여 분산제를 첨가하는 것이 필요하다.
이와같은 방법 대신에 향상된 분산성을 지니는 M 입자들을 형성하기 위하여 CVD(chemical vapor deposition)방법이 사용되는 것이 바람직하다.
CVD 방법은 할라이드, 설파이드 또는 하이드라이드와 같은 원료가 기상 상태(vapor phase state)에서 고온에 설정되고, 열분해, 산화 및 탈산화로 구성되는 화학반응을 거쳐 반응생성물이 기판에 축적되는 처리공정에 기초한다.
CVD 방법은 다양한 분야에서 반도체 및 절연막을 형성하기 위한 방법으로 사용된다.
원료 M 및 Si 분말이 본 제조방법에 의해서 제거될 수 없는 불순물 및 도핑제를 함유하는 것이 필수적이다.
특히 B, P, Sb 및 As와 같은 도핑제는 기본적으로 반도체 제조용 타겟의 원료로서 제공되는 M 분말 및 Si 분말에 혼합된다.
타겟이 상기와 같은 도핑제를 함유한 원료로 사용하여 형성되면 도핑제는 반응 및 소결시키는 열에 의해 특정한 부분, 예를들면 결정 계면에서 확산되고 집중된다.
이때 도핑제는 격자구조를 방해하는 역활을 하거나 혹은 격자구조가 왜곡되어 있는 MSi2상과 Si상 사이의 계면으로 이동하여 계면층을 형성한다.
계면층의 두께는 바람직한 두께가 M 및 Si 입자들에 함유되어 있는 도핑제의 양에 따라 결정될지라도 100 내지 5000Å으로 설정되는 것이 바람직하다.
계면층의 두께는 일반적으로 마이크로 오오거 방사 분광기(μ-AES)에 의해 검출된다.
즉 오오거 분석은 상이한 화학적 상들로 형성되고 그 사이에 계면층이 높여 있는 타겟에 전자비임을 방사하여 수행되고 따라서 각각의 화학적 상에 해당하는 에너지 레벨의 두개의 선형스펙트럼 베이스라인과 두개의 스펙트럼 베이스라인을 연결하는 스펙트럼 곡선을 획득하게 된다.
이와같은 스펙트럼 곡선이 나타나는 지역은 계면층에 해당한다.
따라서 본 발명에 따라 계면층의 두께는 두개의 스펙트럼 베이스라인의 교차점과 반곡점(inflection point)에서 스펙트럼 곡선에 대한 라인 탄젠트 사이의 거리로서 구해진다.
이와같은 계면층이 존재하면 MSi2상과 Si상의 결합강도가 향상되고 MSi2상이 Si 메트릭스로부터 떨어져 나올 가능성은 감소되게 된다.
또한 높은 불순물 밀도를 지니는 계면층이 낮은 저항을 지니는 MSi2상과 높은 저항을 지니는 Si상 사이의 계면에서 형성되면, 새롭게 형성된 조직에서는 전기저항이 갑작스럽게 변화하지 않으며 스퍼터링 동작동안 비정상적인 방전이 일어나지 않게 된다.
이와같은 점에서 계면층이 유효하다.
계면층의 두께를 5000Å 이상으로 설정하기 위하여는 상당한 량의 도핑계가 Si상에 함유되어야만 한다.
이와같은 결과, 형성된 실리사이드 박막에는 불순물이 함유되게 된다.
계면층의 두께가 100Å 이하이면 전술한 효과가 완전하게 발생되지 않게 된다.
타겟의 조성의 공간적 분산은 박막 조성의 변화를 제한하고 균일한 조성을 지니는 실리사이드 박막을 획득하기 위하여 감소하게 된다.
분산을 Si/M 원자비로 ±0.05의 범위로 제한하는 것이 바람직하다.
타겟의 밀도비는 이탈되는 입자의 양과 관계 있다.
밀도가 낮은 경우에는 많은 기공이 타겟에 존재하게 되며, 해당되는 부분에서 비정상적인 방전이 발생할 가능성이 매우 높아져서 타겟부분이 파괴되고 기공이 생길 가능성이 높아진다.
그러므로 타겟의 어느부분에서나 밀도비를 99% 또는 그 이상 되게 설정하는 것이 바람직하다.
본 발명의 발명자들 또한 MSi2상과 Si상의 계면에서 전기저항이 급격히 변화하는 비율을 감소시키기 위한 연구를 해왔으며, 그 결과 Si 분말 및 B, P, Sb, As의 그룹에서 적어도 1종 이상을 함유하는 M 또는 MSi2를 소결함으로써 얻어지며, 바라는 전기저항으로 설정된 타겟은 MSi2상 및 Si상 사이의 어울림이 개선되고 그리하여 균일한 스퍼터링율을 가지며, 전기저항에서의 어떠한 급격한 변화도 없는 조직을 갖는다는 사실과 또한 그 타겟은 MSi2상 및 Si상의 계면에서 상기의 원소들이 확산되는 확산층의 형성효과에 의해서 증가된 계면강도를 갖는다는 사실을 알아냈다.
본 발명의 일실시예에 따른 스퍼터링장치용 타겟은 전술한 연구결과에 기초해서 만들어져 왔다.
명백히 하면, 스퍼터링장치용 타겟은 MSi2상(M은 W, Mo, Ti, Zr, Hf, Nb 및 Ta의 그룹에서 선택된 적어도 1종 이상의 내열성 금속 및 Si상의 혼합에 기초한 MSiX(2≤x≤4) 조성을 갖는 내열성 금속 실리사이드이며 Si상은 B, P, Sb 및 As의 그룹에서 선택된 적어도 1종 이상의 원소를 함유하며, 0.01 내지 1Ωㆍcm의 전기저항을 갖는다.
B, P, Sb 및 As는 Si상의 전기저항을 감소시키는데 큰 효과를 갖는 원소이다.
만약 타겟의 Si상이 이러한 원소를 함유한다면, 두상의 전기저항은 각각 적절히 될 수 있을 것이며 스퍼터링율은 그에 의해 균일하게 만들어지며, 그 결과 안정된 박막조성 및 균일한 박막두께를 갖는다.
Si상에서 이러한 원소들은 전술한 계면층을 형성하기 위하여 격자의 혼란정도 및 격자왜곡이 큰 MSi2상 및 Si상 사이의 계면으로 확산 및 이동한다.
계면층의 두께는 Si상에 함유된 원소의 양에 따라 변화하지만 약 100Å 내지 5000Å으로 설정된다.
만약 Si상의 저항이 0.01Ωㆍcm보다 작으면 MSi2상 및 Si상의 전기저항은 맞지 않아서 스퍼터링율이 부분적으로 불균일하게 되며, 그 결과 안정된 박막조성을 얻는데 실패하게 된다.
만약 저항이 1.0Ωㆍcm를 초과하면 전술한 효과는 완전히 확신할 수는 없다.
그러므로 Si상의 전기저항은 0.01 내지 1.0Ωㆍcm 또는 바람직하기로는 0.02 내지 0.2Ωㆍcm의 범위를 갖는 것이 좋다.
또한 본 발명의 발명자들은 스퍼터링 동안 발생하는 타겟으로 부터의 입자의 분리는 연삭등의 소결된 실리사이드의 마무리 가공을 행하는 동안에 형성된 표면의 결함층, 즉 마무리 가공의 결과 발생하는 표면상태나 잔류응력등에도 관련이 있다는 것을 알아냈다.
타겟에 대한 종래의 연삭 마무리 가공은 고속회전하는 연삭용 휘일의 경질의 연마재로 가공목표물을 연삭하는 것을 기본으로 하고 있다.
내열성 금속의 디실리사이드(disilicide) (예로서 WSi2)와 실리콘으로 된 소결된 실리사이드와 같은 경질의 깨지기 쉬운 금속을 이러한 방법으로 연삭할 경우에는, 조각모양의 칩들이 반드시 가공표면으로 부터 흩트려지게 된다.
발명자들의 지식에 따르면, 그러한 가루모양의 조각들은 연삭가공 동안 연삭재와의 접촉에 의해 발생한 응력에 의해서 매우 미세한 균열부가 연삭면에 형성하게 되어 만들어지며, 연삭재가 통과한 이후 응력의 감소에 의해서 이러한 균열부의 모서리부는 윗쪽으로 이동되며 칩으로 분리된다.
통상적으로 부서지기 쉬운 재료를 가공하는 동안, 각 연삭재에 대한 절삭깊이나 하중은 균열부가 연삭재에 의해 발생한 국부적인 응력장(stress fields)에 포함되도록 적절히 증가된다.
이러한 이유로 연삭에 의한 홈, 구멍, 미세한 균열부 등이 있는 가공결함층이 연삭면에 형성되어 있다.
전체표면에 이러한 결함층이 형성된 타겟을 사용하여 스퍼터링이 효과적으로 수행된다면, 미립자는 플라즈마에서의 이온층돌에 의한 그러한 결함 부분에서 파괴됨으로써 전술한 분리된 입자로 타겟표면으로 부터 분리되며 이탈하게 된다.
본 발명의 개선된 실시예에 따른 스퍼터링장치용 타겟은 전술한 연구결과에 기초하여 제조되었으며, 타겟의 표면부의 거칠기 Ra(중심선 거칠기)는 0.05㎛ 또는 그 이하로 설정되며, 기계가공에 의해 형성된 미세한 균열부 및 칩부분을 갖는 어떠한 결함층의 형성가능성도 사실상 배제된다.
여기서 표면거칠기 Ra(중심선 거칠기)는 일본공업표준(JIS-B0601)에서 정의된 바와같다.
즉, 중심선 방향에서의 측정길이 ℓ을 갖는 거친 곡선부가 얻어지며, 얻어진 부분의 중심선에는 X축이 설정되며, 세로확대방향에는 Y축이 설정되고, 거칠기 곡선은 y=f(x)로 표현된다.
그러면, 표면거칠기 Ra는 다음 방정실에 의해 얻어진 마이크로미터(㎛)값으로 표현된다.
Figure kpo00001
완성된 표면의 거칠기를 감소시키고, 균열부 및 구멍이 형성된 어떠한 가공결함층도 완전히 제거시키기 위하여서는, 재료의 결함부분의 분포와 관련한 공정단위를 줄이는 것이 중요하다.
자세히 설명하자면, 더 작으며 균일한 크기의 입자를 지닌 연삭재를 사용하거나 또는 재료에서 발생하는 응력을 파괴응력보다 낮은 값으로 제한하기 위하여 탄성 또는 점탄성이 개선된 연질의 연마재 같은 것을 사용하여 연삭재당 하중을 감하는 것이 필요하다.
심지어는 내열성 금속실리사이드 같은 경질 및 부서지기 쉬운 재료 일지라도, 그 재료는 소성유동변형(plastic-flow deformation)만이 존재하는 어떤 가공범위를 지니며 하중이 매우 적다면 균열이 일어나지 않는다.
이에 의하여 가공된 표면을 아주 작은 불규칙성만을 지닌 연마면으로 만드는 것이 가능하게 된다.
이 가공을 위해 표면을 래핑 또는 연마하거나 초고정밀 마무리용의 기계화학적인 연마를 하는 것이 사용된다.
기계화학적 연마는 두 가지의 종래의 처리공정에 기초한 고정밀의 연마이다.
이는 연마석을 사용한 기계적 연마와, 화학적으로 윤이나는 재료표면을 미세하게 부식시키는 과정을 이용하는 화학적 연마가 있다.
그러나, 실리사이드 소결체를 소망하는 크기로 일치시키는 마무리는 어렵다.
그러므로 재료의 표면은 먼저 연삭가공을 충분히 거친 후 선행의 가공에 의해 형성된 가공결함층을 제거하기 위하여 래핑 또는 연마에 의해 가공되는 처리공정을 거칠 필요가 있다.
상기의 표면 가공의 종류는 래핑, 연마 및 기계화학적 연마를 행하기 위한 연삭재의 입도에 따라 등급이 정해지며 기계화학적 연마법에 사용되는 연삭재의 입자크기가 가장 작다.
마무리된 표면의 거칠기 역시 이러한 목적에서 미세하게 된다.
이러한 가공의 종류가 내열성 금속 실리사이드 타겟에 이용되며, 분리된 입자의 양은 눈에 띄게 감소한다.
즉, 발명자의 인지정도에 따르면, 분리된 입자의 양과 표면 거칠기 사이에는 상관관계가 있으며, 그래서 표면거칠기 Ra(중심선 거칠기)는 분리된 입자가 전극배선의 결함을 일으킬 정도의 크기를 갖는 분리된 입자의 양을 제한할 목적으로 0.05㎛ 이하가 되도록 한다.
Ar 이온의 방사에 의한 스퍼터링이 진행되는 동안 타겟의 이온이 충돌하는 점에서 고응력장이 발생하며, 타겟표면은 고온으로 가열된다.
잔류응력이 타겟의 표면부에 불균일하게 분포되어 남아있게 된 경우, 응력은 국부적으로 증가되기 위하여 스퍼터링 되는 동안 발생한 열에 의해서 재분포되며, 그것에 의하여 방사형 균열부를 포함한 균열부가 발생하고 그 결과 많은 양의 분리된 입자가 발생한다.
이러한 측면에서 특히 잔류응력을 5kg/㎟ 이하로 제한하는 것이 더욱 바람직하다.
본 발명자들은 또한 타겟의 각각의 성분의 스퍼터링하는 방출각도분포 사이의 차이 때문에 발생하는 박막조성물의 불균일성을 모두 제거하려는 관점에서 연구를 진행하였으며, 그 결과, 실리사이드 합성물을 얻기 위한 내열성 금속(M) 분말과 실리콘(Si) 분말의 혼합물을 열간프레스시키고 소결시키며 동시에 조밀도를 증가시켜 소결체가 제조될 경우에, 내열성 금속의 디실리사이드상(MSi2)을 형성하는 반응은 타겟형성을 위한 모울드의 내측에 혼합분말체를 가득 채우고 그 중심부를 고압상태에서 급속 가열을 하여 수행되며, 이 과정에 의해 Si는 주변부로 부터 중심의 반응구역으로 유동하며 확산되고, 그 결과 중심부에는 Si가 많고 주변부에는 내열성 금속이 많은 타겟이 형성된다는 사실을 확인하였다.
이 타겟은 주변부에는 Si가 많고 중심부에는 내열성 금속이 많은 종래의 타겟과는 정반대의 조성분포를 갖는 것이다.
또한 급속가열의 가열속도를 선택함으로써 조성이 변화하는 영역의 폭(조성구배)을 자유롭게 조정할 수 있다는 사실도 알아내었다.
모울드에 봉입된 분말혼합체는 적절한 압력으로 프레스되는 동안 그 중심부는 급속가열되며, 그렇게 하여 Si는 연화하고 M과 반응하여 내열성금속의 디실리사이드(MSi2)를 형성한다.
이러한 MSi2를 형성하는 디실리사이드 합성반응은 발열반응이며, 그래서 Si 입자와 M입자가 서로 접하는 타겟으로 형성되는 몸체의 중심부는 부분적으로 가열되며, 이에 의해 더욱더 연화되어 액화되며 그러하여 주변부의 Si 입자는 확산되며 중심부의 반응구역으로 이동한다.
MSi2로 변화하는 원재로의 입자를 제외한 나머지 원재료들은 저자의 주변부 표면상에 정합되어 있어 MSi2의 제조를 촉진한다.
한편, 많은 Si의 미반응된 여분의 어느정도만 연질이 되며 MSi2로 변화하는 입자의 주변부로 흘러들어가 조밀도를 높이게 된다.
MSi2상 주변에 위치한 Si상의 양은 실리사이드반응 시작점에서 크며 반응종지점으로 갈수록 감소한다.
그 결과, 모울드의 중심부인 조성물의 중심부에서 Si가 많으며 그 주변부에서 내열성 금속이 많은 조성물이 형성된다.
그러므로 최종적인 타겟은 전면적인 조성구배를 지니게 되며 Si 함유는 타겟의 주변부에서 중심부를 향하면서 연속적으로 변화한다.
즉, 특허청구범위 제 8 항의 스퍼터링장치용 타겟은 조성식 MSix로 표현되는 내열성 금속 실리사이드(M는 W, Mo, Ti, Zr, Hf, Nb 그리고 Ta의 그룹에서 선택된 적어도 1종 이상의 내열성 금속)로 구성되며, 타겟의 주변부로부터 중심부로 갈수록 x값이 증가하는 조성분포를 갖는다.
MSix조성물의 x가 2.0에서 4.0 사이의 범위에서 연속적인 변화를 하도록 설정될 경우 스퍼터링율은 MSi2상과 MSi상 사이의 결합강도에 지장을 주지않고 타겟의 다른 스퍼터링 영역에 대하여 좀더 순조롭게 변화될 수 있다.
또한 타겟의 조성은 조성식 MSi2로 표현되는 내열성 금속 실리사이드로 구성되며 x의 값이 2.0 내지 4.0 범위내에 있고 스퍼터링에 의해 부식되는 영역의 중심부로 부터 외측 주변부로 갈수록 x의 값이 감소하는 조성분포를 갖도록 하는 그러한 방법에 의해 설정될 수 있다.
이러한 조직을 채택함으로써 타겟의 중심부에서의 Si 스퍼터링율이 주변부에서의 스퍼터링율에 비해 증가하며, 이러한 이유로 종래에 사용된 방법에서와 같은 주변부 및 중심부에서의 각 성분의 스퍼터링율의 차이에서 기인하는 박막 조성의 어떠한 불균일성도 제거될 수 있게 된다.
다음으로 본 발명의 제조방법을 구체적으로 설명할 것이다.
전술한 제조방법의 제 1 단계에서, M분말과 Si분말은 혼합되어져 그 혼합체 조성의 Si/M 원자비를 2.0 내지 4.0으로 설정한다.
고순도의 M 및 Si분말이 원재료로 사용된다.
특히, 전자산업에서 사용되며 개선된 재질을 지닌 타겟을 제조하기 위해서는 산화불순물 함유량이 적은 예를들면 U 및 Th같은 방사성 원소, Na 및 K같은 알카리 금속, Fe, Ni 및 Cr같은 중금속이 고순도의 재료로 사용될때 바람직하다.
원재료의 M 및 Si분말은 Si/M 의 원자비가 2.0 내지 4.0으로 혼합되도록 하며, 보울 밀(baal mill) 또는 V-형 믹서를 사용하는 건조혼합법(dry mixing manner)으로 충분히 균일하도록 잘 섞는다.
이들이 불균일하게 섞일 경우, 타겟의 조직 및 조성은 불균일하게 되며 최종적으로 박막의 특질이 떨어지게 되는 바람직하지 못한 일이 일어난다.
Si의 양은 바라는 조성에 따라 결정된 양에 비해 약간 초과한 양을 혼합하는 것이 고온 가열을 하는 동안 Si분말로 부터의 Si의 증발손실(vapor-loss) 및 산화막의 SiO2를 고려할때 적절하다.
여분의 비율은 작으며(가령 5%)온도를 고려하여 경험적으로 결정되어질 수 있으며 처리공정을 위한 시간 및 압력은 다음의 단계를 밟는다.
원재료 M 및 Si의 분말의 평균입자 크기는 1 내지 30㎛의 범위에 있다.
그러나 혼합물을 균일하게 하기 위함뿐 아니라 소결체의 조밀도의 개선을 위해서도, M분말의 평균입자 크기를 Si분말의 평균입자 크기의 1/2이하 되도록 제한하는 것이 바람직하다.
제 2 단계에 있어서는, 제 1 단계에서 준비된 혼합분말체를 이하 설명하는 디실리사이드(MSi2상)을 합성하기 위해 고 프레스압 하의 고진공 상태에서 급속히 가열한다. 실리사이드 합성은 고진공 상태에서 수행된다.
진공은 흡수된 가스의 방출을 촉진하기 위하여 10×10-4Torr이하로 설정하는 것이 바람직하다.
그런, 열간프레스 장치의 내부가 급격히 진공화할 경우 분말혼합체의 입자는 모울드로 부터 비산하고 그 결과 소결체의 조밀도를 충분히 증가시키는데 실패하게 된다.
그러므로 열간프레스장치의 내압이 100Torr 이하가 될때까지 천천히 증가시키는 것이 바람직하다.
열간프레스장치는 소결체의 조밀도를 증가시킬 것이 요구되며, 바람직하기로는 50 내지 500kg/㎠이다.
압력이 50kg/㎠ 이하일때, 그 밀도를 감소시키는 많은 가공이 소결체에 생기며, Si의 유동 정도가 불충분하게되며 그결과 조직의 소망하는 균일성을 성취하는데 실패한다.
프레스압력이 500kg/㎠을 초과할 경우에 소결체의 밀도는 증가하나 모울드가 파열될 가능성이 증가한다.
재료가 프레스되는 동안 가열되는 온도는 가스의 방출을 최적화 하기위하여 600℃ 내지 800℃의 범위로 하는 것이 바람직하다.
합성된 MSi2상의 크기를 적절하게 제어하기 위하여 분말혼합체의 온도를 10 내지 50℃/min만큼 증가되는 정도의 가열속도를 설정하는 것이 바람직하다.
가열속도가 10℃/min보다 작다면 MSi2상은 매우 작으며 박막 형성에서의 스퍼터링 효율이 떨어지게 된다.
가열속도가 50℃/min 이상이면 열발생 능력에서의 급격한 변화에 의해 모울드 및/또는 소결체가 파열될 가능성이 증가한다.
온도는 1350℃ 이상이 되지 않도록 하는 것이 가열에 적당하며 더욱 바람직하기로는 가열온도는 온도의 증가에 따라 더욱 커지는 Si의 증발손실에 기인하는 조성 에러때문에 1300℃ 이하로 되게하는 것이 적절하다.
그러나 티타늄(Ti)이 내열성 금속(M)으로 사용되는 경우에는 가열온도를 1250℃ 또는 그 이하로 된다.
제 3 단계는 MSi상과 Si상 사이의 계면을 강하게 하고 개선하기 위하여 재료를 낮은 진공상태에서 또는 높은 프레스압력 이하의 불활성 기체에서 공정온도 바로 밑의 온도까지 가열하는 소결단계이다.
소결은 1300℃ 또는 그 이상에서 행해지므로 Si의 기화율이 대단히 높아질 위험이 있으며, 그래서 조성에러의 위험도 증가한다.
그러므로 진공의 정도를 10-3Torr로 설정하거나, 순도가 높은 Ar 불활성 기체를 장치속으로 유입하는 것이 바람직하다.
질소가스(N2)의 사용은 N2와 Si가루가 Si3N4를 형성할수도 있으므로 적절하지 못하다.
프레스 압력은 디실리사이드 합성을 위한 제 2 단계의 경우의 것과 같다.
그러나, 압력이 소결기간 동안 증가한다면 소결체는 균열된다.
그러므로 실리사이드 합성이후에는 프레스 압력을 일정하게 유지시키는 것이 바람직하다.
열간 프레스온도 T는 공정온도 Ts보다 약간 낮은 온도, 즉 Ts-50 ≤ T〈Ts의 범위로 설정하는 것이 바람직하다.
내열성 금속(M)으로 사용되는 W, Mo, Ti 및 Ta에 대한 공정온도는 각각 1400℃, 1410℃, 1330℃ 및 1385℃이다.
T가 Ts-50도 보다 낮은 경우에는 MSi2상과 Si상 사이의 계면의 길이를 증가시키는 소결시간이 길다.
T가 Ts보다 같거나 크면 Si상은 용융되며, 이러한 조건에서 프레스압력이 높다면 용융된 실리콘을 모울드 밖으로 유출되며 그결과 소결체의 조성을 설정하는 데서 에러가 증가하게 된다.
소결은 0.5 내지 8시간 동안 지속시키는 것이 적당하다.
만약 소결시간이 0.5시간 보다 짧다면 많은 기공이 남게되며 소결체의 결합강도는 불충분하게 된다.
또한 소결시간이 8시간 이상이 될 경우에는 제조효율은 소결체의 조밀도가 8시간 이후에 개선되지 않기 때문에 감소하게 된다.
조밀도를 더욱 향상시키기 위해서는 다음의 단계들이 제 3 단계 이후에 수행되도록 한다.
보충단계로서 열간 프레스 장치의 내부는 Si의 기화를 방지하려는 목적으로 10-3Torr 이하의 낮은 진공 상태 또는 고순도의 Ar기체 상태를 유지시키며, 용융된 상태로 Si상을 유지시키고 또한 이에 의하여 소결체의 밀도 및 MSi2상의 크기를 증가시키기 위해 재료를 공정온도에 가깝게 가열한다.
바람직하기로는, 이 보충 단게에서의 프레스압력은 20 내지 50kg/㎠의 범위에서 유지된다.
압력이 20kg/㎠보다 낮은 경우, 소결체에서의 용융된 Si의 내압에 의해 팽출(bulging)이 초래된다.
또한 압력이 50kg/㎠보다 클때는 소결체는 용융된 Si의 유출 때문에 소망하는 조성과 다른 조성을 갖게된다.
보충단계에서 프레스 온도는 공정온도 보다 약간 높은 것이 바람직하다.
즉, Ts〈T ≤Ts+50의 범위로 설정한다.
T〈Ts일 경우, Si의 상은 용융되지 않으며, MSi2부분의 조합에 기초한 MSi2상의 크기의 증가뿐 아니라 기공을 제거하는데 기초한 조밀도의 증가도 기대할 수 없다.
또한 T ≥Ts+50일 경우, MSi2상이 다시 용융되어 용융된 부분의 비율이 지나치게 증가하며, 용융된 부분이 모울드 밖으로 유출된 가능성이 증가하는 바람직하지 못한 일들이 초래된다.
Ti가 내열성 금속(M)으로 사용될 경우, 공정온도에서의 조성은 Ti와 Si의 질량비는 78 : 22 또한 용융된 Si의 비율은 다른 원소 W, Mo 및 Ta과 비교할때 크다.
그러므로 프레스 압력을 제어하여 Si의 유동손실을 조정하기는 어렵다.
이러한 경우에는 보충 단계를 생략하는 것이 바람직하다.
또 다른 개선된 실시예에 따른 제 2 단계에서 모울드에 봉입된 분말혼합체 의 중앙부는 가열되어 내열성 금속 M의 디실리사이드(MSi2)상을 형성하는 반응을 일으키며, Si의 상은 타겟의 주변부에서 중심부의 반응 영역으로 이동 및 확산되고, 그리하여 중심부에는 Si가 많고 주변부에는 내열성 금속을 많이 지니고 있는 타겟을 얻는다.
또 다른 개선된 실시예에 따른 제 2 단계에서 서로 다른 혼합비로 내열성 금속(M)분말 및 Si분말을 혼합하여 혼합비가 다른 적어도 두가지의 분말혼합체를 만들어서, 모울드의 중심부에는 높은 Si함유량을 지닌 분말혼합체를 넣고 주변부에는 낮은 Si 함유량을 지닌 분말혼합체로 넣은 방법으로 각각 봉입되어져서 중심부에는 Si가 많고 주변부에는 내열성 금속을 많이 지니는 스퍼터링 장치용 타겟을 얻는다.
바람직하기로는, 상이한 혼합비(Si/M)을 지닌 분말혼합체가 모울드에 봉입될때, 타겟의 부식된 영역에 해당하는 모울드의 중심부에 놓여진 분말혼합체의 혼합비는 2.5 내지 4.0으로 설정되며, 반면에 주변부에 놓여진 분말혼합체의 혼합비는 2.0 내지 3.5로 설정되어, 이들 비율의 차이는 1.0 또는 그 미만으로 설정된다.
중심부 및 주변부에서의 혼합비의 범위를 이와같이 설정함으로써 이 타겟을 사용해 형성되는 금속 실리사이드 박막은 그 박막의 전기 저항이 제한되는 동시에 벗겨짐이 방지될 수도 있게 된다.
또한 상술한 이러한 비율 설정은 박막조성의 균일성을 개선되게 한다.
본 발명에 따른 조성 및 그 효과는 이하에서 그 실시예를 참조하여 좀더 자세히 설명될 것이다.
[실시예 1 내지 14]
본 발명에 따른 실시예 1 내지 14는 이하의 방법으로 제조되었다.
평균입자크기 5㎛를 지닌 고순도 M분말 및 평균입자크기 15㎛를 지니며 B, P, Sb 또는 As이 도핑된 고순도 Si분말이 Si/M 원자비 2.6 내지 2.8로 혼합되며며 고순도 Ar가스로 대체된 보울 밀에 의해 72시간동안 건조 혼합법으로 잘 섞여진다.
분말혼합체 고순도의 흑연으로 된 열간프레스 모울드에 봉입되었으며 진공의 열간 프레스장치에 놓여지고, 600℃에서 두시간동안 5×10-5Torr의 진공상태로 되었다.
그 다음에, 재료는 250㎏/㎠으로 프레스되고 1분당 30℃씩 올려져 (30℃/min)1250℃까지 가열되어 디실리사이드(MSi2)를 합성하며, 그 이후 로(furnace)속의 진공도를 2×10--2Torr까지 낮추고, 1320℃ 내지 1380℃에서 2시간 동안 소결했다.
이렇게 하여 얻어진 소결체는 연삭 및 연마되며 전기 방전기에 의해 가공되어 직경 260mm, 두께 6mm의 최종적인 타겟이 얻어졌다.
[비교실시예 1 내지 14]
비교실시예 1 내지 14는 다음 방법으로 제조된다.
평균입자크기 5㎛의 고순도 M분말 및 30㎛의 평균입자크기를 갖는 고순도 Si분말이 혼합되어 조성물의 Si/M 원자비가 2.5 내지 2.6이 되도록 하였다.
분말혼합체는 다음의 조건에서 열간프레스 되었다.
열간프레스온도 : 1380℃
열간프레스압력 : 250㎏/㎠
유지시간 : 2시간
그리하여 종래의 조직이며, 260mm의 직경과 6mm의 두께를 갖는 타겟이 제조되었다.
비교실시예 1 내지 14 및 실시예 1 내지 14에서 얻어진 타겟의 특성을 계면층의 평균두께, 밀도비, 조성비, 각각의 분산, 그리고 휨(flexure)강도 등으로 측정하였다.
표 1은 이러한 측정값을 보여준다.
표 1에서 알수있는 것처럼 본 발명의 실시예 1 내지 14에서 따른 타겟의 MSi2상 및 Si상은 이러한 실시예가 조성물의 분산이 작고 또한 높은 휨강도를 갖는 균일한 고밀도 조직을 갖기 때문에 하나로 굳게 접착되었다.
N각 실시예 1 내지 14의 조직의 단면은 광학 현미경으로 관찰되었다.
그 결과 생성된 조직은 크기에 있어서 WSi2의 균일한 입자가 Si상 사이에 있는 균일성을 지니고 있다.
비교예 1 내지 14 및 실시예 1 내지 14에서 형성된 타겟의 각각은 마그네트론 스퍼터링 장치(magnetron sputtering unit)에 놓여지고 아르곤 압력이 2.3×10-3Torr되는 조건에서 스퍼터링이 행해지며, 이리하여 사파이어 기판상에 약 3000Å의 두께를 지닌 텅스텐 실리사이드 막을 디포지팅 시킨다.
이같은 처리공정을 10번 행하고 나서 박막조성의 분산 및 0.5㎛ 이상의 크기를 지닌 혼합입자의 양을 특정하였다.
표 1은 또한 이 실험의 결과를 보여준다.
표 1에서 명백히 도시된 것처럼 박막 조성은 안정하며, 입자의 양은 작다.
이리하여 본 발명에 따른 타겟이 반도체장치의 전극배선을 형성하는데 사용된다면, 제품의 수율이 현저하게 증진될 것이다.
[표 1a]
Figure kpo00002
[표 1b]
Figure kpo00003
[실시예 15]
열간프레스에 의해 형성된 실리사이드소결체(텅스텐 실리사이드)를 와이어 전기방전기로 직경 258mm가 되게 절단하고, 연삭휘일 주변속도 1200m/min이고 테이블 회전수 12rpm이며 연삭속도 10㎛/min인 조건하에서 연삭휘일 SD 270J155BW를 가진 수직축 회전평면 연삭기를 사용하여 두께 6mm 가 되게 연삭하였다.
그리고 가공표면에 백킹(backing) 플레이트를 납땜하고 연삭면을 렌즈연마기를 이용하여 연마재와 15㎛ 다이아몬드 연삭재입자로 60시간동안 그리고 10시간동안 3㎛연삭재입자로 래핑가공했다.
다음에, 초음파 세정기를 사용하여 연삭면에 부착한 가공액을 제거하고 그후에 아세톤으로 그리이스를 제거하여 건조시켜서 마무리를 하였다. 얻어진 가공면 주사형 전자현미경(SEM)으로 관측한 결과 연삭가공으로 생긴 연삭조흔이나 탈락구멍은 잔존해 있지않고 연삭재 입자의 변형 파괴 작용에 의해 생긴 미세한 균열도 없었다는 것을 알았다.
여기서 가공결함층이 제거되었다는 것이 확인되었다. 가공면의 거칠기는 표면 거칠기 측정장치(Talysurf)로 측정했고 그리고 표면의 잔류응력은 평행-경사법에 근거하여 X선응력 측정장치로 측정하였다.
이러한 측정의 결과는 표 2에 나타나있다.
연삭면의 대응하는 측정결과도 역시 제 2 도에 참조 실시예 15로 나타나 있다.
이러한 타겟은 마그네트론 스퍼터링 장치에 세트한후, Ar 이온방사에 의한 스퍼터링을 수행해서 폴리실리콘 기판에 두께 3000Å인 실리사이드 막을 디포지션 시켰다.
이 박막에 혼합된 입자의 양을 측정하여 그 결과를 표 2에 나타내었다. 연삭면의 대응하는 측정결과도 역시 표 2에서 참조 실시예 15로 나타나있다.
표 2로부터 분명한 것과같이 실시예 15에 따른 타겟을 사용함에 의해 형성된 박막에서의 입자량은 크게 감소되어 졌고 그리고 스퍼터링 동안 분리되는 입자의 양은 래핑가공의 효과에 의해 감소될 수 있다는 것을 알았다.
[실시예 16]
실시예 15에서와 같은 방식으로 직경 258mm인 실리사이드 소결체를 연삭 및 래핑한후, 1㎏/㎠의 연마제 압력과 10m/min의 연마재 속도의 조건하에 10시간 동안 아크릴 수지 연마재와 0.3㎛산화세륨 연삭재로 연마하였다.
초음파 세정으로 가공액을 제거하고 아세톤으로 연삭면의 그리이스를 닦아내고 건조시켜 타겟을 완성시켰다.
SEM으로 가공면으로 관측한 결과 연삭가공에 의해 생긴 연삭조혼, 탈락구멍 및 미세균열흠집을 가진 가공결합층은 완전히 제거되어졌고 표면이 거울면과 같은 상태로 되었다는 것을 알았다.
가공면의 표면의 거칠기와 잔류응력에 대한 측정결과가 표 2에 나타내었다. 가공면의 불규칙성은 비교 실시예 15에 표시된 연삭면과 비교해 보면 극도로 작고 그리고 연삭에 의해 야기된 표면내의 소성 또는 탄성 변형은 거의 완전히 제거되어졌다. 이러한 타겟을 사용하여 마그네트론 스퍼터링을 행하여 폴리실리콘 기판에 실리사이드 막을 형성했다. 이 박막에 혼입된 입자량의 측정결과는 표 2에 나타나있다.
이러한 결과로부터 역시 분명한 것과 같이 최종 마무리 처리로 행해지는 연마가공에 의해 표면의 특성이 향상되어 타겟으로부터 분리된 입자의 양은 현저하게 감소될 수 있다는 것이 확인되었다.
[실시예 17]
실시예 15에서와 같은 방식으로 직경 258mm인 실리사이드 소결체를 연삭 및 래핑한후, 1㎏/㎠의 연마재 압력과 10m/min의 연마재 속도의 조건하에 20시간 동안 천 연마재와 0.02㎛ SiO2분말로 기계 화학적 방법으로 연마하였다.
초음파 세정한후, 아세톤으로 연삭면의 그리이스를 제거하고 건조시켜 타겟을 완성시켰다. 가공면을 SEM으로 관측한 결과 연삭가공에 의해 생긴 가공결함층이 없고 그리고 매끄러움의 정도는 표면의 거칠기의 잔류 응력에 대해 연삭면과 비교해볼때 극도로 양호하고 또 가공면에는 어떤 왜곡된 것이 전혀 없었다는 것을 알았다.
이 타겟을 사용하여 마그네트론 스퍼터링을 행하여 폴리실리콘 기판에다 실리사이드 막을 형성했다. 이 박막에 혼입된 직경 0.5㎛이상인 입자의 양을 측정하였다.
결과적으로 표 2에서 나타낸 바와같이 입자들은 거의 없었고 그리고 입자의 분리를 야기시키는 가공결합층과 잔류응력은 최종 마무리에 의해 완전히 제거될 수 있다는 것이 확실해졌다.
[표 2]
Figure kpo00004
[실시예 18]
본 발명의 실시예 18은 하기의 방법으로 행해졌다.
입자의 평균크기가 5㎛인 고순도의 W분말과 입자의 평균크기가 15㎛인 고순도의 Si분말을 원자비(Si/W)가 2.8이 되게 배합하여 고순도 Ar가스로 치환된 보올밀로 72시간동안 건식 혼합방법으로 혼합하였다.
상기 분말혼합체를 고순도 흑연제의 열간프레스 모울드에 충전시킨후 열간프레스장치에 세트시켜 2시간동안 600℃의 온도로 5×10-5Torr의 진공속에서 가스를 빼내었다.
다음에 분말 혼합체를 250㎏/㎠의 프레스압력을 가해 30℃/min의 온도 상승속도로 1300℃까지 분말혼합체의 중심부를 가열해서 텅스텐 디실리사이드(WSi2)를 합성한후 그후에 용광로내에 진공도를 2×10-2Torr까지 감소시킨후 1380℃에서 2시간동안 소결시켰다.
이에 의해 얻어진 소결체를 연삭 및 래핑하고 직경 260mm이고 두께 6mm인 타겟을 완성시키기 위해 전기방전기로 가공하였다.
[비교실시예 16]
비교실시예 16은 하기방식으로 종래의 방법에 의해 행해졌다.
입자의 평균크기가 30㎛인 WSi2분말과 입자의 평균크기가 30㎛인 Si분말을 원자비(Si/W)가 2.8이 되게 균일하게 혼합하였다.
분말혼합체를 하기의 조건으로 열간프레스시켜 직경이 260mm이고 두께가 6mm인 타겟을 만들었다.
열간프레스온도 : 1380℃
열간프레스압력 : 250㎏/㎠
유지시간 : 2시간
실시예 18과 비교실시예 16에 의해 얻어진 각각의 타겟을 마그네트론 스퍼터링 장치에 세트시켜 아르곤 압력 2.3×10-3Torr의 감압조건하에서 스퍼터링을 행하여 5인치 실리콘 웨이퍼(기판)에 약 3000Å의 두께를 가진 텅스텐 실리사이드 박막을 디포지션 시켰다.
이렇게 얻어진 실리사이드 박막의 시트저항(p s)을 포올-디포올 어레이 방법으로 측정하였다. 상기 측정의 결과가 제 1 도에 도시되어있다.
제 1 도에 나타난 결과로부터 분명한 것과같이 실시예 18에 따라 타겟을 사용하여 형성된 텅스텐 실리사이드박막의 시트저항(p s)은 비교실시예 16을 사용하여 형성시킨 종래의 박막과 달리 기판의 주변부와 중심부 사이의 전체 영역에 걸쳐서 일정했다.
그러므로 본 발명에서는 박막 조성분포가 균일화 된다는 것이 판명된다.
그러므로 반도체장치의 전극 배선을 형성하기 위해 본 발명의 타겟을 사용하면 균일한 특성을 가진 고품질의 반도체제품을 제공할 수가 있다.
[실시예 19]
본 발명이 실시예 19은 하기방식으로 행해졌다.
입자의 평균크기가 3㎛인 고순도의 Mo 분말과 입자의 평균입자가 15㎛ 고순도의 Si 분말을 원자비(Si/Mo)가 2.8이 되게 혼합하여 실시예 18과 같은 방법으로 보올밀로 72시간 동안 건식 혼합방법으로 혼합하여 균일한 분말 혼합체를 만들었다.
다음에 분말혼합체를 모울드에 넣어 진공열간프레스장치에 세트시켰다.
열간프레스장치의 진공도가 5×10-5Torr에 도달된 후에 2시간 동안 600℃의 온도에서 분말 혼합체내의 가스를 빼낸다음, 20℃/min의 속도로 온도를 상승시켜 분말혼합체의 중심부가 1300℃될때까지 가열시켜서 몰리브덴 디실리사이드(MoSi2)를 합성한후, 진공도를 2×10-2Torr까지 낮추어 2시간동안 1390℃에서 소결시켰다.
이에의해 얻어진 소결체를 연삭 및 래핑하고 전기방전기로 가공하여 직경이 260mm이고 두께가 6mm인 타겟을 만들었다.
[비교실시예 17]
비교실시예 17은 하기 방식으로 종래의 방법에 의해 행해졌다.
입자의 평균크기가 35㎛인 MoSi2분말과 입자의 평균크기가 30㎛인 Si분말을 원자비(Si/Mo)가 2.8이 되게 혼합하여 2시간동안 250㎏/㎠의 프레스 압력하에서 1390℃의 온도로 열간프레스 시켜서 직경 260mm이고 두께 5mm인 타겟을 만들었다.
5인치 실리콘 웨이퍼(기판)에 약 3000Å의 두께를 가진 몰리브덴 실리사이드 박막을 형성시키기 위해 실시예 19와 비교실시예 17에서와 같이 얻어진 각각의 타겟을 사용하여 스퍼터링이 행해졌다.
이에 의해 얻어진 몰리브덴 실리사이드 박막의 시트저항을 실시예 18 및 비교실시예 16의 경우에서와 같이 포올-디포올 어레이 방법으로 측정을하였다. 상기 측정의 결과는 제 2 도에 도시되어있다.
실시예 19의 타겟을 사용하여 형성시킨 실리사이드 박막의 시트저항은 비교실시예 17을 사용하여 형성된 종래의 박막과는 달리 전체 영역에 걸쳐서 일정했고 그리고 박막 조성물은 균일하게 만들어졌다는 것이 확인했다.
[실시예 20]
본 발명의 실시예 20은 하기방식으로 행해졌다.
입자의 평균크기가 5㎛인 고순도의 W분말과 입자의 평균입자가 15㎛ 고순도의 Si 분말을 원자비(Si/M)가 2.6의 비율로 섞어서, 고순도의 아르곤 가스로 치환되는 보올밀로 72시간 동안 건식 혼합방식으로 혼합하고, 그리고 또 상기 분말을 3.0의 혼합비로 섞어 같은식으로 혼합하여 두가지의 혼합비가 다른 분말 혼합체를 만들었다.
다음에 혼합비가 3.0인 분말 혼합체를 고순도의 흑연으로 된 열간프레스 모울드(내부직경이 280mm임)의 중심부에 넣고 그리고 혼합비가 2.6인 분말 혼합체를 중심부의 외부 주변부에 넣었다.
그후에 진공열간 프레스장치에 모울드를 세트시키고 2시간 동안 600℃의 온도에서 5×10-5Torr 진공상태에서 분말혼합체의 가스를 빼내었다.
분말혼합체를 250㎏/㎠의 프레스압력을 가해 30℃/min의 속도로 온도를 상승시켜 1300℃가 될때까지 가열시켜서 텅스텐 실리사이드(WSi2)를 합성 시킨후에, 용광로 내부의 진공도를 2×10-2Torr까지 감소시킨 후 2시간 동안 1380℃에서 소결시켰다.
이와같이 하여 얻은 소결체를 연삭 및 래핑하고 전기방전기로 가공하여 직경이 260mm이고 두께가 6mm인 타겟을 만들었다.
[비교실시예 18]
비교실시예 18은 하기의 방식으로 종래의 방법에 의해 행해졌다.
입자의 평균크기가 30㎛인 WSi2분말과 입자의 평균크기가 30㎛인 Si분말을 원자비(Si/M)가 2.7이 되게 균일하게 혼합하였다.
분말혼합체를 하기의 조건으로 열간프레스시켜 직경이 260mm이고 두께가 6mm인 타겟을 만들었다.
열간프레스온도 : 1380℃
열간프레스압력 : 250㎏/㎠
유지시간 : 2시간
실시예 20과 비교실시예 18에서 얻어진 각각의 타겟을 마그네트론 스퍼터링 장치에 세트시키고 아르곤 압력이 2.3×10-3Torr인 감압된 조건하에서 스퍼터링을 행하여 5인치의 실리콘 웨이퍼(기판)에 약 3000Å의 두께로 된 텅스텐 실리사이드 박막을 디포지션 시켰다.
얻어진 실리사이드 박막의 시트저항을 포올-디포올 어레이 방법으로 측정을 하여 이 결과를 제 3 도에 도시하였다.
제 3 도로부터 분명한 것과같이 실시예 20에 따라 타겟을 사용하여 형성시킨 텅스텐 실리사이드 박막의 시트 저항은 비교실시예 18에 따라 형성된 종래의 박막과 달리 기판의 중심부와 주변부사이의 전체영역에 걸쳐서 일정했다.
본 발명에 의하면 박막의 조성분포를 균일하게 할수가 있다.
그러므로 반도체장치의 전극 배선을 형성하기 위해 본 발명의 타겟을 이용하여 균일한 특성을 가진 고품질의 반도체 제품을 제공할 수가 있다.
[실시예 20]
본 발명의 실시예 21은 하기방식으로 행해졌다.
입자의 평균크기가 3㎛인 고순도의 Mo 분말과 입자의 평균입자가 15㎛ 고순도의 Si분말을 원자비(Si/Mo)가 2.5가 되게 섞어서, 실시예 20에서와 같이 보올밀로 72시간 동안 건식 혼합방법으로 혼합하고, 그리고 또 상기 분말을 2.9의 혼합밀로 72시간 동안 건식 혼합방법으로 혼합하고, 그리고 또 상기 분말을 2.9의 혼합비로 섞어 같은식으로 혼합하여 혼합비가 서로 다른 두가지의 분말혼합체를 만들었다.
다음에 혼합비가 2.9인 분말혼합체를 모울드 중심의 중앙에서 반경 70mm에 의해 정해지는 내부직경이 280mm인 열간프레스 모울드의 중심부에 넣고 그리고 혼합비가 2.5인 분말 혼합체를 중심부의 외부 주변부에 넣었다.
이후에 모울드를 진공 열간프레스장치에 세트시켰다.
열간프레스장치내의 진공도가 5×10-5Torr에 도달된후에 2시간동안 600℃에서 분말 혼합체의 가스를 빼내었다.
이때 분말혼합체를 250kg/㎠의 프레스압력을 가하고 20℃/min의 속도로 온도를 상승시켜 1300℃가 될때까지 가열시켜서 몰리브덴 디실리사이드(MoSi2)를 합성시키고, 그리고 용광로의 진공도를 2~10-2Torr까지 감소시킨후 2시간 동안 1390℃에서 소결시켰다.
이에의해 얻어진 소결체를 연삭 및 래핑하고 전기방전기로 가공하여서 직경이 260mm이고 두께가 6mm인 타겟을 만들었다.
[비교실시예 19]
비교실시예 19는 하기방식으로 종래의 방법에 의해 행해진다.
입자의 평균크기가 30㎛인 MoSi2분말과 입자의 평균크기가 30㎛인 Si분말을 원자비(Si/Mo)가 2.7이 되게 2시간동안 1300℃의 온도에서 250kg/㎠로 열간프레스시켜서 직경이 260mm이고 두께가 5mm이 타겟을 만들었다.
실시예 21과 비교실시예 19에 의해 만들어진 타겟을 사용하여 5인치 실리콘 웨이퍼(기판)에다 두께 약 3000Å인 몰리브덴 실리사이드 박막을 형성시키기 위해 스퍼터링을 행했다.
이에 의해 얻어진 몰리브덴 실리사이드 박막의 시트저항을 실시예 20 및 비교실시예 18의 경우에서와 같이 포올-디포올 어레이 방법으로 측정을 하여 이것을 제 4 도에 도시하였다.
실시예 21의 타겟을 사용하여 형성시킨 실리사이드 박막의 시트저항은 비교실시예 19에서 형성된 종래의 박막에서와는 달리 기판 전체영역에 걸쳐서 일정했고 그리고 박막 조성물의 균일하게 만들어졌다는 것이 확인되었다.

Claims (7)

  1. M이 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 니오븀(Nb) 및 탄탈륨(Ta)의 그룹에서 선택된 적어도 1종이상의 내열성 금속인 입자형태의 MSi2상과, 매트릭스상의 Si상으로 구성되는 MSix상과 상기 Si상 사이에 소정의 두께를 갖는 계면층이 존재하는 것을 특징으로 하는 스퍼터링 장치용 타겟.
  2. 제 1 항에 있어서, 상기 조성식 MSix의 x값이 2와 4사이의 값인 것을 특징으로 하는 스퍼터링장치용 타겟.
  3. 제 1 항에 있어서, MSi2상과 Si상 사이의 계면에 형성된 상기 계면층의 두께가 100Å 과 5000Å 사이인 것을 특징으로 하는 스퍼터링장치용 타겟.
  4. 제 1 항에 있어서, 상기 조성식 MSix의 공간적 분산이 Si/M 원자비로 ±0.05의 범위 이내이고, 타겟의 밀도비가 99%이상인 것을 특징으로 하는 스퍼터링장치용 타겟.
  5. 제 1 항에 있어서, 상기 Si상이 B, P, Sb 및 As중에서 선택된 적어도 1종이상의 원소를 포함하고 전기 저항율이 0.01 내지 1Ωㆍcm인 것을 특징으로 하는 스퍼터링장치용 타겟.
  6. 제 1 항에 있어서, 중심선 거칠기(Ra)로 표시된 타겟 표면의 거칠기가 0.05㎛이하인 것을 특징으로 하는 스퍼터링장치용 타겟.
  7. 제 1 항에 있어서, 상기 타겟표면에 존재하는 잔류 압축응력이 5kg/㎟ 이하인 것을 특징으로 하는 스퍼터링장치용 타겟.
KR1019890019364A 1988-12-21 1989-12-21 스퍼터링장치용 타겟 KR940008020B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930027136A KR940008016B1 (ko) 1989-07-28 1993-12-08 스퍼터링장치용 타겟 및 그 제조방법

Applications Claiming Priority (14)

Application Number Priority Date Filing Date Title
JP88-322423 1988-12-21
JP32242388 1988-12-21
JP32531088 1988-12-23
JP88-325310 1988-12-23
JP63-325310 1988-12-23
JP88-328441 1988-12-26
JP32844188 1988-12-26
JP63-328441 1988-12-26
JP89-194346 1989-07-28
JP19434489 1989-07-28
JP89-194344 1989-07-28
JP19434689 1989-07-28
JP01-194346 1989-07-28
JP01-194344 1989-07-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1019930027136A Division KR940008016B1 (ko) 1989-07-28 1993-12-08 스퍼터링장치용 타겟 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR900010932A KR900010932A (ko) 1990-07-11
KR940008020B1 true KR940008020B1 (ko) 1994-08-31

Family

ID=27529096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890019364A KR940008020B1 (ko) 1988-12-21 1989-12-21 스퍼터링장치용 타겟

Country Status (4)

Country Link
EP (1) EP0374931B1 (ko)
JP (1) JP2907907B2 (ko)
KR (1) KR940008020B1 (ko)
DE (1) DE68913466T2 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0486475B1 (en) * 1988-03-03 1997-12-03 Asahi Glass Company Ltd. Amorphous oxide film and article having such film thereon
US5605609A (en) * 1988-03-03 1997-02-25 Asahi Glass Company Ltd. Method for forming low refractive index film comprising silicon dioxide
WO1991002102A1 (en) * 1989-08-01 1991-02-21 Asahi Glass Company Ltd. Film based on silicon dioxide and production thereof
US5354446A (en) * 1988-03-03 1994-10-11 Asahi Glass Company Ltd. Ceramic rotatable magnetron sputtering cathode target and process for its production
US5209835A (en) * 1988-03-03 1993-05-11 Asahi Glass Company Ltd. Method for producing a specified zirconium-silicon amorphous oxide film composition by sputtering
US5264286A (en) * 1988-03-03 1993-11-23 Asahi Glass Company Ltd. Laminated glass structure
JP2750483B2 (ja) * 1991-11-26 1998-05-13 株式会社 ジャパンエナジー Ｉｔｏスパッタリングターゲット
JPH05214523A (ja) * 1992-02-05 1993-08-24 Toshiba Corp スパッタリングターゲットおよびその製造方法
TW234767B (ko) * 1992-09-29 1994-11-21 Nippon En Kk
US5464520A (en) * 1993-03-19 1995-11-07 Japan Energy Corporation Silicide targets for sputtering and method of manufacturing the same
US6309593B1 (en) * 1993-07-27 2001-10-30 Kabushiki Kaisha Toshiba Refractory metal silicide target, method of manufacturing the target, refractory metal silicide thin film, and semiconductor device
WO1995016797A1 (en) * 1993-12-14 1995-06-22 Kabushiki Kaisha Toshiba Molybdenum-tungsten material for wiring, molybdenum-tungsten target for wiring, process for producing the same, and molybdenum-tungsten wiring thin film
WO2000040769A1 (fr) * 1998-12-28 2000-07-13 Japan Energy Corporation Cible de pulverisation cathodique
JP5038553B2 (ja) * 2000-04-27 2012-10-03 株式会社東芝 スパッタリングターゲットの製造方法
JP5036936B2 (ja) * 2001-03-12 2012-09-26 Ｊｘ日鉱日石金属株式会社 ゲート酸化膜形成用シリサイドターゲット及びその製造方法
JP3995082B2 (ja) * 2001-07-18 2007-10-24 日鉱金属株式会社 ゲート酸化膜形成用ハフニウムシリサイドターゲット及びその製造方法
JP4921653B2 (ja) * 2001-08-13 2012-04-25 株式会社東芝 スパッタリングターゲットおよびその製造方法
JP2003066587A (ja) * 2001-08-24 2003-03-05 Shin Etsu Chem Co Ltd スパッタターゲット、並びに該スパッタターゲットを用いた位相シフトマスクブランク及び位相シフトマスクの製造方法
DE60336726D1 (de) * 2002-08-06 2011-05-26 Nippon Mining Co Hafniumsilicid-target und verfahren zu seiner herstellung
JP2007051337A (ja) * 2005-08-18 2007-03-01 Ulvac Japan Ltd スパッタ電極及びスパッタ電極を備えたスパッタリング装置
KR20140071058A (ko) * 2012-12-03 2014-06-11 코닝정밀소재 주식회사 롤투롤 스퍼터링 장치
WO2014157054A1 (ja) * 2013-03-26 2014-10-02 Jx日鉱日石金属株式会社 スパッタリング用シリサイドターゲット及びその製造方法
JP6768575B2 (ja) 2017-03-24 2020-10-14 Ｊｘ金属株式会社 タングステンシリサイドターゲット及びその製造方法
WO2021193741A1 (ja) * 2020-03-26 2021-09-30 東ソー株式会社 Ｃｒ－Ｓｉ系焼結体、スパッタリングターゲット、及び薄膜の製造方法
CN112225565B (zh) * 2020-10-14 2023-01-03 宁波江丰电子材料股份有限公司 一种钨硅靶坯的制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5832015A (ja) * 1981-08-18 1983-02-24 Shikoku Chem Corp 自由流動性に富む芒硝の製造法
US4619697A (en) * 1984-08-30 1986-10-28 Mitsubishi Kinzoku Kabushiki Kaisha Sputtering target material and process for producing the same
JPS61141673A (ja) * 1984-12-13 1986-06-28 東京タングステン株式会社 モリブデンシリサイド合金焼結体及びその製造方法
JPS61141674A (ja) * 1984-12-13 1986-06-28 東京タングステン株式会社 タングステンシリサイド合金焼結体及びその製造方法
US4663120A (en) * 1985-04-15 1987-05-05 Gte Products Corporation Refractory metal silicide sputtering target
JPH0791636B2 (ja) * 1987-03-09 1995-10-04 日立金属株式会社 スパツタリングタ−ゲツトおよびその製造方法
JPH01198471A (ja) * 1988-02-04 1989-08-10 Mitsubishi Metal Corp 半導体デバイスのゲート電極薄膜形成用スパッタリング・ターゲット材

Also Published As

Publication number Publication date
EP0374931B1 (en) 1994-03-02
EP0374931A3 (en) 1991-05-15
JP2907907B2 (ja) 1999-06-21
DE68913466T2 (de) 1994-09-01
JPH03130360A (ja) 1991-06-04
EP0374931A2 (en) 1990-06-27
DE68913466D1 (de) 1994-04-07
KR900010932A (ko) 1990-07-11

Similar Documents

Publication Publication Date Title
KR940008020B1 (ko) 스퍼터링장치용 타겟
US5733427A (en) Sputtering target and method of manufacturing the same
US5612571A (en) Sputtered silicide film
EP0555085B1 (en) Method of manufacturing a sputtering target
US5618397A (en) Silicide targets for sputtering
JP5562929B2 (ja) タングステンスパッタリングターゲットおよびその製造方法
EP0616045B1 (en) Silicide targets for sputtering and method of manufacturing the same
JPH0820863A (ja) シリサイド膜およびその膜を使用した半導体装置
JP4634567B2 (ja) タングステンスパッタリングターゲットの製造方法
KR940008016B1 (ko) 스퍼터링장치용 타겟 및 그 제조방법
JP2001295035A (ja) スパッタリングターゲットおよびその製造方法
JP4509363B2 (ja) スパッタリングターゲット、スパッタリングターゲットの製造方法、位相シフトマスクブランクの製造方法および位相シフトマスクの製造方法
JP3528980B2 (ja) タングステンシリサイドターゲット材およびその製造方法
JP5038553B2 (ja) スパッタリングターゲットの製造方法
JPH0797603A (ja) ダイヤモンド被覆用セラミック基基材及び被覆用基材の製造方法
JP4921653B2 (ja) スパッタリングターゲットおよびその製造方法
JPH0247261A (ja) シリサイドターゲットおよびその製造方法
KR940010456B1 (ko) 스퍼터링 타깃 및 그 제조방법
CN116043165B (zh) 一种用于将零件表面镀膜层无损剥离的镀膜材料
JPH0598435A (ja) Ｔｉ−Ｗターゲツト材およびその製造方法
JP4880809B2 (ja) スパッタリングターゲットの製造方法およびスパッタリングターゲットならびにそれを用いた金属シリサイド膜、配線、電極、電子部品
JP4886106B2 (ja) スパッタリングターゲットとその製造方法、およびそれを用いたタングステンシリサイド膜、配線、電極、電子部品
JPH0790321A (ja) ダイヤモンド被覆用セラミック基基材及び被覆用基材の製造方法
JPH08269702A (ja) モリブデンシリサイドターゲット材およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040730

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee