JP4886106B2 - スパッタリングターゲットとその製造方法、およびそれを用いたタングステンシリサイド膜、配線、電極、電子部品 - Google Patents
スパッタリングターゲットとその製造方法、およびそれを用いたタングステンシリサイド膜、配線、電極、電子部品 Download PDFInfo
- Publication number
- JP4886106B2 JP4886106B2 JP2000225833A JP2000225833A JP4886106B2 JP 4886106 B2 JP4886106 B2 JP 4886106B2 JP 2000225833 A JP2000225833 A JP 2000225833A JP 2000225833 A JP2000225833 A JP 2000225833A JP 4886106 B2 JP4886106 B2 JP 4886106B2
- Authority
- JP
- Japan
- Prior art keywords
- plane
- sputtering target
- tungsten silicide
- crystal orientation
- silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Silicon Compounds (AREA)
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、タングステンシリサイドからなるスパッタリングターゲットとその製造方法、およびそれを用いたタングステンシリサイド膜、配線、電極、電子部品に関する。
【０００２】
【従来の技術】
半導体素子や液晶表示素子などに代表される電子部品においては、配線や電極の形成材料、また素子構成膜などとして、ＷやＭｏなどの高融点金属のシリサイド化合物が使用されている。特に、半導体素子の高集積化、高密度化に伴う電極や配線の細長化によって、電気信号の遅延が問題となっているが、抵抗値の低いＷシリサイド薄膜は低抵抗な電極や配線の形成材料として有用である。Ｗシリサイド薄膜は、エレクトロマイグレーションの抑制などにも効果を発揮する。
【０００３】
Ｗシリサイド（ＷＳｉ2）などの金属シリサイド化合物からなる薄膜を形成する方法としては、スパッタリング法とＣＶＤ法が代表的な成膜法として挙げられるが、成膜の生産性、安定性、製造コストなどの観点から、特にスパッタリング法が一般的に使用されている。Ｗシリサイド薄膜をスパッタリング法で形成する場合、Ｗシリサイドでスパッタリングターゲットを作製する必要がある。一般的なスパッタリングターゲットの製造方法としては、電子ビーム（ＥＢ）溶解などを適用した溶解法、あるいはホットプレス（ＨＰ）や熱間静水圧プレス（ＨＩＰ）などを適用した粉末焼結法が知られている。
【０００４】
Ｗシリサイドターゲットを作製する場合には、成膜するＷシリサイド膜の組成制御が容易であることなどから、粉末焼結法が一般的に使用されている（例えば特開平5-214523号公報参照）。具体的には、まずＷ粉末とＳｉ粉末とを、Ｓｉの原子比が2〜4程度となるように混合し、この混合粉末に熱処理を施してＷシリサイドを合成した後、ＨＰやＨＩＰなどを適用して高真空中、高圧力下で加圧焼結することによって、Ｗシリサイドターゲットを作製している。
【０００５】
【発明が解決しようとする課題】
ところで、上述したような従来のＷシリサイドターゲットを用いたスパッタ成膜においては、半導体素子などの高集積化や高密度化などに伴って、スパッタ膜の膜厚の面内均一性、さらにターゲットに起因するパーティクルが重大な問題として認識されている。ここで、パーティクルとは例えば直径が0.2〜10μm程度の微細な粒子であり、このような微細粒子が成膜した薄膜中に混入すると、配線間のショートや配線のオープン不良などの原因となるため、半導体素子や液晶表示素子などの電子部品の製造歩留りを低下させることになる。
【０００６】
従来の粉末焼結法によるＷシリサイドターゲットは、一般的にＷＳｉ2相の間隙に微細なＳｉ相を配置した微細組織を有しており、例えば99％以上というような密度が得られている。また、スパッタリングターゲットにおいては、一般的に結晶構造や結晶方位がターゲットからのスパッタ粒子の放出特性に影響を及ぼすことが知られている。
【０００７】
しかしながら、最近の半導体素子の高集積化や高密度化などに伴って、スパッタ膜の膜厚分布の面内均一性やパーティクルの発生数に対する要求レベルは年々厳しくなっており、従来の膜厚分布の面内均一性やパーティクルの発生レベルでは十分に対応しきれなくなっている。例えば、配線溝のアスペクト比が5以上になることが予想される次世代のロジックなどにおいては、より高度なスパッタ膜の膜厚分布の面内均一性が求められている。
【０００８】
このようなことから、高集積化や高密度化が進められている半導体素子などの製造歩留りの向上を図る上で、Ｗシリサイド膜の膜厚分布の面内均一性をより一層高めると共に、Ｗシリサイドターゲットに起因するパーティクルの発生量を大幅に低減することが強く望まれている。
【０００９】
本発明はこのような課題に対処するためになされたものであって、従来は結晶構造の差異などに言及されることがなかった高融点金属シリサイドターゲット、特にタングステンシリサイドターゲットにおいて、結晶構造や結晶方位などに起因する膜厚分布の面内均一性の低下を抑制すると共に、パーティクルの発生数を大幅に減少させることを可能にしたスパッタリングターゲットおよびその製造方法を提供することを目的としている。
【００１０】
【課題を解決するための手段】
本発明者等は、粉末焼結法によるタングステンシリサイドターゲットの表面（ターゲット面）の結晶方位について検討した結果、ＷＳｉ2の相対強度（ピーク強度比）が大きい結晶面、すなわちＷＳｉ2の(002)面、(101)面、(110)面、(103)面、(112)面、(213)面の結晶方位含有比の和を相対的に増大させ、これによりスパッタ粒子の指向性を向上させることによって、スパッタ膜（ＷＳｉx膜）の膜厚分布の面内均一性を大幅に高めることができると共に、パーティクルの発生を大幅に抑制することが可能であることを見出した。
【００１１】
さらに、タングステンシリサイドターゲットがＷＳｉ2相の間隙に微細なＳｉ相を配置した微細組織を有している場合、Ｓｉの主結晶面である(111)面の結晶方位含有比を相対的に増大させることによって、スパッタ膜（ＷＳｉx膜）の膜厚分布の面内均一性、さらにはパーティクルの発生抑制効果をより一層高めることが可能であることを見出した。
【００１２】
本発明はこのような知見に基づいて成されたものであり、本発明のスパッタリングターゲットは請求項１に記載したように、ＷＳｉx（ただし、ｘは2≦ｘ≦4を満足する数である）で表されるタングステンシリサイド粉末を加圧下で焼結し、緻密化されたタングステンシリサイド焼結体を作製する工程と、前記焼結工程に引き続いて、前記タングステンシリサイド焼結体への加圧力を開放した状態で1000〜1380℃の温度で熱処理した後、常温まで冷却する工程と、前記冷却工程を経たタングステンシリサイド焼結体を、所望のターゲット形状に加工する工程とを有する方法で製造されたスパッタリングターゲットであって、前記ターゲット表面をＸ線回折法で測定した際のＷＳｉ2の(002)面、(101)面、(110)面、(103)面、(112)面および(213)面の結晶方位含有比の和が、
【数３】
で表されるＷＳｉ2の結晶方位含有比の計算式（(1)式）に基づく値として25％以上であることを特徴としている。
【００１３】
本発明のスパッタリングターゲットにおいて、上記したＷＳｉ2の(002)面、(101)面、(110)面、(103)面、(112)面および(213)面の結晶方位含有比の和は、請求項２に記載したように、ターゲット表面全体としてのバラツキを20％以内とすることが好ましい。また特に、請求項３に記載したように、上記した(1)式で示される結晶方位含有比の計算式に基づくＷＳｉ2の(101)面の結晶方位含有比を5％以上とすることがさらに好ましい。
【００１４】
本発明のスパッタリングターゲットは、例えば請求項５に記載したように、連鎖状に形成されたタングステンシリサイド相と、このタングステンシリサイド相の間隙に不連続に存在する遊離Ｓｉ相とを含む微細組織を有するものである。
【００１５】
このような微細組織を有するタングステンシリサイドターゲットにおいて、本発明のスパッタリングターゲットは請求項６に記載したように、さらに前記ターゲット表面をＸ線回折法で測定した際のＳｉの(111)面の結晶方位含有比が、
【数４】
で表されるＳｉの結晶方位含有比の計算式（(2)式）に基づく値として10％以上であることを特徴としている。Ｓｉの(111)面の結晶方位含有比は、請求項７に記載したように、ターゲット表面全体としてのバラツキを15％以内とすることがより好ましい。
【００１６】
上述したような本発明のスパッタリングターゲットは、本発明の製造方法を適用することにより再現性よく得ることができる。すなわち、本発明のスパッタリングターゲットの製造方法は、請求項８に記載したように、ＷＳｉx（ただし、ｘは2≦ｘ≦4を満足する数である）で表されるタングステンシリサイド粉末を加圧下で焼結し、緻密化されたタングステンシリサイド焼結体を作製する工程と、前記焼結工程に引き続いて、前記タングステンシリサイド焼結体への加圧力を開放した状態で1000〜1380℃の温度で熱処理した後、常温まで冷却することにより、前記タングステンシリサイド焼結体の結晶方位を調整する工程と、前記結晶方位の調整工程を経たタングステンシリサイド焼結体を所望のターゲット形状に加工する工程とを有することを特徴としている。
また、本発明のタングステンシリサイド膜は、本発明のスパッタリングターゲットを用いて形成されたことを特徴としている。本発明の配線は、本発明のスパッタリングターゲットを用いて形成されたタングステンシリサイド膜からなることを特徴としている。本発明の電極は、本発明のスパッタリングターゲットを用いて形成されたタングステンシリサイド膜からなることを特徴としている。本発明の電子部品は、本発明のスパッタリングターゲットを用いて形成されたタングステンシリサイド膜を具備することを特徴としている。本発明の電子部品としては、半導体素子や液晶表示素子等が挙げられる。
【００１７】
【発明の実施の形態】
以下、本発明を実施するための形態について説明する。
【００１８】
本発明のスパッタリングターゲットは、
組成式：ＷＳｉx …(3)
（式中、ｘは2≦ｘ≦4を満足する数を示す）
で表される組成を有するタングステン（Ｗ）シリサイドから実質的になるものである。
【００１９】
ここで、ｘの値は基本的には、ＷＳｉ2を構成するＳｉ量と過剰のＳｉ量（遊離Ｓｉ相を構成するＳｉ）とから設定されるものである。ｘの値が2未満であると、目的とするＷシリサイド（ＷＳｉ2）薄膜を再現性よく得ることができない。一方、ｘの値が4を超えると、過剰のＳｉ量が多すぎることで抵抗値が高くなり、各種素子に悪影響を及ぼすおそれがある。ｘの値は2.5〜3.2の範囲とすることがさらに好ましい。
【００２０】
本発明によるＷシリサイドターゲットは、典型的には連鎖状に形成されたＷＳｉ2相（Ｗシリサイド相）の間隙に、上記した過剰なＳｉ粒子が結合して形成された遊離Ｓｉ相を不連続に存在させた微細組織を有するものである。このように、ＷＳｉ2相の間隙にＳｉ相を不連続に存在させることによって、ＷＳｉ2相間の結合状態を向上させることができる。
【００２１】
本発明のスパッタリングターゲットは、上述したようなＷＳｉ2相と遊離Ｓｉ相により構成された微細組織を有するＷシリサイドターゲットの表面（スパッタ面）をＸ線回折法で測定し、得られたＸ線回折プロファイルから前述した(1)式で表されるＷＳｉ2の結晶方位含有比の計算式に基づいて、ＷＳｉ2の(002)面、(101)面、(110)面、(103)面、(112)面および(213)面の各結晶方位含有比を求めた際に、それらの和を25％以上としたものである。
【００２２】
このように、Ｗシリサイドターゲット表面の結晶方位を制御することによって、スパッタ粒子の指向性が大幅に向上する。すなわち、上記したＷＳｉ2の特定結晶面（(002)面、(101)面、(110)面、(103)面、(112)面および(213)面）は、いずれもＪＣＰＤＳカードによるピーク強度比（相対強度）が50以上の配向面であり、このような配向面（結晶面）のスパッタ面における存在比率を高める、具体的には前述した(1)式に基づいて求めた結晶方位含有比の和を25％以上とすることによって、スパッタ粒子の指向性を大幅に向上させることができる。
【００２３】
そして、上述したようにスパッタ粒子の指向性を向上させることによって、スパッタ膜（ＷＳｉx膜）の膜厚分布の面内均一性を大幅に高めることが可能になる。さらに、スパッタ粒子の指向性を高めることによって、粒子飛翔時の乱れやスパッタ面での破壊や欠落などが減少することから、パーティクルの発生も抑制することができる。上記したＷＳｉ2の特定結晶面の結晶方位含有比の和が25％未満であると、スパッタ粒子の指向性が不安定になり、パーティクルが発生しやすい状況を作ってしまうと共に、膜厚分布も不安定になる。ＷＳｉ2の特定結晶面の結晶方位含有比の和は30％以上とすることがより好ましく、さらに好ましくは35％以上である。
【００２４】
さらに、本発明のスパッタリングターゲットにおいては、上述した特定結晶面の結晶方位含有比の和に加えて、ＷＳｉ2の主結晶面である(101)面の存在比率を高めることが好ましい。具体的には、スパッタ面をＸ線回折法で測定した際に、前述した(1)式の計算式に基づくＷＳｉ2の(101)面の結晶方位含有比を5％以上とすることが好ましい。
【００２５】
スパッタ面におけるＷＳｉ2の(101)面の結晶方位含有比を高めることによって、スパッタ粒子の指向性をより一層向上させることができる。従って、スパッタ膜（ＷＳｉx膜）の膜厚分布の面内均一性をさらに高めることが可能になると共に、パーティクルの発生もより有効に抑制することができる。ＷＳｉ2の(101)面の結晶方位含有比は7％以上とすることがより好ましく、さらに好ましくは10％以上である。
【００２６】
本発明のスパッタリングターゲットにおいて、上述したＷＳｉ2の(002)面、(101)面、(110)面、(103)面、(112)面および(213)面の結晶方位含有比の和は、ターゲット表面全体としてのバラツキを20％以内とすることが好ましい。同様に、ＷＳｉ2の主結晶面である(101)面の結晶方位含有比についても、ターゲット表面全体としてのバラツキを20％以内とすることが好ましい。
【００２７】
このように、Ｗシリサイドターゲットの表面全体として、上記した結晶方位含有比（結晶面の配向状態）を一定範囲内に制御することによって、スパッタ膜（ＷＳｉx膜）の膜厚分布の面内均一性をより一層高めることができる。ターゲット表面全体としての上記した結晶方位含有比のバラツキは15％以内とすることがさらに好ましく、望ましくは10％以内である。
【００２８】
本発明によるＷシリサイドターゲットは、上述したように典型的には連鎖状に形成されたＷＳｉ2相の間隙に遊離Ｓｉ相を不連続に存在させた微細組織を有するものである。このような微細組織を有する場合には、ターゲット表面をＸ線回折法で測定し、得られたＸ線回折プロファイルから前述した(2)式の計算式に基づいて、Ｓｉの(111)面の結晶方位含有比を求めた際に、その値が10％以上となることが好ましい。また、Ｓｉの(111)面の結晶方位含有比についても、ターゲット表面全体としてのバラツキを15％以内とすることが好ましい。
【００２９】
このように、Ｗシリサイドターゲットが上述したような微細組織を有する場合には、Ｓｉの主結晶面である(111)面の結晶方位含有比を高めると共に、そのターゲット表面全体としてのバラツキを低減することによって、スパッタ粒子の飛翔状態をより一層安定化させることができる。従って、スパッタ膜（ＷＳｉx膜）の膜厚分布の面内均一性をさらに高めることが可能になると共に、パーティクルの発生もより有効に抑制することができる。Ｓｉの(111)面の結晶方位含有比は15％以上とすることがより好ましく、さらに好ましくは20％以上である。また、ターゲット全体としてのバラツキは10％以内とすることがより好ましく、さらに好ましくは5％以内である。
【００３０】
ここで、本発明で規定するターゲット表面のＷＳｉ2もしくはＳｉの結晶方位含有比（特定結晶面の結晶方位含有比の和を含む）は、以下に示す方法により求められた値を示すものとする。
【００３１】
すなわち、図１に示すように、例えば円板状ターゲットの中心部（位置１）と、中心部を通り円周を均等に分割した4本の直線上の外周近傍位置（位置２〜９）およびその1/2の距離の位置（位置１０〜１７）とから、それぞれ長さ10mm、幅10mmの試験片を採取し、これら各試験片のＸ線回折を実施してＸ線回折プロファイルをそれぞれ測定する。これら各Ｘ線回折プロファイルから、前述した(1)式もしくは(2)式に基づいてＷＳｉ2もしくはＳｉの結晶方位含有比をそれぞれ求める。そして、これら各結晶方位含有比を平均した値を、本発明におけるＷＳｉ2の特定結晶面の結晶方位含有比の和、ＷＳｉ2の(101)面の結晶方位含有比、およびＳｉの(111)面の結晶方位含有比とする。
【００３２】
さらに、ターゲット面全体としての結晶方位含有比のバラツキは、上記した17点の各試験片から求めたＷＳｉ2の特定結晶面の結晶方位含有比の和、ＷＳｉ2の(101)面の結晶方位含有比、およびＳｉの(111)面の結晶方位含有比それぞれの最大値および最小値から、｛（最大値−最小値）／（最大値＋最小値）｝×100の式に基づいて求めた値（％）を示すものとする。
【００３３】
本発明のスパッタリングターゲット（Ｗシリサイドターゲット）は、例えば以下のようにして製造することができる。
【００３４】
すなわち、まず原料となるＷ粉末とＳｉ粉末とを、前述した(3)式で示す組成比となるように混合する。これらの原料粉末の粒径（最大粒径）は、良好な混合状態を得る上で10μm以下とすることが好ましい。このようなＷとＳｉとの混合粉末に対して、例えば真空中にて1000〜1380℃の温度で熱処理を施して、Ｗシリサイド（ＷＳｉx＝ＷＳｉ2＋Ｓｉx-2）を合成する。
【００３５】
次いで、上記したＷシリサイドの仮焼体を粉砕して、Ｗシリサイド粉末とする。得られたＷシリサイド粉末を例えば黒鉛製の成型用型に充填して、ホットプレス（ＨＰ）により加圧焼結し、緻密化したＷシリサイド焼結体を作製する。なお、Ｗシリサイド粉末の加圧焼結にＨＩＰ処理を適用してもよい。加圧焼結工程にホットプレスを適用する場合、真空雰囲気中にて24.5〜34.3MPaの圧力を印加しつつ、1200〜1380℃の温度で焼結させることが好ましい。また、焼結時間は3〜6hとすることが好ましい。
【００３６】
ホットプレスなどにより加圧焼結を行った後、通常は雰囲気ファン冷却などにより常温まで冷却するが、本発明においては加圧焼結工程（加圧下での高温保持工程）に引き続いて、加圧力を開放した状態で1000〜1380℃の温度で熱処理し、この後常温まで冷却する。この熱処理は7×10-2Pa以下の真空中で実施することが好ましい。このように、加圧焼結を行った後に無加圧下でＷシリサイド焼結体に対して熱処理を施すことによって、結晶方位を調整することができる。
【００３７】
具体的には、焼結工程に引き続いて無加圧状態で熱処理することによって、ＷＳｉ2相およびＳｉ相の結晶格子の配列を整合させることができ、ＷＳｉ2に関してはピーク強度比（相対強度）が大きい(002)面、(101)面、(110)面、(103)面、(112)面および(213)面の結晶方位含有比の和、さらにＷＳｉ2の主結晶面である(101)面の結晶方位含有比を高めることができる。同様に、Ｓｉに関しては主結晶面である(111)面の結晶方位含有比を高めることができる。また、上述した熱処理はＷシリサイド焼結体の残留応力の開放に対しても効果を示し、これによってもパーティクルの発生などが抑制される。
【００３８】
上述した結晶方位の調整工程としての熱処理は、1000〜1380℃の範囲の温度で実施するものとする。熱処理温度が1000℃未満では、ＷＳｉ2およびＳｉの結晶格子を有効に再配列させることができない。一方、熱処理温度が1380℃を超えると、Ｓｉの融点直下になってしまい、遊離Ｓｉ相が不安定になって組成制御やターゲット組織の維持が困難になる。熱処理温度は1000〜1200℃の範囲とすることがさらに好ましい。また、熱処理時間は2〜10時間の範囲とすることが好ましく、さらに好ましくは3〜5時間の範囲である。
【００３９】
この後、上記した条件下で熱処理したＷシリサイド焼結体（ターゲット素材）に対して機械加工を施し、所望のターゲット形状とする。この際、スパッタ面の表面加工（仕上げ加工）には、ラッピング加工、ポリッシング加工、ＣＭＰなどを適用することが好ましい。すなわち、ターゲット面の平滑度を高めることによって、結晶方位の調整度合いをさらに向上させることができる。ラッピング加工、ポリッシング加工、ＣＭＰなどによれば、ターゲット面の平滑度を高めることができるため、本発明で規定する結晶方位含有比をより一層向上させることができる。ターゲット面の具体的な表面粗さは、中心線平均粗さＲaで0.05μm以下とすることが好ましい。
【００４０】
そして、所望形状に機械加工ならびに表面仕上げ加工したターゲット材を、必要に応じてＡｌやＣｕなどからなるバッキングプレートと接合することによって、本発明のスパッタリングターゲットが得られる。
【００４１】
本発明のスパッタリングターゲットは、各種電子デバイスの例えば電極や配線膜の形成用として使用される。特に、半導体デバイスのゲート電極を形成する際に好適に用いられる。本発明のスパッタリングターゲットを用いて形成したＷシリサイド膜は、膜厚分布の面内均一性に優れると共に、パーティクルの混入量が少ないため、高集積化や高密度化が進められている半導体デバイスの製造歩留りの向上などに対して大きく貢献する。また、本発明のスパッタリングターゲットにより成膜したＷシリサイド膜は半導体デバイスに限らず、ＳＡＷデバイス、ＴＰＨ、ＬＣＤデバイスなどの各種の電子部品に適用することができる。
【００４２】
【実施例】
次に、本発明の具体的な実施例について説明する。
【００４３】
実施例１
まず、最大粒径10μm程度の高純度Ｗ粉末と、最大粒径30μm以下のＳｉ粉末とを、Ｓｉ／Ｗの原子比（ｘ）が2.8となるように配合し、これを高純度Ａｒガスで置換したボールミルで48時間混合した。この混合粉末に1200℃×1hの条件でシリサイド反応のための熱処理を施し、得られた仮焼体を粉砕してＷシリサイド粉末を得た。
【００４４】
上記したＷシリサイド粉末を黒鉛製の成型用型内に充填した後、ホットプレス装置にセットし、まず5×10-4Pa以下の真空中にて34.3MPaの圧力を印加しつつ、1350℃×5hの条件で緻密化焼結した。この緻密化焼結のための加圧加熱工程に引き続いて、上記した真空雰囲気を維持しつつ加圧力を取り除き、この無加圧状態の下でＷシリサイド焼結体に1200℃×5hの条件で熱処理を施した。この後、雰囲気冷却を行って室温まで冷却した。
【００４５】
この無加圧熱処理を経たＷシリサイド焼結体を所望のターゲット寸法に機械加工し、さらにスパッタ面をポリッシング加工により面仕上げした。仕上げ加工後のスパッタ面の表面粗さはＲaで0.04μmであった。このようにして、2個のＷシリサイドターゲット（直径127mm×厚さ6mm）を作製した。
【００４６】
このようにして得た2個のＷシリサイドターゲットのうち、一方のターゲットについては図１に示した各部から試験片を採取し、理学社製のＸＲＤ装置（Ｘ線源：Ｃｕ-ｋα線）を用いて各試験片表面のＸ線回折を行った。得られたＸ線回折プロファイルの一例を図２に示す。
【００４７】
各試料片のＸ線回折プロファイルから前述した(1)式および(2)式に基づいて、ＷＳｉ2の特定結晶面（(002)面、(101)面、(110)面、(103)面、(112)面および(213)面）の結晶方位含有比の和、ＷＳｉ2の(101)面の結晶方位含有比、およびＳｉの(111)面の結晶方位含有比をそれぞれ求め、それらの各平均値を実施例１における各結晶方位含有比として算出した。また、前述した方法にしたがって結晶方位含有比のバラツキを求めた。
【００４８】
その結果、ＷＳｉ2の特定結晶面（(002)面、(101)面、(110)面、(103)面、(112)面および(213)面）の結晶方位含有比の和は42.1％、ＷＳｉ2の(101)面の結晶方位含有比は11％、およびＳｉの(111)面の結晶方位含有比は24.3％であった。
【００４９】
次に、他方のＷシリサイドターゲットをＣｕ製バッキングプレートに接合した後、スパッタリング装置（ULVAC社製SH-550）にセットした。このようなスパッタリング装置を用いて、5インチＳｉウェーハ上に厚さ約200nmのＷシリサイド膜を成膜した。スパッタリング条件は、Ａｒ圧＝0.27Pa、Ａｒ流量＝80sccm、Power＝0.5kWとした。スパッタ成膜は24枚のＳｉウェーハに対して順に行い、各Ｓｉウェーハ上のＷシリサイド膜の膜厚分布、および各Ｗシリサイド膜中に存在する0.2μm以上のパーティクル数を調べた。
【００５０】
Ｗシリサイド膜の膜厚分布は、以下のようにして求めた。まず、基板の直径に対して端部から5mm間隔でＷシリサイド膜の膜厚を、膜厚測定装置（Alpha-Step200）を用いて測定し、これらの測定値の最大値と最小値から｛（最大値−最小値）／（最大値＋最小値）｝×100の式に基づいて、各Ｗシリサイド膜の膜厚分布（％）を求めた。そして、これらの平均値を実施例１によるＷシリサイド膜の膜厚分布として算出したところ、その値は1.27％であった。また、Ｗシリサイド膜中に存在する0.2μm以上のパーティクル数を、パーティクルカウンタ（WM-3）を用いて測定し、それらの値の平均値を求めたところ、0.2μm以上のパーティクル数は平均値として9個／枚であった。
【００５１】
実施例２
実施例１と同一条件で緻密化焼結まで行ったＷシリサイド焼結体に対して、加圧加熱工程に引き続いて真空雰囲気を維持しつつ加圧力を取り除き、この無加圧状態の下で1000℃×3hの条件で熱処理を施した。この後、雰囲気冷却を行って室温まで冷却した。
【００５２】
上記した無加圧熱処理を経たＷシリサイド焼結体を所望のターゲット寸法に機械加工し、さらにスパッタ面をＣＭＰにより面仕上げした。仕上げ加工後のスパッタ面の表面粗さはＲaで0.03μmであった。このようにして、2個のＷシリサイドターゲット（直径127mm×厚さ6mm）を作製した。
【００５３】
このようにして得た2個のＷシリサイドターゲットのうち、一方のターゲットについてはＸ線回折に供し、実施例１と同様にしてＸ線回折の測定を行った。その結果、ＷＳｉ2の特定結晶面（(002)面、(101)面、(110)面、(103)面、(112)面および(213)面）の結晶方位含有比の和は35.9％、ＷＳｉ2の(101)面の結晶方位含有比は7.5％、およびＳｉの(111)面の結晶方位含有比は20.0％であった。
【００５４】
次に、他方のＷシリサイドターゲットをＣｕ製バッキングプレートに接合した後、スパッタリング装置（ULVAC社製SH-550）にセットし、実施例１と同様にしてＷシリサイド膜を成膜した。その結果、Ｗシリサイド膜の平均膜厚分布は2.05％、Ｗシリサイド膜中に存在する0.2μm以上のパーティクル数（平均値）は10個／枚であった。
【００５５】
実施例３
実施例１と同一条件で緻密化焼結まで行ったＷシリサイド焼結体に対して、加圧加熱工程に引き続いて真空雰囲気を維持しつつ加圧力を取り除き、この無加圧状態の下で1000℃×5hの条件で熱処理を施した。この後、雰囲気冷却を行って室温まで冷却した。
【００５６】
上記した無加圧熱処理を経たＷシリサイド焼結体を所望のターゲット寸法に機械加工し、さらにスパッタ面をポリッシング加工により面仕上げした。仕上げ加工後のスパッタ面の表面粗さはＲａで0.05μmであった。このようにして、2個のＷシリサイドターゲット（直径127mm×厚さ6mm）を作製した。
【００５７】
このようにして得た2個のＷシリサイドターゲットのうち、一方のターゲットについてはＸ線回折に供し、実施例１と同様にしてＸ線回折の測定を行った。その結果、ＷＳｉ2の特定結晶面（(002)面、(101)面、(110)面、(103)面、(112)面および(213)面）の結晶方位含有比の和は30.3％、ＷＳｉ2の(101)面の結晶方位含有比は7.2％、およびＳｉの(111)面の結晶方位含有比は17.1％であった。
【００５８】
次に、他方のＷシリサイドターゲットをＣｕ製バッキングプレートに接合した後、スパッタリング装置（ULVAC社製SH-550）にセットし、実施例１と同様にしてＷシリサイド膜を成膜した。その結果、Ｗシリサイド膜の平均膜厚分布は4.01％、Ｗシリサイド膜中に存在する0.2μm以上のパーティクル数（平均値）は13個／枚であった。
【００５９】
比較例１
実施例１と同様にして作製したＷシリサイド粉末を、黒鉛製の成型用型内に充填した後、ホットプレス装置にセットし、5×10-4Pa以下の真空中にて34.3MPaの圧力を印加しつつ、1350℃×5hの条件で緻密化焼結した。この後、無加圧熱処理を施すことなく、雰囲気冷却を行って室温まで冷却した。
【００６０】
このＷシリサイド焼結体を所望のターゲット寸法に機械加工し、さらにスパッタ面をポリッシング加工により面仕上げした。仕上げ加工後のスパッタ面の表面粗さはＲaで0.12μmであった。このようにして、2個のＷシリサイドターゲット（直径127mm×厚さ6mm）を作製した。
【００６１】
このようにして得た2個のＷシリサイドターゲットのうち、一方のターゲットについてはＸ線回折に供し、実施例１と同様にしてＸ線回折の測定を行った。その結果、ＷＳｉ2の特定結晶面（(002)面、(101)面、(110)面、(103)面、(112)面および(213)面）の結晶方位含有比の和は10.8％、ＷＳｉ2の(101)面の結晶方位含有比は2.1％、およびＳｉの(111)面の結晶方位含有比は6.4％であった。
【００６２】
次に、他方のＷシリサイドターゲットをＣｕ製バッキングプレートに接合した後、スパッタリング装置（ULVAC社製SH-550）にセットし、実施例１と同様にしてＷシリサイド膜を成膜した。その結果、Ｗシリサイド膜の平均膜厚分布は12.41％、Ｗシリサイド膜中に存在する0.2μm以上のパーティクル数（平均値）は37個／枚であった。
【００６３】
比較例２
比較例１と同一条件で緻密化焼結まで行ったＷシリサイド焼結体に対して、加圧加熱工程に引き続いて真空雰囲気を維持しつつ加圧力を取り除き、この無加圧状態の下で600℃×3hの条件で熱処理を施した。この後、雰囲気冷却を行って室温まで冷却した。
【００６４】
上記した無加圧熱処理を経たＷシリサイド焼結体を所望のターゲット寸法に機械加工し、さらにスパッタ面をポリッシング加工により面仕上げした。仕上げ加工後のスパッタ面の表面粗さはＲａで0.05μmであった。このようにして、2個のＷシリサイドターゲット（直径127mm×厚さ6mm）を作製した。
【００６５】
このようにして得た2個のＷシリサイドターゲットのうち、一方のターゲットについてはＸ線回折に供し、実施例１と同様にしてＸ線回折の測定を行った。その結果、ＷＳｉ2の特定結晶面（(002)面、(101)面、(110)面、(103)面、(112)面および(213)面）の結晶方位含有比の和は14.1％、ＷＳｉ2の(101)面の結晶方位含有比は3.9％、およびＳｉの(111)面の結晶方位含有比は7％であった。
【００６６】
次に、他方のＷシリサイドターゲットをＣｕ製バッキングプレートに接合した後、スパッタリング装置（ULVAC社製SH-550）にセットし、実施例１と同様にしてＷシリサイド膜を成膜した。その結果、Ｗシリサイド膜の平均膜厚分布は5.24％、Ｗシリサイド膜中に存在する0.2μm以上のパーティクル数（平均値）は52個／枚であった。
【００６７】
比較例３
比較例１と同一条件で緻密化焼結まで行ったＷシリサイド焼結体に対して、加圧加熱工程に引き続いて真空雰囲気を維持しつつ加圧力を取り除き、この無加圧状態の下で800℃×5hの条件で熱処理を施した。この後、雰囲気冷却を行って室温まで冷却した。
【００６８】
上記した無加圧熱処理を経たＷシリサイド焼結体を所望のターゲット寸法に機械加工し、さらにスパッタ面を平面研削仕上げした。仕上げ加工後のスパッタ面の表面粗さはＲａで0.05μmであった。このようにして、2個のＷシリサイドターゲット（直径127mm×厚さ6mm）を作製した。
【００６９】
このようにして得た2個のＷシリサイドターゲットのうち、一方のターゲットについてはＸ線回折に供し、実施例１と同様にしてＸ線回折の測定を行った。その結果、ＷＳｉ2の特定結晶面（(002)面、(101)面、(110)面、(103)面、(112)面および(213)面）の結晶方位含有比の和は20.2％、ＷＳｉ2の(101)面の結晶方位含有比は4.1％、およびＳｉの(111)面の結晶方位含有比は8.5％であった。
【００７０】
次に、他方のＷシリサイドターゲットをＣｕ製バッキングプレートに接合した後、スパッタリング装置（ULVAC社製SH-550）にセットし、実施例１と同様にしてＷシリサイド膜を成膜した。その結果、Ｗシリサイド膜の平均膜厚分布は15.23％、Ｗシリサイド膜中に存在する0.2μm以上のパーティクル数（平均値）は19個／枚であった。
【００７１】
上述した実施例１〜３および比較例１〜３による各Ｗシリサイドターゲットの熱処理条件、Ｘ線回折結果（スパッタ面の結晶方位含有比）、およびそれらを用いて成膜したＷシリサイド膜の膜厚分布およびパーティクル数を、表１にまとめて示す。
【００７２】
【表１】
表１から明らかなように、スパッタ面の結晶方位を調整した実施例１〜３によるＷシリサイドターゲットによれば、比較例１〜３に比べてパーティクルの発生数が大幅に低減しており、さらに得られるＷシリサイド膜の膜厚分布も大幅に向上していることが分かる。
【００７３】
さらに、上記した各実施例によるシリサイドターゲットを用いて、半導体デバイスおよびＬＣＤ素子の電極および配線を形成したところ、これら半導体デバイスやＬＣＤ素子の歩留りおよび品質が向上することが確認された。すなわち、高品質の電子部品を高歩留りで得ることができる。
【００７４】
【発明の効果】
以上説明したように、本発明のスパッタリングターゲットによれば、パーティクルの発生を大幅に低減することができると共に、スパッタ膜（Ｗシリサイド膜）の膜厚分布の面内均一性を大幅に高めることができる。従って、半導体素子や液晶表示素子などに代表される電子部品の配線、電極、素子構成膜などとして使用される、高品質のタングステンシリサイド薄膜を再現性よく提供することが可能となる。
【図面の簡単な説明】
【図１】 本発明のスパッタリングターゲットにおける結晶方位含有比の測定方法を説明するための図である。
【図２】 本発明のスパッタリングターゲットのスパッタ面をＸ線回折した際に得られたＸ線回折プロファイルの一例を示す図である。
【発明の属する技術分野】
本発明は、タングステンシリサイドからなるスパッタリングターゲットとその製造方法、およびそれを用いたタングステンシリサイド膜、配線、電極、電子部品に関する。
【０００２】
【従来の技術】
半導体素子や液晶表示素子などに代表される電子部品においては、配線や電極の形成材料、また素子構成膜などとして、ＷやＭｏなどの高融点金属のシリサイド化合物が使用されている。特に、半導体素子の高集積化、高密度化に伴う電極や配線の細長化によって、電気信号の遅延が問題となっているが、抵抗値の低いＷシリサイド薄膜は低抵抗な電極や配線の形成材料として有用である。Ｗシリサイド薄膜は、エレクトロマイグレーションの抑制などにも効果を発揮する。
【０００３】
Ｗシリサイド（ＷＳｉ2）などの金属シリサイド化合物からなる薄膜を形成する方法としては、スパッタリング法とＣＶＤ法が代表的な成膜法として挙げられるが、成膜の生産性、安定性、製造コストなどの観点から、特にスパッタリング法が一般的に使用されている。Ｗシリサイド薄膜をスパッタリング法で形成する場合、Ｗシリサイドでスパッタリングターゲットを作製する必要がある。一般的なスパッタリングターゲットの製造方法としては、電子ビーム（ＥＢ）溶解などを適用した溶解法、あるいはホットプレス（ＨＰ）や熱間静水圧プレス（ＨＩＰ）などを適用した粉末焼結法が知られている。
【０００４】
Ｗシリサイドターゲットを作製する場合には、成膜するＷシリサイド膜の組成制御が容易であることなどから、粉末焼結法が一般的に使用されている（例えば特開平5-214523号公報参照）。具体的には、まずＷ粉末とＳｉ粉末とを、Ｓｉの原子比が2〜4程度となるように混合し、この混合粉末に熱処理を施してＷシリサイドを合成した後、ＨＰやＨＩＰなどを適用して高真空中、高圧力下で加圧焼結することによって、Ｗシリサイドターゲットを作製している。
【０００５】
【発明が解決しようとする課題】
ところで、上述したような従来のＷシリサイドターゲットを用いたスパッタ成膜においては、半導体素子などの高集積化や高密度化などに伴って、スパッタ膜の膜厚の面内均一性、さらにターゲットに起因するパーティクルが重大な問題として認識されている。ここで、パーティクルとは例えば直径が0.2〜10μm程度の微細な粒子であり、このような微細粒子が成膜した薄膜中に混入すると、配線間のショートや配線のオープン不良などの原因となるため、半導体素子や液晶表示素子などの電子部品の製造歩留りを低下させることになる。
【０００６】
従来の粉末焼結法によるＷシリサイドターゲットは、一般的にＷＳｉ2相の間隙に微細なＳｉ相を配置した微細組織を有しており、例えば99％以上というような密度が得られている。また、スパッタリングターゲットにおいては、一般的に結晶構造や結晶方位がターゲットからのスパッタ粒子の放出特性に影響を及ぼすことが知られている。
【０００７】
しかしながら、最近の半導体素子の高集積化や高密度化などに伴って、スパッタ膜の膜厚分布の面内均一性やパーティクルの発生数に対する要求レベルは年々厳しくなっており、従来の膜厚分布の面内均一性やパーティクルの発生レベルでは十分に対応しきれなくなっている。例えば、配線溝のアスペクト比が5以上になることが予想される次世代のロジックなどにおいては、より高度なスパッタ膜の膜厚分布の面内均一性が求められている。
【０００８】
このようなことから、高集積化や高密度化が進められている半導体素子などの製造歩留りの向上を図る上で、Ｗシリサイド膜の膜厚分布の面内均一性をより一層高めると共に、Ｗシリサイドターゲットに起因するパーティクルの発生量を大幅に低減することが強く望まれている。
【０００９】
本発明はこのような課題に対処するためになされたものであって、従来は結晶構造の差異などに言及されることがなかった高融点金属シリサイドターゲット、特にタングステンシリサイドターゲットにおいて、結晶構造や結晶方位などに起因する膜厚分布の面内均一性の低下を抑制すると共に、パーティクルの発生数を大幅に減少させることを可能にしたスパッタリングターゲットおよびその製造方法を提供することを目的としている。
【００１０】
【課題を解決するための手段】
本発明者等は、粉末焼結法によるタングステンシリサイドターゲットの表面（ターゲット面）の結晶方位について検討した結果、ＷＳｉ2の相対強度（ピーク強度比）が大きい結晶面、すなわちＷＳｉ2の(002)面、(101)面、(110)面、(103)面、(112)面、(213)面の結晶方位含有比の和を相対的に増大させ、これによりスパッタ粒子の指向性を向上させることによって、スパッタ膜（ＷＳｉx膜）の膜厚分布の面内均一性を大幅に高めることができると共に、パーティクルの発生を大幅に抑制することが可能であることを見出した。
【００１１】
さらに、タングステンシリサイドターゲットがＷＳｉ2相の間隙に微細なＳｉ相を配置した微細組織を有している場合、Ｓｉの主結晶面である(111)面の結晶方位含有比を相対的に増大させることによって、スパッタ膜（ＷＳｉx膜）の膜厚分布の面内均一性、さらにはパーティクルの発生抑制効果をより一層高めることが可能であることを見出した。
【００１２】
本発明はこのような知見に基づいて成されたものであり、本発明のスパッタリングターゲットは請求項１に記載したように、ＷＳｉx（ただし、ｘは2≦ｘ≦4を満足する数である）で表されるタングステンシリサイド粉末を加圧下で焼結し、緻密化されたタングステンシリサイド焼結体を作製する工程と、前記焼結工程に引き続いて、前記タングステンシリサイド焼結体への加圧力を開放した状態で1000〜1380℃の温度で熱処理した後、常温まで冷却する工程と、前記冷却工程を経たタングステンシリサイド焼結体を、所望のターゲット形状に加工する工程とを有する方法で製造されたスパッタリングターゲットであって、前記ターゲット表面をＸ線回折法で測定した際のＷＳｉ2の(002)面、(101)面、(110)面、(103)面、(112)面および(213)面の結晶方位含有比の和が、
【数３】
【００１３】
本発明のスパッタリングターゲットにおいて、上記したＷＳｉ2の(002)面、(101)面、(110)面、(103)面、(112)面および(213)面の結晶方位含有比の和は、請求項２に記載したように、ターゲット表面全体としてのバラツキを20％以内とすることが好ましい。また特に、請求項３に記載したように、上記した(1)式で示される結晶方位含有比の計算式に基づくＷＳｉ2の(101)面の結晶方位含有比を5％以上とすることがさらに好ましい。
【００１４】
本発明のスパッタリングターゲットは、例えば請求項５に記載したように、連鎖状に形成されたタングステンシリサイド相と、このタングステンシリサイド相の間隙に不連続に存在する遊離Ｓｉ相とを含む微細組織を有するものである。
【００１５】
このような微細組織を有するタングステンシリサイドターゲットにおいて、本発明のスパッタリングターゲットは請求項６に記載したように、さらに前記ターゲット表面をＸ線回折法で測定した際のＳｉの(111)面の結晶方位含有比が、
【数４】
【００１６】
上述したような本発明のスパッタリングターゲットは、本発明の製造方法を適用することにより再現性よく得ることができる。すなわち、本発明のスパッタリングターゲットの製造方法は、請求項８に記載したように、ＷＳｉx（ただし、ｘは2≦ｘ≦4を満足する数である）で表されるタングステンシリサイド粉末を加圧下で焼結し、緻密化されたタングステンシリサイド焼結体を作製する工程と、前記焼結工程に引き続いて、前記タングステンシリサイド焼結体への加圧力を開放した状態で1000〜1380℃の温度で熱処理した後、常温まで冷却することにより、前記タングステンシリサイド焼結体の結晶方位を調整する工程と、前記結晶方位の調整工程を経たタングステンシリサイド焼結体を所望のターゲット形状に加工する工程とを有することを特徴としている。
また、本発明のタングステンシリサイド膜は、本発明のスパッタリングターゲットを用いて形成されたことを特徴としている。本発明の配線は、本発明のスパッタリングターゲットを用いて形成されたタングステンシリサイド膜からなることを特徴としている。本発明の電極は、本発明のスパッタリングターゲットを用いて形成されたタングステンシリサイド膜からなることを特徴としている。本発明の電子部品は、本発明のスパッタリングターゲットを用いて形成されたタングステンシリサイド膜を具備することを特徴としている。本発明の電子部品としては、半導体素子や液晶表示素子等が挙げられる。
【００１７】
【発明の実施の形態】
以下、本発明を実施するための形態について説明する。
【００１８】
本発明のスパッタリングターゲットは、
組成式：ＷＳｉx …(3)
（式中、ｘは2≦ｘ≦4を満足する数を示す）
で表される組成を有するタングステン（Ｗ）シリサイドから実質的になるものである。
【００１９】
ここで、ｘの値は基本的には、ＷＳｉ2を構成するＳｉ量と過剰のＳｉ量（遊離Ｓｉ相を構成するＳｉ）とから設定されるものである。ｘの値が2未満であると、目的とするＷシリサイド（ＷＳｉ2）薄膜を再現性よく得ることができない。一方、ｘの値が4を超えると、過剰のＳｉ量が多すぎることで抵抗値が高くなり、各種素子に悪影響を及ぼすおそれがある。ｘの値は2.5〜3.2の範囲とすることがさらに好ましい。
【００２０】
本発明によるＷシリサイドターゲットは、典型的には連鎖状に形成されたＷＳｉ2相（Ｗシリサイド相）の間隙に、上記した過剰なＳｉ粒子が結合して形成された遊離Ｓｉ相を不連続に存在させた微細組織を有するものである。このように、ＷＳｉ2相の間隙にＳｉ相を不連続に存在させることによって、ＷＳｉ2相間の結合状態を向上させることができる。
【００２１】
本発明のスパッタリングターゲットは、上述したようなＷＳｉ2相と遊離Ｓｉ相により構成された微細組織を有するＷシリサイドターゲットの表面（スパッタ面）をＸ線回折法で測定し、得られたＸ線回折プロファイルから前述した(1)式で表されるＷＳｉ2の結晶方位含有比の計算式に基づいて、ＷＳｉ2の(002)面、(101)面、(110)面、(103)面、(112)面および(213)面の各結晶方位含有比を求めた際に、それらの和を25％以上としたものである。
【００２２】
このように、Ｗシリサイドターゲット表面の結晶方位を制御することによって、スパッタ粒子の指向性が大幅に向上する。すなわち、上記したＷＳｉ2の特定結晶面（(002)面、(101)面、(110)面、(103)面、(112)面および(213)面）は、いずれもＪＣＰＤＳカードによるピーク強度比（相対強度）が50以上の配向面であり、このような配向面（結晶面）のスパッタ面における存在比率を高める、具体的には前述した(1)式に基づいて求めた結晶方位含有比の和を25％以上とすることによって、スパッタ粒子の指向性を大幅に向上させることができる。
【００２３】
そして、上述したようにスパッタ粒子の指向性を向上させることによって、スパッタ膜（ＷＳｉx膜）の膜厚分布の面内均一性を大幅に高めることが可能になる。さらに、スパッタ粒子の指向性を高めることによって、粒子飛翔時の乱れやスパッタ面での破壊や欠落などが減少することから、パーティクルの発生も抑制することができる。上記したＷＳｉ2の特定結晶面の結晶方位含有比の和が25％未満であると、スパッタ粒子の指向性が不安定になり、パーティクルが発生しやすい状況を作ってしまうと共に、膜厚分布も不安定になる。ＷＳｉ2の特定結晶面の結晶方位含有比の和は30％以上とすることがより好ましく、さらに好ましくは35％以上である。
【００２４】
さらに、本発明のスパッタリングターゲットにおいては、上述した特定結晶面の結晶方位含有比の和に加えて、ＷＳｉ2の主結晶面である(101)面の存在比率を高めることが好ましい。具体的には、スパッタ面をＸ線回折法で測定した際に、前述した(1)式の計算式に基づくＷＳｉ2の(101)面の結晶方位含有比を5％以上とすることが好ましい。
【００２５】
スパッタ面におけるＷＳｉ2の(101)面の結晶方位含有比を高めることによって、スパッタ粒子の指向性をより一層向上させることができる。従って、スパッタ膜（ＷＳｉx膜）の膜厚分布の面内均一性をさらに高めることが可能になると共に、パーティクルの発生もより有効に抑制することができる。ＷＳｉ2の(101)面の結晶方位含有比は7％以上とすることがより好ましく、さらに好ましくは10％以上である。
【００２６】
本発明のスパッタリングターゲットにおいて、上述したＷＳｉ2の(002)面、(101)面、(110)面、(103)面、(112)面および(213)面の結晶方位含有比の和は、ターゲット表面全体としてのバラツキを20％以内とすることが好ましい。同様に、ＷＳｉ2の主結晶面である(101)面の結晶方位含有比についても、ターゲット表面全体としてのバラツキを20％以内とすることが好ましい。
【００２７】
このように、Ｗシリサイドターゲットの表面全体として、上記した結晶方位含有比（結晶面の配向状態）を一定範囲内に制御することによって、スパッタ膜（ＷＳｉx膜）の膜厚分布の面内均一性をより一層高めることができる。ターゲット表面全体としての上記した結晶方位含有比のバラツキは15％以内とすることがさらに好ましく、望ましくは10％以内である。
【００２８】
本発明によるＷシリサイドターゲットは、上述したように典型的には連鎖状に形成されたＷＳｉ2相の間隙に遊離Ｓｉ相を不連続に存在させた微細組織を有するものである。このような微細組織を有する場合には、ターゲット表面をＸ線回折法で測定し、得られたＸ線回折プロファイルから前述した(2)式の計算式に基づいて、Ｓｉの(111)面の結晶方位含有比を求めた際に、その値が10％以上となることが好ましい。また、Ｓｉの(111)面の結晶方位含有比についても、ターゲット表面全体としてのバラツキを15％以内とすることが好ましい。
【００２９】
このように、Ｗシリサイドターゲットが上述したような微細組織を有する場合には、Ｓｉの主結晶面である(111)面の結晶方位含有比を高めると共に、そのターゲット表面全体としてのバラツキを低減することによって、スパッタ粒子の飛翔状態をより一層安定化させることができる。従って、スパッタ膜（ＷＳｉx膜）の膜厚分布の面内均一性をさらに高めることが可能になると共に、パーティクルの発生もより有効に抑制することができる。Ｓｉの(111)面の結晶方位含有比は15％以上とすることがより好ましく、さらに好ましくは20％以上である。また、ターゲット全体としてのバラツキは10％以内とすることがより好ましく、さらに好ましくは5％以内である。
【００３０】
ここで、本発明で規定するターゲット表面のＷＳｉ2もしくはＳｉの結晶方位含有比（特定結晶面の結晶方位含有比の和を含む）は、以下に示す方法により求められた値を示すものとする。
【００３１】
すなわち、図１に示すように、例えば円板状ターゲットの中心部（位置１）と、中心部を通り円周を均等に分割した4本の直線上の外周近傍位置（位置２〜９）およびその1/2の距離の位置（位置１０〜１７）とから、それぞれ長さ10mm、幅10mmの試験片を採取し、これら各試験片のＸ線回折を実施してＸ線回折プロファイルをそれぞれ測定する。これら各Ｘ線回折プロファイルから、前述した(1)式もしくは(2)式に基づいてＷＳｉ2もしくはＳｉの結晶方位含有比をそれぞれ求める。そして、これら各結晶方位含有比を平均した値を、本発明におけるＷＳｉ2の特定結晶面の結晶方位含有比の和、ＷＳｉ2の(101)面の結晶方位含有比、およびＳｉの(111)面の結晶方位含有比とする。
【００３２】
さらに、ターゲット面全体としての結晶方位含有比のバラツキは、上記した17点の各試験片から求めたＷＳｉ2の特定結晶面の結晶方位含有比の和、ＷＳｉ2の(101)面の結晶方位含有比、およびＳｉの(111)面の結晶方位含有比それぞれの最大値および最小値から、｛（最大値−最小値）／（最大値＋最小値）｝×100の式に基づいて求めた値（％）を示すものとする。
【００３３】
本発明のスパッタリングターゲット（Ｗシリサイドターゲット）は、例えば以下のようにして製造することができる。
【００３４】
すなわち、まず原料となるＷ粉末とＳｉ粉末とを、前述した(3)式で示す組成比となるように混合する。これらの原料粉末の粒径（最大粒径）は、良好な混合状態を得る上で10μm以下とすることが好ましい。このようなＷとＳｉとの混合粉末に対して、例えば真空中にて1000〜1380℃の温度で熱処理を施して、Ｗシリサイド（ＷＳｉx＝ＷＳｉ2＋Ｓｉx-2）を合成する。
【００３５】
次いで、上記したＷシリサイドの仮焼体を粉砕して、Ｗシリサイド粉末とする。得られたＷシリサイド粉末を例えば黒鉛製の成型用型に充填して、ホットプレス（ＨＰ）により加圧焼結し、緻密化したＷシリサイド焼結体を作製する。なお、Ｗシリサイド粉末の加圧焼結にＨＩＰ処理を適用してもよい。加圧焼結工程にホットプレスを適用する場合、真空雰囲気中にて24.5〜34.3MPaの圧力を印加しつつ、1200〜1380℃の温度で焼結させることが好ましい。また、焼結時間は3〜6hとすることが好ましい。
【００３６】
ホットプレスなどにより加圧焼結を行った後、通常は雰囲気ファン冷却などにより常温まで冷却するが、本発明においては加圧焼結工程（加圧下での高温保持工程）に引き続いて、加圧力を開放した状態で1000〜1380℃の温度で熱処理し、この後常温まで冷却する。この熱処理は7×10-2Pa以下の真空中で実施することが好ましい。このように、加圧焼結を行った後に無加圧下でＷシリサイド焼結体に対して熱処理を施すことによって、結晶方位を調整することができる。
【００３７】
具体的には、焼結工程に引き続いて無加圧状態で熱処理することによって、ＷＳｉ2相およびＳｉ相の結晶格子の配列を整合させることができ、ＷＳｉ2に関してはピーク強度比（相対強度）が大きい(002)面、(101)面、(110)面、(103)面、(112)面および(213)面の結晶方位含有比の和、さらにＷＳｉ2の主結晶面である(101)面の結晶方位含有比を高めることができる。同様に、Ｓｉに関しては主結晶面である(111)面の結晶方位含有比を高めることができる。また、上述した熱処理はＷシリサイド焼結体の残留応力の開放に対しても効果を示し、これによってもパーティクルの発生などが抑制される。
【００３８】
上述した結晶方位の調整工程としての熱処理は、1000〜1380℃の範囲の温度で実施するものとする。熱処理温度が1000℃未満では、ＷＳｉ2およびＳｉの結晶格子を有効に再配列させることができない。一方、熱処理温度が1380℃を超えると、Ｓｉの融点直下になってしまい、遊離Ｓｉ相が不安定になって組成制御やターゲット組織の維持が困難になる。熱処理温度は1000〜1200℃の範囲とすることがさらに好ましい。また、熱処理時間は2〜10時間の範囲とすることが好ましく、さらに好ましくは3〜5時間の範囲である。
【００３９】
この後、上記した条件下で熱処理したＷシリサイド焼結体（ターゲット素材）に対して機械加工を施し、所望のターゲット形状とする。この際、スパッタ面の表面加工（仕上げ加工）には、ラッピング加工、ポリッシング加工、ＣＭＰなどを適用することが好ましい。すなわち、ターゲット面の平滑度を高めることによって、結晶方位の調整度合いをさらに向上させることができる。ラッピング加工、ポリッシング加工、ＣＭＰなどによれば、ターゲット面の平滑度を高めることができるため、本発明で規定する結晶方位含有比をより一層向上させることができる。ターゲット面の具体的な表面粗さは、中心線平均粗さＲaで0.05μm以下とすることが好ましい。
【００４０】
そして、所望形状に機械加工ならびに表面仕上げ加工したターゲット材を、必要に応じてＡｌやＣｕなどからなるバッキングプレートと接合することによって、本発明のスパッタリングターゲットが得られる。
【００４１】
本発明のスパッタリングターゲットは、各種電子デバイスの例えば電極や配線膜の形成用として使用される。特に、半導体デバイスのゲート電極を形成する際に好適に用いられる。本発明のスパッタリングターゲットを用いて形成したＷシリサイド膜は、膜厚分布の面内均一性に優れると共に、パーティクルの混入量が少ないため、高集積化や高密度化が進められている半導体デバイスの製造歩留りの向上などに対して大きく貢献する。また、本発明のスパッタリングターゲットにより成膜したＷシリサイド膜は半導体デバイスに限らず、ＳＡＷデバイス、ＴＰＨ、ＬＣＤデバイスなどの各種の電子部品に適用することができる。
【００４２】
【実施例】
次に、本発明の具体的な実施例について説明する。
【００４３】
実施例１
まず、最大粒径10μm程度の高純度Ｗ粉末と、最大粒径30μm以下のＳｉ粉末とを、Ｓｉ／Ｗの原子比（ｘ）が2.8となるように配合し、これを高純度Ａｒガスで置換したボールミルで48時間混合した。この混合粉末に1200℃×1hの条件でシリサイド反応のための熱処理を施し、得られた仮焼体を粉砕してＷシリサイド粉末を得た。
【００４４】
上記したＷシリサイド粉末を黒鉛製の成型用型内に充填した後、ホットプレス装置にセットし、まず5×10-4Pa以下の真空中にて34.3MPaの圧力を印加しつつ、1350℃×5hの条件で緻密化焼結した。この緻密化焼結のための加圧加熱工程に引き続いて、上記した真空雰囲気を維持しつつ加圧力を取り除き、この無加圧状態の下でＷシリサイド焼結体に1200℃×5hの条件で熱処理を施した。この後、雰囲気冷却を行って室温まで冷却した。
【００４５】
この無加圧熱処理を経たＷシリサイド焼結体を所望のターゲット寸法に機械加工し、さらにスパッタ面をポリッシング加工により面仕上げした。仕上げ加工後のスパッタ面の表面粗さはＲaで0.04μmであった。このようにして、2個のＷシリサイドターゲット（直径127mm×厚さ6mm）を作製した。
【００４６】
このようにして得た2個のＷシリサイドターゲットのうち、一方のターゲットについては図１に示した各部から試験片を採取し、理学社製のＸＲＤ装置（Ｘ線源：Ｃｕ-ｋα線）を用いて各試験片表面のＸ線回折を行った。得られたＸ線回折プロファイルの一例を図２に示す。
【００４７】
各試料片のＸ線回折プロファイルから前述した(1)式および(2)式に基づいて、ＷＳｉ2の特定結晶面（(002)面、(101)面、(110)面、(103)面、(112)面および(213)面）の結晶方位含有比の和、ＷＳｉ2の(101)面の結晶方位含有比、およびＳｉの(111)面の結晶方位含有比をそれぞれ求め、それらの各平均値を実施例１における各結晶方位含有比として算出した。また、前述した方法にしたがって結晶方位含有比のバラツキを求めた。
【００４８】
その結果、ＷＳｉ2の特定結晶面（(002)面、(101)面、(110)面、(103)面、(112)面および(213)面）の結晶方位含有比の和は42.1％、ＷＳｉ2の(101)面の結晶方位含有比は11％、およびＳｉの(111)面の結晶方位含有比は24.3％であった。
【００４９】
次に、他方のＷシリサイドターゲットをＣｕ製バッキングプレートに接合した後、スパッタリング装置（ULVAC社製SH-550）にセットした。このようなスパッタリング装置を用いて、5インチＳｉウェーハ上に厚さ約200nmのＷシリサイド膜を成膜した。スパッタリング条件は、Ａｒ圧＝0.27Pa、Ａｒ流量＝80sccm、Power＝0.5kWとした。スパッタ成膜は24枚のＳｉウェーハに対して順に行い、各Ｓｉウェーハ上のＷシリサイド膜の膜厚分布、および各Ｗシリサイド膜中に存在する0.2μm以上のパーティクル数を調べた。
【００５０】
Ｗシリサイド膜の膜厚分布は、以下のようにして求めた。まず、基板の直径に対して端部から5mm間隔でＷシリサイド膜の膜厚を、膜厚測定装置（Alpha-Step200）を用いて測定し、これらの測定値の最大値と最小値から｛（最大値−最小値）／（最大値＋最小値）｝×100の式に基づいて、各Ｗシリサイド膜の膜厚分布（％）を求めた。そして、これらの平均値を実施例１によるＷシリサイド膜の膜厚分布として算出したところ、その値は1.27％であった。また、Ｗシリサイド膜中に存在する0.2μm以上のパーティクル数を、パーティクルカウンタ（WM-3）を用いて測定し、それらの値の平均値を求めたところ、0.2μm以上のパーティクル数は平均値として9個／枚であった。
【００５１】
実施例２
実施例１と同一条件で緻密化焼結まで行ったＷシリサイド焼結体に対して、加圧加熱工程に引き続いて真空雰囲気を維持しつつ加圧力を取り除き、この無加圧状態の下で1000℃×3hの条件で熱処理を施した。この後、雰囲気冷却を行って室温まで冷却した。
【００５２】
上記した無加圧熱処理を経たＷシリサイド焼結体を所望のターゲット寸法に機械加工し、さらにスパッタ面をＣＭＰにより面仕上げした。仕上げ加工後のスパッタ面の表面粗さはＲaで0.03μmであった。このようにして、2個のＷシリサイドターゲット（直径127mm×厚さ6mm）を作製した。
【００５３】
このようにして得た2個のＷシリサイドターゲットのうち、一方のターゲットについてはＸ線回折に供し、実施例１と同様にしてＸ線回折の測定を行った。その結果、ＷＳｉ2の特定結晶面（(002)面、(101)面、(110)面、(103)面、(112)面および(213)面）の結晶方位含有比の和は35.9％、ＷＳｉ2の(101)面の結晶方位含有比は7.5％、およびＳｉの(111)面の結晶方位含有比は20.0％であった。
【００５４】
次に、他方のＷシリサイドターゲットをＣｕ製バッキングプレートに接合した後、スパッタリング装置（ULVAC社製SH-550）にセットし、実施例１と同様にしてＷシリサイド膜を成膜した。その結果、Ｗシリサイド膜の平均膜厚分布は2.05％、Ｗシリサイド膜中に存在する0.2μm以上のパーティクル数（平均値）は10個／枚であった。
【００５５】
実施例３
実施例１と同一条件で緻密化焼結まで行ったＷシリサイド焼結体に対して、加圧加熱工程に引き続いて真空雰囲気を維持しつつ加圧力を取り除き、この無加圧状態の下で1000℃×5hの条件で熱処理を施した。この後、雰囲気冷却を行って室温まで冷却した。
【００５６】
上記した無加圧熱処理を経たＷシリサイド焼結体を所望のターゲット寸法に機械加工し、さらにスパッタ面をポリッシング加工により面仕上げした。仕上げ加工後のスパッタ面の表面粗さはＲａで0.05μmであった。このようにして、2個のＷシリサイドターゲット（直径127mm×厚さ6mm）を作製した。
【００５７】
このようにして得た2個のＷシリサイドターゲットのうち、一方のターゲットについてはＸ線回折に供し、実施例１と同様にしてＸ線回折の測定を行った。その結果、ＷＳｉ2の特定結晶面（(002)面、(101)面、(110)面、(103)面、(112)面および(213)面）の結晶方位含有比の和は30.3％、ＷＳｉ2の(101)面の結晶方位含有比は7.2％、およびＳｉの(111)面の結晶方位含有比は17.1％であった。
【００５８】
次に、他方のＷシリサイドターゲットをＣｕ製バッキングプレートに接合した後、スパッタリング装置（ULVAC社製SH-550）にセットし、実施例１と同様にしてＷシリサイド膜を成膜した。その結果、Ｗシリサイド膜の平均膜厚分布は4.01％、Ｗシリサイド膜中に存在する0.2μm以上のパーティクル数（平均値）は13個／枚であった。
【００５９】
比較例１
実施例１と同様にして作製したＷシリサイド粉末を、黒鉛製の成型用型内に充填した後、ホットプレス装置にセットし、5×10-4Pa以下の真空中にて34.3MPaの圧力を印加しつつ、1350℃×5hの条件で緻密化焼結した。この後、無加圧熱処理を施すことなく、雰囲気冷却を行って室温まで冷却した。
【００６０】
このＷシリサイド焼結体を所望のターゲット寸法に機械加工し、さらにスパッタ面をポリッシング加工により面仕上げした。仕上げ加工後のスパッタ面の表面粗さはＲaで0.12μmであった。このようにして、2個のＷシリサイドターゲット（直径127mm×厚さ6mm）を作製した。
【００６１】
このようにして得た2個のＷシリサイドターゲットのうち、一方のターゲットについてはＸ線回折に供し、実施例１と同様にしてＸ線回折の測定を行った。その結果、ＷＳｉ2の特定結晶面（(002)面、(101)面、(110)面、(103)面、(112)面および(213)面）の結晶方位含有比の和は10.8％、ＷＳｉ2の(101)面の結晶方位含有比は2.1％、およびＳｉの(111)面の結晶方位含有比は6.4％であった。
【００６２】
次に、他方のＷシリサイドターゲットをＣｕ製バッキングプレートに接合した後、スパッタリング装置（ULVAC社製SH-550）にセットし、実施例１と同様にしてＷシリサイド膜を成膜した。その結果、Ｗシリサイド膜の平均膜厚分布は12.41％、Ｗシリサイド膜中に存在する0.2μm以上のパーティクル数（平均値）は37個／枚であった。
【００６３】
比較例２
比較例１と同一条件で緻密化焼結まで行ったＷシリサイド焼結体に対して、加圧加熱工程に引き続いて真空雰囲気を維持しつつ加圧力を取り除き、この無加圧状態の下で600℃×3hの条件で熱処理を施した。この後、雰囲気冷却を行って室温まで冷却した。
【００６４】
上記した無加圧熱処理を経たＷシリサイド焼結体を所望のターゲット寸法に機械加工し、さらにスパッタ面をポリッシング加工により面仕上げした。仕上げ加工後のスパッタ面の表面粗さはＲａで0.05μmであった。このようにして、2個のＷシリサイドターゲット（直径127mm×厚さ6mm）を作製した。
【００６５】
このようにして得た2個のＷシリサイドターゲットのうち、一方のターゲットについてはＸ線回折に供し、実施例１と同様にしてＸ線回折の測定を行った。その結果、ＷＳｉ2の特定結晶面（(002)面、(101)面、(110)面、(103)面、(112)面および(213)面）の結晶方位含有比の和は14.1％、ＷＳｉ2の(101)面の結晶方位含有比は3.9％、およびＳｉの(111)面の結晶方位含有比は7％であった。
【００６６】
次に、他方のＷシリサイドターゲットをＣｕ製バッキングプレートに接合した後、スパッタリング装置（ULVAC社製SH-550）にセットし、実施例１と同様にしてＷシリサイド膜を成膜した。その結果、Ｗシリサイド膜の平均膜厚分布は5.24％、Ｗシリサイド膜中に存在する0.2μm以上のパーティクル数（平均値）は52個／枚であった。
【００６７】
比較例３
比較例１と同一条件で緻密化焼結まで行ったＷシリサイド焼結体に対して、加圧加熱工程に引き続いて真空雰囲気を維持しつつ加圧力を取り除き、この無加圧状態の下で800℃×5hの条件で熱処理を施した。この後、雰囲気冷却を行って室温まで冷却した。
【００６８】
上記した無加圧熱処理を経たＷシリサイド焼結体を所望のターゲット寸法に機械加工し、さらにスパッタ面を平面研削仕上げした。仕上げ加工後のスパッタ面の表面粗さはＲａで0.05μmであった。このようにして、2個のＷシリサイドターゲット（直径127mm×厚さ6mm）を作製した。
【００６９】
このようにして得た2個のＷシリサイドターゲットのうち、一方のターゲットについてはＸ線回折に供し、実施例１と同様にしてＸ線回折の測定を行った。その結果、ＷＳｉ2の特定結晶面（(002)面、(101)面、(110)面、(103)面、(112)面および(213)面）の結晶方位含有比の和は20.2％、ＷＳｉ2の(101)面の結晶方位含有比は4.1％、およびＳｉの(111)面の結晶方位含有比は8.5％であった。
【００７０】
次に、他方のＷシリサイドターゲットをＣｕ製バッキングプレートに接合した後、スパッタリング装置（ULVAC社製SH-550）にセットし、実施例１と同様にしてＷシリサイド膜を成膜した。その結果、Ｗシリサイド膜の平均膜厚分布は15.23％、Ｗシリサイド膜中に存在する0.2μm以上のパーティクル数（平均値）は19個／枚であった。
【００７１】
上述した実施例１〜３および比較例１〜３による各Ｗシリサイドターゲットの熱処理条件、Ｘ線回折結果（スパッタ面の結晶方位含有比）、およびそれらを用いて成膜したＷシリサイド膜の膜厚分布およびパーティクル数を、表１にまとめて示す。
【００７２】
【表１】
【００７３】
さらに、上記した各実施例によるシリサイドターゲットを用いて、半導体デバイスおよびＬＣＤ素子の電極および配線を形成したところ、これら半導体デバイスやＬＣＤ素子の歩留りおよび品質が向上することが確認された。すなわち、高品質の電子部品を高歩留りで得ることができる。
【００７４】
【発明の効果】
以上説明したように、本発明のスパッタリングターゲットによれば、パーティクルの発生を大幅に低減することができると共に、スパッタ膜（Ｗシリサイド膜）の膜厚分布の面内均一性を大幅に高めることができる。従って、半導体素子や液晶表示素子などに代表される電子部品の配線、電極、素子構成膜などとして使用される、高品質のタングステンシリサイド薄膜を再現性よく提供することが可能となる。
【図面の簡単な説明】
【図１】 本発明のスパッタリングターゲットにおける結晶方位含有比の測定方法を説明するための図である。
【図２】 本発明のスパッタリングターゲットのスパッタ面をＸ線回折した際に得られたＸ線回折プロファイルの一例を示す図である。
Claims (16)
- ＷＳｉx（ただし、ｘは2≦ｘ≦4を満足する数である）で表されるタングステンシリサイド粉末を加圧下で焼結し、緻密化されたタングステンシリサイド焼結体を作製する工程と、前記焼結工程に引き続いて、前記タングステンシリサイド焼結体への加圧力を開放した状態で1000〜1380℃の温度で熱処理した後、常温まで冷却する工程と、前記冷却工程を経たタングステンシリサイド焼結体を、所望のターゲット形状に加工する工程とを有する方法で製造されたスパッタリングターゲットであって、
前記ターゲット表面をＸ線回折法で測定した際のＷＳｉ2の(002)面、(101)面、(110)面、(103)面、(112)面および(213)面の結晶方位含有比の和が、
- 請求項１記載のスパッタリングターゲットにおいて、
前記ターゲット表面全体としての前記ＷＳｉ2の(002)面、(101)面、(110)面、(103)面、(112)面および(213)面の結晶方位含有比の和のバラツキが20％以内であることを特徴するスパッタリングターゲット。 - 請求項１または請求項２記載のスパッタリングターゲットにおいて、
前記計算式に基づくＷＳｉ2の(101)面の結晶方位含有比が5％以上であることを特徴するスパッタリングターゲット。 - 請求項３記載のスパッタリングターゲットにおいて、
前記ターゲット表面全体としての前記ＷＳｉ2の(101)面の結晶方位含有比のバラツキが20％以内であることを特徴するスパッタリングターゲット。 - 請求項１ないし請求項４のいずれか１項記載のスパッタリングターゲットにおいて、
前記ターゲットは、連鎖状に形成されたタングステンシリサイド相と、前記タングステンシリサイド相の間隙に不連続に存在する遊離Ｓｉ相とを含む微細組織を有することを特徴するスパッタリングターゲット。 - 請求項５記載のスパッタリングターゲットにおいて、
前記ターゲット表面をＸ線回折法で測定した際のＳｉの(111)面の結晶方位含有比が、
- 請求項６記載のスパッタリングターゲットにおいて、
前記ターゲット表面全体としての前記Ｓｉの(111)面の結晶方位含有比のバラツキが15％以内であることを特徴するスパッタリングターゲット。 - ＷＳｉx（ただし、ｘは2≦ｘ≦4を満足する数である）で表されるタングステンシリサイド粉末を加圧下で焼結し、緻密化されたタングステンシリサイド焼結体を作製する工程と、
前記焼結工程に引き続いて、前記タングステンシリサイド焼結体への加圧力を開放した状態で1000〜1380℃の温度で熱処理した後、常温まで冷却することにより、前記タングステンシリサイド焼結体の結晶方位を調整する工程と、
前記結晶方位の調整工程を経たタングステンシリサイド焼結体を、所望のターゲット形状に加工する工程と
を有することを特徴とするスパッタリングターゲットの製造方法。 - 請求項８記載のスパッタリングターゲットの製造方法において、
前記加圧焼結工程は、真空中にて前記タングステンシリサイド粉末に対して24.5〜34.3MPaの圧力を印加しつつ、1200〜1380℃の温度で所定時間保持することにより行うことを特徴とするスパッタリングターゲットの製造方法。 - 請求項８または請求項９記載のスパッタリングターゲットの製造方法において、
前記結晶方位の調整工程における熱処理は、真空中にて1000〜1200℃の温度で前記タングステンシリサイド焼結体を2〜10時間保持することにより行うことを特徴とするスパッタリングターゲットの製造方法。 - 請求項１ないし請求項７のいずれか１項記載のスパッタリングターゲットを用いて形成されたことを特徴とするタングステンシリサイド膜。
- 請求項１ないし請求項７のいずれか１項記載のスパッタリングターゲットを用いて形成されたタングステンシリサイド膜からなることを特徴とする配線。
- 請求項１ないし請求項７のいずれか１項記載のスパッタリングターゲットを用いて形成されたタングステンシリサイド膜からなることを特徴とする電極。
- 請求項１ないし請求項７のいずれか１項記載のスパッタリングターゲットを用いて形成されたタングステンシリサイド膜を具備することを特徴とする電子部品。
- 請求項１４記載の電子部品において、
半導体素子であることを特徴とする電子部品。 - 請求項１４記載の電子部品において、
液晶表示素子であることを特徴とする電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000225833A JP4886106B2 (ja) | 2000-07-26 | 2000-07-26 | スパッタリングターゲットとその製造方法、およびそれを用いたタングステンシリサイド膜、配線、電極、電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000225833A JP4886106B2 (ja) | 2000-07-26 | 2000-07-26 | スパッタリングターゲットとその製造方法、およびそれを用いたタングステンシリサイド膜、配線、電極、電子部品 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002038261A JP2002038261A (ja) | 2002-02-06 |
| JP2002038261A5 JP2002038261A5 (ja) | 2007-08-23 |
| JP4886106B2 true JP4886106B2 (ja) | 2012-02-29 |
Family
ID=18719547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000225833A Expired - Lifetime JP4886106B2 (ja) | 2000-07-26 | 2000-07-26 | スパッタリングターゲットとその製造方法、およびそれを用いたタングステンシリサイド膜、配線、電極、電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4886106B2 (ja) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0621350B2 (ja) * | 1985-05-17 | 1994-03-23 | 日立金属株式会社 | スパツタ−タ−ゲツトの製造方法 |
| JPH0779005B2 (ja) * | 1990-06-19 | 1995-08-23 | 住友金属鉱山株式会社 | Ｉｔｏ焼結体及びその製造方法 |
| JPH0820863A (ja) * | 1995-06-12 | 1996-01-23 | Toshiba Corp | シリサイド膜およびその膜を使用した半導体装置 |
| JPH0978231A (ja) * | 1995-09-19 | 1997-03-25 | Mitsubishi Materials Corp | タングステンシリサイドスパッタリング用ターゲット |
| JPH09118978A (ja) * | 1995-10-20 | 1997-05-06 | Mitsubishi Materials Corp | タングステンシリサイドスパッタリング用ターゲット |
| JP3693191B2 (ja) * | 1995-10-30 | 2005-09-07 | 日立金属株式会社 | インジウム酸化物系焼結体およびその製造方法ならびにインジウム酸化物系ターゲット |
| JPH09272965A (ja) * | 1996-04-09 | 1997-10-21 | Toshiba Corp | 真空成膜装置用部品とそれを用いた真空成膜装置、およびターゲット、バッキングプレート |
| JPH11256322A (ja) * | 1998-03-10 | 1999-09-21 | Hitachi Metals Ltd | 金属シリサイドターゲット材 |
-
2000
- 2000-07-26 JP JP2000225833A patent/JP4886106B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002038261A (ja) | 2002-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5675577B2 (ja) | タングステンスパッタリングターゲットおよびその製造方法 | |
| JP5586752B2 (ja) | 高密度の耐熱金属及び合金のスパッタリングターゲット | |
| US5447616A (en) | Sputtering target | |
| JP2907907B2 (ja) | スパッタリング用ターゲットおよびその製造方法 | |
| JP4405606B2 (ja) | チタンスパッタリングターゲット及びその製造方法 | |
| JP4945037B2 (ja) | タングステンスパッタリングターゲットおよびその製造方法 | |
| JP3819863B2 (ja) | シリコン焼結体及びその製造方法 | |
| JP4634567B2 (ja) | タングステンスパッタリングターゲットの製造方法 | |
| JP2001295035A (ja) | スパッタリングターゲットおよびその製造方法 | |
| JP4886106B2 (ja) | スパッタリングターゲットとその製造方法、およびそれを用いたタングステンシリサイド膜、配線、電極、電子部品 | |
| JP5038553B2 (ja) | スパッタリングターゲットの製造方法 | |
| WO2021241522A1 (ja) | 金属－Ｓｉ系粉末、その製造方法、並びに金属－Ｓｉ系焼結体、スパッタリングターゲット及び金属－Ｓｉ系薄膜の製造方法 | |
| JP2000045065A (ja) | スパッタリングターゲット | |
| JP2003171760A (ja) | タングステンスパッタリングターゲット | |
| JP3134340B2 (ja) | スパッタリングターゲット | |
| JP4880809B2 (ja) | スパッタリングターゲットの製造方法およびスパッタリングターゲットならびにそれを用いた金属シリサイド膜、配線、電極、電子部品 | |
| WO2000031316A1 (fr) | CIBLE POUR PULVERISATION CATHODIQUE EN ALLIAGE Co-Ti ET PROCEDE DE FABRICATION CORRESPONDANT | |
| JP7278463B1 (ja) | タングステンターゲットおよびその製造方法 | |
| TW200940447A (en) | Sintered silicon wafer | |
| JPH05195216A (ja) | Ｔｉ−Ｗターゲット材およびその製造方法 | |
| JPH09228034A (ja) | スパッタリング用タングステンシリサイドターゲットの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070705 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070705 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090902 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110131 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110131 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111115 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111209 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4886106 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| EXPY | Cancellation because of completion of term |