KR940007887A - 반도체 메모리장치 - Google Patents

반도체 메모리장치 Download PDF

Info

Publication number
KR940007887A
KR940007887A KR1019930020409A KR930020409A KR940007887A KR 940007887 A KR940007887 A KR 940007887A KR 1019930020409 A KR1019930020409 A KR 1019930020409A KR 930020409 A KR930020409 A KR 930020409A KR 940007887 A KR940007887 A KR 940007887A
Authority
KR
South Korea
Prior art keywords
data
bus line
write
data bus
read
Prior art date
Application number
KR1019930020409A
Other languages
English (en)
Other versions
KR970000882B1 (ko
Inventor
유지 나가오까
Original Assignee
세끼모또 다디히로
니뽄덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 다디히로, 니뽄덴끼 가부시끼가이샤 filed Critical 세끼모또 다디히로
Publication of KR940007887A publication Critical patent/KR940007887A/ko
Application granted granted Critical
Publication of KR970000882B1 publication Critical patent/KR970000882B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

반도체 메모리 장치는 메모리 어레이(9)와 상기 메모리 어레이와 입력 버퍼(IB) 및 출력 버퍼(OB)사이에 판독 및 기록 데이타를 전달하는 데이타 버스 라인(1)을 구비하며 또한 판독 및 기록 모드 동작을 표시하는 정보를 전달한다. 상기 데이타 버스 라인은 고 및 저전원 라인(7,8) 각각의 사이의 전위차보다 작은 소정 진폭을 갖는 보상 신호로서 판독 데이타를 전달한다.
상기 소정의 진폭은 데이타 버스 라인과 제1 및 제2전원 라인(7,8) 각각의 사이에 접속된 제1 및 제2임피던스 수단(2,3)에 의해 한정된다. 상기 제1임피던스 수단(2)은 입력-출력 버퍼 영역에서 데이타 버스 라인의 제1단부에 관계되고 제2임피던스 수단(3)은 상기 장치의 내부 회로 영역의 데이타 버스 라인의 제2단부에 관련된다. 상기 기록 데이타는 데이타 버스 라인(1)을 통해 판독 데이타 보다는 더 큰 진폭을 갖는 보상 신호로서 전달되며, 상기 메모리 어레이는 상기 데이타 버스 라인상의 신호를 그 진폭에 따른 기록 데이타 신호로서 수용한다. 상기 메모리 어레이(9)는 데이타 버스 라인(1)상에 보상 신호의 진폭을 검출하는 기록 제어 게이트를 가진다.

Description

반도체 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따른 메모리 장치를 설명하는 블럭 다이어그램,
제2도는 임피던스 수단의 회로 구성도, 제3도는 기록 버퍼의 회로 구성도,
제4도는 임피던스 수단과 기록 버퍼의 회로 설계의 실시예를 설명하는 도면,
제5도는 기록 제어 게이트와 임피던스 수단의 회로 도시도.

Claims (11)

  1. 반도체 메모리 장치로서, a)제1메모리 어레이와, b)판독 데이타와 기록 데이타를 전달하기 위해 상기 메모리 어레이와 관련된 라인의 제1단부를 가지는 데이타 버스 라인과, c)데이타 버스 라인의 제1 및 제2데이타 라인을 판독 모드 신호에 따라 제1전위 레벨을 갖는 제1전원 라인에 접속하기 위해 데이타 버스 라인의 제2단부와 관련되 제1임피던스 수단과, d)상기 데이타 버스 라인의 제1데이타 라인을 상기 메모리 어레이로 부터의 판독 데이타에 따라 제2전위 레벨을 가지는 제2전원 라인에 접속시키기 위해 데이타 버스 라인의 제1단부에 관련된 제2임피던스 수단과, e)기록 데이타를 기록 신호 모드에 따라 데이타 버스 라인에 공급하기 위해 데이타 버스라인의 제2단부에 관련된 기록 버퍼와, f)상기 기록 데이타를 데이타 버스 라인에서 메모리 어레이까지 전달하는 기록 제어 게이트와, g)상기 데이타 버스 라인의 제2단부에서 나타나는 전위차를 증폭하고 상기 판독 데이타를 증폭하기 위한 판독 증폭기를 구비하는 반도체 메모리 장치에 있어서, 상기 제1 및 제2임피던스 수단은 제1 및 제2전위 레벨간에 중간 전위 레벨에서 데이타 버스 라인의 제1 및 제2데이타 라인을 유지하며 제1전위 레벨에서 각각 상기 기록 버퍼는 제1 및 제2전위 레벨 각각에서 상기 데이타 버스 라인의 제1 및 제2데이타 라인을 유지하고, 상기 기록 제어 게이트는 데이타 버스 라인에서 나타나는 전위차를 검출하여 기록 데이타에 전달하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 제1 및 제2 전위 레벨을 각각 고 및 접지 레벨인 반도체 메모리 장치.
  3. 제2항에 있어서, 상기 기록 제어 게이트는 중간 전위 레벨보다 낮은 입력 임계 전압을 가지며 제1 및 제2데이타 라인에 접속된 입력 노드를 가지는 논리적 게이트 회로를 구비하는 반도체 메모리 장치.
  4. 제1항에 있어서, 상기 판독 및 기록 모드 신호는 각각 모드 제어 신호의 제1논리 레벨과 모드 제어 신호의 제2논리 레벨인 반도체 메모리 장치.
  5. 제1항에 있어서, 상기 제1임피던스 수단은 제1 및 제2데이타 라인에 대응한 제1 및 제2트랜지스터 각각을 구비하며, 상기 제2임피던스 수단은 제1 및 제2데이타 라인에 대응한 제3 및 제4트랜지스터를 가지며, 상기 중간 전위 레벨은 제1 및 제3트랜지스터의 임피던스 값 비세 의해 결정되는 반도체 메모리 장치.
  6. 제5항에 있어서, 상기 기록 버퍼는 제1임피던스 수단에 공통으로 각각 제1트랜지스터와 제2트랜지스터를 포함하는 제1 및 제2 출력단 각각을 구비하며, 상기 제1 및 제2트랜지스터는 판독 모드 신호에 따라 제1임피던스 수단과 상기 기록 모드 신호에 따라 기록 버퍼의 일부분으로서 수행되는 반도체 메모리 장치.
  7. 제1항에 있어서, 상기 메모리 어레이에 대한 어드레스 데이타의 변위에 따른 제1제어 신호를 제2임피던스 수단에 출력키위한 클럭 발생기를 더 구비하며, 상기 제2임피던스 수단은 제1데이타 라인을 상기 판독 데이타에 따라 제2전원 라인에 접속시키는 제1제어 신호에 의해 이루어지는 반도체 메모리 장치.
  8. 제7항에 있어서, 상기 클럭 발생기는 제2제어 신호를 상기 어드레스 데이타 변화에 따라 판독 증폭기에 출력하며, 상기 판독 증폭기는 제2제어 신호에 의해 상기 판독 데이타를 증폭하고 판독하며, 상기 증폭기는 판독 데이타를 연속해서 출력하는 반도체 메모리 장치.
  9. 제1항에 있어서, 제2메모리 어레이를 더 구비하고, 상기 제1및 제2메모리 어레이는 기록 제어 게이트 각각의 제2 임피던스 수단 각각에 관련되며, 상기 버스 라인은 제1 및 제2메모리 어레이 각각에 대응하며, 기록 제어 게이트 각각중 하나와 상기 메모리 장치용 어드레스 데이타에 따라 메모리 어레이중 하나를 선택하는 제2임피던스 수단중 하나를 동작시키기 위해 제1제어 신호를 출력하는 제어 회로를 구비하는 반도체 메모리 장치.
  10. 제9항에 있어서, 상기 제어 회로는 어드레스 데이타의 변화에 따라 펄스 신호로서 제1제어 신호를 출력하며, 상기 제어 회로는 상기 어드레스 데이타의 변화에 따라 판독 증폭기에 제2제어 신호를 출력하고, 상기 판독 증폭기는 제2제어 신호에 의해 상기 데이타 버스 라인을 통해 전달된 판독 데이타를 증폭하고 래치시키는 반도체 메모리 장치.
  11. 반도체 메모리 장치로서, 메모리 어레이와, 판독 기록 데이타를 보상 신호로서 전달하는 데이타 버스 라인과, 상기 메모리 어레이와 상기 데이타 버스 라인의 제1단부 사이에서 관련되어 상기 메모리 어레이에 기억된 데이타에 따라 제1구동 능력을 갖는 데이타 버스 라인을 구동하는 판독 구동기와, 상기 데이타 버스 라인의 제2단부와 관련되어 제2진폭을 갖는 제2보상 신호로서 데이타 버스 라인을 통해 기록 데이타를 전달하기 위한 모드 신호의 제1논리 레벨에 따라 제2구동 능력을 지닌 데이타 버스 라인을 구동하는 기록 구동기와, 메모리 어레이와 상기 데이타 버스 라인의 제1단부와 관련되어 상기 데이타 라인상에서 상기 제2보상 신호의 제2진폭을 검출하고 기록 데이타를 메모리 어데리에 전달하는 기록 게이트를 구비하는 반도체 메모리 장치에 있어서, 상기 기록 구동기는 상기 노드 제어 신호의 제2논리 레벨에 따라 고임피던스 상태로 구동기의 출력 노드를 유지하며, 상기 판독 구동기는 상기 데이타 버스 라인을 통해 제2보상 신호로서 기억된 데이타를 전달하며, 반면 구동기의 출력 노드는 고임피던스 상태에 있는 반도체 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930020409A 1992-09-30 1993-10-02 반도체 메모리 장치 KR970000882B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4262382A JP2812097B2 (ja) 1992-09-30 1992-09-30 半導体記憶装置
JP92-262382 1992-09-30

Publications (2)

Publication Number Publication Date
KR940007887A true KR940007887A (ko) 1994-04-28
KR970000882B1 KR970000882B1 (ko) 1997-01-20

Family

ID=17374981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930020409A KR970000882B1 (ko) 1992-09-30 1993-10-02 반도체 메모리 장치

Country Status (5)

Country Link
US (2) US5500820A (ko)
EP (1) EP0591850B1 (ko)
JP (1) JP2812097B2 (ko)
KR (1) KR970000882B1 (ko)
DE (1) DE69322725T2 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07334985A (ja) * 1994-06-08 1995-12-22 Mitsubishi Electric Corp 半導体記憶装置
KR100224768B1 (ko) * 1995-12-29 1999-10-15 김영환 외부 데이타의 입력없이 라이트 동작을 수행하는기능을 갖는 반도체 기억장치
JP3230435B2 (ja) * 1996-05-17 2001-11-19 日本電気株式会社 半導体記憶装置
JP3255017B2 (ja) * 1996-05-24 2002-02-12 日本電気株式会社 半導体記憶装置
JPH10162584A (ja) * 1996-12-02 1998-06-19 Mitsubishi Electric Corp 半導体記憶装置
JP3003613B2 (ja) * 1997-01-31 2000-01-31 日本電気株式会社 半導体記憶装置
JP3938808B2 (ja) 1997-12-26 2007-06-27 株式会社ルネサステクノロジ 半導体記憶装置
WO1999041750A1 (en) * 1998-02-17 1999-08-19 Microchip Technology Incorporated A supervisory integrated circuit with data storage and retrieval of system parameters
JPH11306758A (ja) * 1998-04-27 1999-11-05 Matsushita Electric Ind Co Ltd 半導体記憶装置
DE19828657C2 (de) * 1998-06-26 2001-01-04 Siemens Ag Integrierter Speicher
JP3953206B2 (ja) * 1998-09-24 2007-08-08 富士通株式会社 高速クロックに対応可能な入力バッファを持つ集積回路装置
JP2000132969A (ja) * 1998-10-28 2000-05-12 Nec Corp ダイナミックメモリ装置
JP2000163974A (ja) * 1998-11-30 2000-06-16 Nec Corp 半導体メモリ
JP4216415B2 (ja) * 1999-08-31 2009-01-28 株式会社ルネサステクノロジ 半導体装置
KR100415192B1 (ko) * 2001-04-18 2004-01-16 삼성전자주식회사 반도체 메모리 장치에서 읽기와 쓰기 방법 및 장치
JP3942074B2 (ja) * 2001-07-24 2007-07-11 インターナショナル・ビジネス・マシーンズ・コーポレーション データ入出力装置、メモリ・システム、データ入出力回路およびデータ入出力方法
DE10224742B4 (de) * 2002-06-04 2004-07-08 Infineon Technologies Ag Datenverarbeitungsschaltung und Verfahren zum Übertragen von Daten
US6879524B2 (en) * 2002-09-19 2005-04-12 Lsi Logic Corporation Memory I/O buffer using shared read/write circuitry
JP2005332499A (ja) * 2004-05-20 2005-12-02 Fujitsu Ltd 半導体記憶装置
KR100649351B1 (ko) * 2005-03-31 2006-11-27 주식회사 하이닉스반도체 저전압용 반도체 메모리 장치
JP2011146116A (ja) * 2010-01-18 2011-07-28 Elpida Memory Inc 半導体記憶装置及びその制御方法
US8724360B2 (en) * 2011-12-15 2014-05-13 Micron Technology, Inc. Wiring configuration of a bus system and power wires in a memory chip
WO2017192759A1 (en) * 2016-05-03 2017-11-09 Rambus Inc. Memory component with efficient write operations

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5570993A (en) * 1978-11-24 1980-05-28 Hitachi Ltd Memory circuit
US4791613A (en) * 1983-09-21 1988-12-13 Inmos Corporation Bit line and column circuitry used in a semiconductor memory
JPH0770222B2 (ja) * 1984-06-04 1995-07-31 株式会社日立製作所 Ｍｏｓスタテイツク型ｒａｍ
US4618785A (en) * 1984-09-06 1986-10-21 Thomson Components - Mostek Corporation CMOS sense amplifier with level shifter
EP0257912A3 (en) * 1986-08-29 1989-08-23 Kabushiki Kaisha Toshiba Static semiconductor memory device
US4961168A (en) * 1987-02-24 1990-10-02 Texas Instruments Incorporated Bipolar-CMOS static random access memory device with bit line bias control
JPH01119982A (ja) * 1987-10-31 1989-05-12 Toshiba Corp スタティック型ランダムアクセスメモリ
US4954992A (en) * 1987-12-24 1990-09-04 Mitsubishi Denki Kabushiki Kaisha Random access memory having separate read out and write in bus lines for reduced access time and operating method therefor
US4866674A (en) * 1988-02-16 1989-09-12 Texas Instruments Incorporated Bitline pull-up circuit for a BiCMOS read/write memory
JP2575449B2 (ja) * 1988-02-18 1997-01-22 株式会社東芝 半導体メモリ装置
KR900003884A (ko) * 1988-08-12 1990-03-27 미다 가쓰시게 대규모 반도체 집적회로 장치
JPH0766945B2 (ja) * 1988-09-06 1995-07-19 株式会社東芝 スタティック型メモリ
US5048838A (en) * 1989-03-15 1991-09-17 Bridgestone Corporation Three-piece solid golf ball
JPH03252988A (ja) * 1990-03-02 1991-11-12 Nec Corp ダイナミック型半導体メモリ
US5115411A (en) * 1990-06-06 1992-05-19 Ncr Corporation Dual port memory system
US5043943A (en) * 1990-06-18 1991-08-27 Motorola, Inc. Cache memory with a parity write control circuit
JPH0589687A (ja) * 1991-09-27 1993-04-09 Nec Corp 不揮発性半導体記憶装置
US5268863A (en) * 1992-07-06 1993-12-07 Motorola, Inc. Memory having a write enable controlled word line
KR950014255B1 (ko) * 1992-12-31 1995-11-23 현대전자산업주식회사 고속동작을 위한 데이타 패스 구조를 갖는 반도체 메모리소자

Also Published As

Publication number Publication date
US5500820A (en) 1996-03-19
EP0591850B1 (en) 1998-12-23
EP0591850A3 (en) 1994-12-21
DE69322725D1 (de) 1999-02-04
USRE36621E (en) 2000-03-21
JP2812097B2 (ja) 1998-10-15
EP0591850A2 (en) 1994-04-13
JPH06111575A (ja) 1994-04-22
DE69322725T2 (de) 1999-05-06
KR970000882B1 (ko) 1997-01-20

Similar Documents

Publication Publication Date Title
KR940007887A (ko) 반도체 메모리장치
US6703871B2 (en) Amplifier for use in semiconductor integrated circuits
KR970051296A (ko) 다수의 뱅크를 갖는 반도체 메모리 장치
US5844845A (en) Data read circuit for use in semiconductor storage apparatus of CMOS memory
KR20040022905A (ko) 글로벌 입출력(ｇｉｏ) 라인에 리피터를 구비하는 반도체메모리 장치
US5506522A (en) Data input/output line sensing circuit of a semiconductor integrated circuit
US5708607A (en) Data read circuit of a memory
EP0259862B1 (en) Semiconductor memory with improved write function
KR910010530A (ko) 램 테스트시 고속 기록회로
KR940009245B1 (ko) 다이내믹 ram의 판독회로
US5724299A (en) Multiport register file memory using small voltage swing for write operation
KR100195633B1 (ko) 출력하한값에 대한 리미트기능을 갖는 증폭회로 및 상보형 증폭 회로
KR950005171B1 (ko) 전류 미러 증폭회로 및 그의 구동 방법
EP0405411B1 (en) Semiconductor memory having improved data readout scheme
KR100492907B1 (ko) 글로벌 입출력 스킴을 변경한 메모리 소자
US6198650B1 (en) Semiconductor memory device and data output buffer thereof
KR100378683B1 (ko) 반도체 메모리 장치
KR100295657B1 (ko) 반도체메모리의데이터입출력회로
KR100390820B1 (ko) 고속의 데이터 전송을 위하여 글로벌 입출력 라인 버퍼를사용한 메모리
KR930018584A (ko) 워드선(Word line)구동회로와 이를 이용한 반도체 기억장치
JP2001319476A (ja) 半導体メモリ
EP0071989B1 (en) Memory device
KR100388225B1 (ko) 센서앰프 출력 조정회로
KR930001210A (ko) 비트 클리어 및 레지스터 초기화 기능을 갖는 반도체 기억 회로
KR100655067B1 (ko) 반도체 메모리 장치의 데이터 출력회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 17

EXPY Expiration of term