KR940004799A - 집적회로 구조물의 절연층내에 존재하는 홈에 저저항 알루미늄 플러그를 형성시키기 위한 방법 - Google Patents

집적회로 구조물의 절연층내에 존재하는 홈에 저저항 알루미늄 플러그를 형성시키기 위한 방법 Download PDF

Info

Publication number
KR940004799A
KR940004799A KR1019930015606A KR930015606A KR940004799A KR 940004799 A KR940004799 A KR 940004799A KR 1019930015606 A KR1019930015606 A KR 1019930015606A KR 930015606 A KR930015606 A KR 930015606A KR 940004799 A KR940004799 A KR 940004799A
Authority
KR
South Korea
Prior art keywords
aluminum
forming
insulating layer
layer
over
Prior art date
Application number
KR1019930015606A
Other languages
English (en)
Other versions
KR100303873B1 (ko
Inventor
눌만 자임
Original Assignee
제임스 조셉 드롱
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제임스 조셉 드롱, 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 제임스 조셉 드롱
Publication of KR940004799A publication Critical patent/KR940004799A/ko
Application granted granted Critical
Publication of KR100303873B1 publication Critical patent/KR100303873B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02697—Forming conducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명에 따른 방법은 홈(via)내에 알루미늄 플러그를 형성하도록 플러그를 알루미늄으로 채우게 될 다단계 증착에서 알루미늄층을 절연층위로 먼저 증착시킴으로써 집적회로 구조물의 절연층에 존재하는 홈내에 알루미늄 플러그를 형성시키는 단계와, 절연층의 표면위에 형성된 모든 추가의 알루미늄을 제거하는 단계와, 그리고 홈내의 알루미늄 플러그와 전기적으로 연결되는 절연층위로 무늬가 있는 하나 또는 그 이상의 전도성층을 형성하는 단계로 구성된다. 절연층 표면위에 형성되는 하나 또는 그 이상의 전도성층은 처음에 증착된 후에 제거되는 알루미늄 층보다 우수한 전기적 성질을 갖는 것으로 특징지워진다. 방벽층은 홈이 알루미늄으로 채워지기 전에 홈의 바닥에서 아래에 놓인 집적회로 구조물의 노출부분위로 먼저 형성될 것이다.

Description

집적회로 구조물의 절연층내에 존재하는 홈에 저 저항 알루미늄 플러그를 형성시키기 위한 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 홈을 알루미늄 플러그로 채우도록 알루미늄을 증착시키고 절연층위에 알루미늄층을 형성시킨 제1단계 이후의 집적회로 구조물의 수직 단면도,
제4도는 홈내에 알루미늄 플러그를 남겨놓은 상태에서 절연층위로 증착된 알루미늄층을 제거한 제2단계 이후의 집적회로 구조물의 수직단면도,
제5도는 홈내의 알루미늄 플러그와 전기적으로 접촉하고 있는 절연층위로 무늬 형성이 가능한 전도성층을 증착시킨 제3단계 이후의 집적회로 구조물의 수직단면도.

Claims (13)

  1. 집적회로 구조물의 절연층에 존재하는 홈(via)내에 낮은 저항성의 알루미늄 플러그를 형성시키고, 상기 알루미늄 플러그와 전기적으로 연결되는 상태로 상기 절연층위로 무늬가 있는 전도성층을 형성시키기 위한 방법으로서, 자체의 내부에 하나 또는 그이상의 홈을 갖는 상기 절연층을 상기 집적회로 구조물의 아래에 놓인 부분들로 제공하는 단계와, 상기 하나 또는 그이상의 홈을 알루미늄 플러그로 채우고 상기 절연층위로 알루미늄층을 형성시키기 위해서 상기 집적회로 구조물위로 충분한 알루미늄을 증착시키는 단계와, 상기 알루미늄 플러그를 상기 하나 또는 그 이상의 홈내에 남겨놓은 상태에서 상기 절연층의 표면으로부터 상기 알루미늄층을 제거하는 단계와, 그리고 상기 알루미늄 플러그와 전기적으로 연결되는 상태로 상기 절연층 및 상기 하나 또는 그 이상의 홈위로 하나 또는 그 이상의 무늬형성이 가능한 전도성층들을 형성시키는 단계를 포함하는 방법.
  2. 제1항에 있어서, 상기 하나 또는 그 이상의 무늬형성이 가능한 전도성 층을 상기 절연층위로 형성시키는 상기 단계가 350℃보다 낮은 온도에서 상기 절연층 위로 알루미늄층을 증착시키는 단계를 더 포함하는 방법.
  3. 제1항에 있어서, 상기 하나 또는 그 이상의 홈내에 상기 알루미늄 플러그를 형성하도록 상기 알루미늄을 증착시키는 상기 단계가 적어도 400℃의 알루미늄 증착온도를 이용하여 알루미늄을 증착시키는 단계를 더 포함하는 방법.
  4. 제3항에 있어서, 상기 절연층위로 상기 하나 또는 그 이상의 무늬형성이 가능한 전도성층들을 형성하는 상기 단계가 350℃보다 낮은 온도에서 상기 하나 또는 그 이상의 전도성층을 형성하는 단계를 더 포함하는 방법.
  5. 제3항에 있어서, 상기 절연층위로 상기 하나 또는 그 이상의 전도성 층을 형성시키는 상기 단계가 상기 절연층위로 적어도 2개의 무늬형성이 가능한 층을 형성하는 단계를 더 포함하는 방법.
  6. 제5항에 있어서, 상기 절연층위로 적어도 2개의 무늬형성이 가능한 전도성층을 형성하는 상기 단계가 350℃보다 낮은 온도에서 증착된 알루미늄으로 구성되는 상기 2개의 전도성층들중 적어도 하나의 층을 형성시키는 단계를 더 포함하는 방법.
  7. 제1항에 있어서, 상기 절연층위로 상기 하나 또는 그 이상의 무늬형성이 가능한 전도성층을 형성시키는 상기 단계가, 상기 절연층위로 제1전도성층을 형성시키는 단계와, 350℃보다 낮은 증착온도에서 상기 제1전도성층위로 알루미늄층을 증착시키는 단계와, 그리고 상기 알루미늄층위로 제3전도성층을 형성시키는 단계를 더 포함하는 방법.
  8. 제1항에 있어서, 상기 하나 또는 그 이상의 홈을 알루미늄 플러그로 채우고 상기 절연층위로 알루미늄층을 형성시키도록 상기 집적회로 구조물위로 충분한 알루미늄을 증착시키는 상기 단계가 적어도 450℃의 알루미늄 증착온도를 이용하는 단계를 더 포함하고 있으며, 상기 절연층위로 하나 또는 그 이상의 무늬형성이 가능한 전도성층을 형성시키는 상기 단계가 350℃보다 낮은 온도에서 상기 하나 또는 그 이상의 무늬형성이 가능한 전도성층을 형성시키는 단계를 더 포함하는 방법.
  9. 집적회로 구조물의 절연층에 존재하는 홈내에 낮은 저항성의 알루미늄 플러그를 형성시키고, 상기 알루미늄 플러그와 전기적으로 연결되는 상태로 상기 절연층위로 무늬가 있는 전도성층을 형성시키기 위한 방법으로서, 자체의 내부에 하나 또는 그이상의 홈을 갖는 상기 절연층을 상기 집적회로 구조물의 아래에 놓인 부분들로 제공하는 단계와, 상기 하나 또는 그이상의 홈을 알루미늄 플러그로 채우고 상기 절연층위로 알루미늄층을 형성시키기 위해서, 알루미늄 증착되는 적어도 일부분에 대하여 적어도 400℃ 또는 그 보다 높은 증착온도를 이용하여 상기 집적회로 구조물위로 충분한 알루미늄을 증착시키는 단계와, 상기 알루미늄 플러그를 상기 하나 또는 그 이상의 홈내에 남겨놓은 상태에서 상기 절연층의 표면으로부터 상기 알루미늄층을 제거하는 단계와, 그리고 상기 알루미늄 플러그와 전기적으로 연결되는 상태로 상기 절연층 및 상기 하나 또는 그 이상의 홈위로 하나 또는 그 이상의 무늬형성이 가능한 전도성층들을 형성시키는 단계를 포함하는 방법.
  10. 제9항에 있어서, 상기 하나 또는 그 이상의 무늬형성이 가능한 전도성 층을 상기 절연층위로 형성시키는 상기 단계가 350℃보다 낮은 온도에서 상기 절연층 위로 알루미늄층을 증착시키는 단계를 더 포함하는 방법.
  11. 제9항에 있어서, 상기 절연층위로 상기 하나 또는 그 이상의 무늬형성이 가능한 전도성층을 형성시키는 상기 단계가, 상기 절연층위로 제1전도성층을 형성시키는 단계와, 350℃보다 낮은 증착온도에서 상기 제1전도성층위로 알루미늄층을 증착시키는 단계와, 그리고 상기 알루미늄층위로 제3전도성층을 형성시키는 단계를 더 포함하는 방법.
  12. 제9항에 있어서, 상기 하나 또는 그이상의 무늬형성이 가능한 전도성 층을 상기 절연층위로 형성시키는 상기 단계가, 티타늄, 티타늄-텅스텐 및 질화티타늄으로 구성되는 그룹으로부터 선택된 제1전도성층을 상기 절연층위로 형성시키는 단계와, 350℃보다 낮은 증착온도에서 상기 제1전도성층위로 알루미늄층을 증착시키는 단계와, 그리고 티타늄 티타늄-텅스텐 및 질화티타늄으로 구성되는 그룹으로부터 선택된 제3전도성층을 상기 알루미늄층위로 형성시키는 단계를 더 포함하는 방법.
  13. 집적회로 구조물의 절연층에 존재하는 홈내에 낮은 저항성의 알루미늄 플러그를 형성시키고, 상기 알루미늄 플러그와 전기적으로 연결되는 상태로 상기 절연층위로 무늬가 있는 전도성층을 형성시키기 위한 방법으로서, 자체의 내부에 하나 또는 그 이상의 홈을 갖는 상기 절연층을 상기 집적회로 구조물의 아래에 놓인 부분들로 제공하는 단계와, 상기 하나 또는 그이상의 홈을 알루미늄 플러그로 채우고 상기 절연층위로 알루미늄층을 형성시키기 위해서, 알루미늄 증착되는 적어도 일부분에 대하여 적어도 400℃ 또는 그보다 높은 증착온도를 이용하여 상기 집적회로 구조물위로 충분한 알루미늄을 증착시키는 단계와, 상기 알루미늄 플러그를 상기 하나 또는 그 이상의 홈내에 남겨놓은 상태에서 상기 절연층의 표면으로부터 상기 알루미늄층을 제거하는 단계와, 그리고 상기 알루미늄 플러그와 전기적으로 연결되는 상태로 상기 절연층 및 상기 하나 또는 그 이상의 홈위로 하나 또는 그 이상의 무늬형성이 가능한 전도성층들을 형성시키는 단계로서, 357℃보다 낮은 온도에서 알루미늄층을 형성시키는 단계를 더 포함하는 단계로 구성되는 방법.
KR1019930015606A 1992-08-12 1993-08-12 집적회로구조물의하부패턴화된금속층과전기적으로연결되는비아에저저항성알루미늄플러그를형성하는방법 KR100303873B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/928,813 US5288665A (en) 1992-08-12 1992-08-12 Process for forming low resistance aluminum plug in via electrically connected to overlying patterned metal layer for integrated circuit structures
US07/928,813 1992-08-12
US7/928,813 1992-08-12

Publications (2)

Publication Number Publication Date
KR940004799A true KR940004799A (ko) 1994-03-16
KR100303873B1 KR100303873B1 (ko) 2001-11-30

Family

ID=25456812

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930015606A KR100303873B1 (ko) 1992-08-12 1993-08-12 집적회로구조물의하부패턴화된금속층과전기적으로연결되는비아에저저항성알루미늄플러그를형성하는방법

Country Status (4)

Country Link
US (1) US5288665A (ko)
EP (1) EP0586803A1 (ko)
JP (1) JP3053718B2 (ko)
KR (1) KR100303873B1 (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0608628A3 (en) * 1992-12-25 1995-01-18 Kawasaki Steel Co Method for manufacturing a semiconductor device having a multi-layer interconnection structure.
US5652180A (en) * 1993-06-28 1997-07-29 Kawasaki Steel Corporation Method of manufacturing semiconductor device with contact structure
US5776827A (en) * 1993-08-27 1998-07-07 Yamaha Corporation Wiring-forming method
JP3382357B2 (ja) * 1993-08-27 2003-03-04 ヤマハ株式会社 配線形成方法
JPH07130852A (ja) * 1993-11-02 1995-05-19 Sony Corp 金属配線材料の形成方法
EP0660393B1 (en) * 1993-12-23 2000-05-10 STMicroelectronics, Inc. Method and dielectric structure for facilitating overetching of metal without damage to inter-level dielectric
US6285082B1 (en) * 1995-01-03 2001-09-04 International Business Machines Corporation Soft metal conductor
JPH08191054A (ja) * 1995-01-10 1996-07-23 Kawasaki Steel Corp 半導体装置及びその製造方法
US6001729A (en) * 1995-01-10 1999-12-14 Kawasaki Steel Corporation Method of forming wiring structure for semiconductor device
JP3318813B2 (ja) * 1995-02-13 2002-08-26 ソニー株式会社 多層配線形成方法
US5658829A (en) * 1995-02-21 1997-08-19 Micron Technology, Inc. Semiconductor processing method of forming an electrically conductive contact plug
KR960042974A (ko) * 1995-05-23 1996-12-21
US5604155A (en) * 1995-07-17 1997-02-18 Winbond Electronics Corp. Al-based contact formation process using Ti glue layer to prevent nodule-induced bridging
US6355554B1 (en) 1995-07-20 2002-03-12 Samsung Electronics Co., Ltd. Methods of forming filled interconnections in microelectronic devices
US5904559A (en) * 1996-03-06 1999-05-18 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional contact or via structure with multiple sidewall contacts
US6309971B1 (en) 1996-08-01 2001-10-30 Cypress Semiconductor Corporation Hot metallization process
US5883002A (en) * 1996-08-29 1999-03-16 Winbond Electronics Corp. Method of forming contact profile by improving TEOS/BPSG selectivity for manufacturing a semiconductor device
US6156645A (en) * 1996-10-25 2000-12-05 Cypress Semiconductor Corporation Method of forming a metal layer on a substrate, including formation of wetting layer at a high temperature
US5985746A (en) * 1996-11-21 1999-11-16 Lsi Logic Corporation Process for forming self-aligned conductive plugs in multiple insulation levels in integrated circuit structures and resulting product
US5925225A (en) * 1997-03-27 1999-07-20 Applied Materials, Inc. Method of producing smooth titanium nitride films having low resistivity
TW460597B (en) 1997-03-27 2001-10-21 Applied Materials Inc A barrier layer structure for use in semiconductors and a method of producing an aluminum-comprising layer having a 111 crystal orientation
US6069072A (en) * 1997-04-28 2000-05-30 Texas Instruments Incorporated CVD tin barrier layer for reduced electromigration of aluminum plugs
US6387805B2 (en) * 1997-05-08 2002-05-14 Applied Materials, Inc. Copper alloy seed layer for copper metallization
KR19990004918A (ko) * 1997-06-30 1999-01-25 김영환 반도체 장치의 다층 금속 배선 형성방법
US5882399A (en) * 1997-08-23 1999-03-16 Applied Materials, Inc. Method of forming a barrier layer which enables a consistently highly oriented crystalline structure in a metallic interconnect
JP3381767B2 (ja) * 1997-09-22 2003-03-04 東京エレクトロン株式会社 成膜方法および半導体装置の製造方法
US5994213A (en) * 1998-02-09 1999-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Aluminum plug process
US6339026B1 (en) * 1998-04-24 2002-01-15 Micron Technology, Inc. Semiconductor processing methods of polishing aluminum-comprising layers
US6079100A (en) * 1998-05-12 2000-06-27 International Business Machines Corporation Method of making a printed circuit board having filled holes and fill member for use therewith
US6187667B1 (en) 1998-06-17 2001-02-13 Cypress Semiconductor Corp. Method of forming metal layer(s) and/or antireflective coating layer(s) on an integrated circuit
US6522010B2 (en) 1998-06-30 2003-02-18 Micron Technology, Inc. Semiconductor constructions comprising aluminum-containing layers
US6009620A (en) * 1998-07-15 2000-01-04 International Business Machines Corporation Method of making a printed circuit board having filled holes
US6187673B1 (en) 1998-09-03 2001-02-13 Micron Technology, Inc. Small grain size, conformal aluminum interconnects and method for their formation
JP2000150653A (ja) * 1998-09-04 2000-05-30 Seiko Epson Corp 半導体装置の製造方法
US6638856B1 (en) 1998-09-11 2003-10-28 Cypress Semiconductor Corporation Method of depositing metal onto a substrate
JP3533968B2 (ja) 1998-12-22 2004-06-07 セイコーエプソン株式会社 半導体装置の製造方法
US6352620B2 (en) 1999-06-28 2002-03-05 Applied Materials, Inc. Staged aluminum deposition process for filling vias
US6372645B1 (en) 1999-11-15 2002-04-16 Taiwan Semiconductor Manufacturing Company Methods to reduce metal bridges and line shorts in integrated circuits
US6627541B1 (en) * 1999-12-15 2003-09-30 Texas Instruments Incorporated Reflow method for construction of conductive vias
KR100326253B1 (ko) * 1999-12-28 2002-03-08 박종섭 반도체 소자의 캐패시터 형성방법
US6455427B1 (en) 1999-12-30 2002-09-24 Cypress Semiconductor Corp. Method for forming void-free metallization in an integrated circuit
US6969448B1 (en) 1999-12-30 2005-11-29 Cypress Semiconductor Corp. Method for forming a metallization structure in an integrated circuit
US7632729B2 (en) * 2006-09-27 2009-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Method for semiconductor device performance enhancement
KR101017043B1 (ko) * 2008-08-19 2011-02-23 매그나칩 반도체 유한회사 반도체 소자 및 그의 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0199030A3 (de) * 1985-04-11 1987-08-26 Siemens Aktiengesellschaft Verfahren zum Herstellen einer Mehrlagenverdrahtung von integrierten Halbleiterschaltungen mit mindestens einer aus einer Aluminiumlegierung bestehenden Leitbahnebene mit Kontaktlochauffüllung
US4619887A (en) * 1985-09-13 1986-10-28 Texas Instruments Incorporated Method of plating an interconnect metal onto a metal in VLSI devices
JPH01125847A (ja) * 1987-11-10 1989-05-18 Fujitsu Ltd 半導体装置およびその製造方法
US4879257A (en) * 1987-11-18 1989-11-07 Lsi Logic Corporation Planarization process
US5108951A (en) * 1990-11-05 1992-04-28 Sgs-Thomson Microelectronics, Inc. Method for forming a metal contact
JPH03185829A (ja) * 1989-12-15 1991-08-13 Hitachi Ltd 半導体集積回路装置及びその製造方法
US5026666A (en) * 1989-12-28 1991-06-25 At&T Bell Laboratories Method of making integrated circuits having a planarized dielectric
DE69130595T2 (de) * 1990-07-06 1999-05-27 Tsubouchi, Kazuo, Sendai, Miyagi Verfahren zur Herstellung einer Metallschicht
JPH04363024A (ja) * 1990-11-30 1992-12-15 Toshiba Corp 半導体装置の製造方法
US5124780A (en) * 1991-06-10 1992-06-23 Micron Technology, Inc. Conductive contact plug and a method of forming a conductive contact plug in an integrated circuit using laser planarization

Also Published As

Publication number Publication date
KR100303873B1 (ko) 2001-11-30
US5288665A (en) 1994-02-22
EP0586803A1 (en) 1994-03-16
JPH06168907A (ja) 1994-06-14
JP3053718B2 (ja) 2000-06-19

Similar Documents

Publication Publication Date Title
KR940004799A (ko) 집적회로 구조물의 절연층내에 존재하는 홈에 저저항 알루미늄 플러그를 형성시키기 위한 방법
KR950034792A (ko) 집적된 저밀도 유전체와의 상호 접속 구조
JP3778487B2 (ja) 金属キャパシタの形成方法
KR950034610A (ko) 전기적 접속부 제조 방법 및 반도체 디바이스
KR930018701A (ko) 피복된 상감(像嵌) 도선 또는 비아(Capped damascene line or via)를 기판상에 제조하는 방법
KR20010034203A (ko) 두개의 유기물 함유 재료층을 포함하는 전자 디바이스제조 방법
JP2004516679A5 (ko)
KR960026641A (ko) 선택적 질화물 및 산화물 에칭을 이용하는 플러그 스트랩 공정
US7479424B2 (en) Method for fabricating an integrated circuit comprising a three-dimensional capacitor
JP2006506806A5 (ko)
WO2006113158A3 (en) Mim capacitor and method of fabricating same
KR19980064089A (ko) 다공성 유전체 금속화 방법
KR890015376A (ko) 전자소자에 대한 전기적 접속방법
KR970018416A (ko) 도트 패턴이 없는 다중층 배선 구조를 갖는 반도체 집적회로장치 및 그 제조공정
EP0177105A3 (en) Method for providing a semiconductor device with planarized contacts
KR920010620A (ko) 다층 상호접속선을 위한 알루미늄 적층 접점/통로 형성방법
JP2003258107A5 (ko)
KR970072106A (ko) 최상단 전도 구조체의 오버에칭을 감소시키는 다층 구조체에서의 컨택트 개구들의 형성 방법
KR980005571A (ko) 반도체 소자의 플러그(Plug) 형성 방법
KR20010013492A (ko) 매설된 캐패시터를 배열하는 방법 및 이 방법에 따라배열된 매설된 캐패시터
KR100383760B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR970018396A (ko) 다층배선의 형성 방법
KR100234398B1 (ko) 반도체소자의 배선층 형성방법
KR940004729A (ko) 반도체 장치의 콘택형성방법
KR890013738A (ko) 집적회로 기판상의 소자들을 금속화층에 접속하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040701

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee