KR940004258Y1 - 재생(refresh) 기능을 갖는 중앙처리장치(CPU)의 프로그램 실행 속도 조절회로 - Google Patents

재생(refresh) 기능을 갖는 중앙처리장치(CPU)의 프로그램 실행 속도 조절회로 Download PDF

Info

Publication number
KR940004258Y1
KR940004258Y1 KR2019890002490U KR890002490U KR940004258Y1 KR 940004258 Y1 KR940004258 Y1 KR 940004258Y1 KR 2019890002490 U KR2019890002490 U KR 2019890002490U KR 890002490 U KR890002490 U KR 890002490U KR 940004258 Y1 KR940004258 Y1 KR 940004258Y1
Authority
KR
South Korea
Prior art keywords
circuit
nand
central processing
processing unit
ram
Prior art date
Application number
KR2019890002490U
Other languages
English (en)
Other versions
KR900017593U (ko
Inventor
김용덕
Original Assignee
대우전자 주식회사
김용원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대우전자 주식회사, 김용원 filed Critical 대우전자 주식회사
Priority to KR2019890002490U priority Critical patent/KR940004258Y1/ko
Publication of KR900017593U publication Critical patent/KR900017593U/ko
Application granted granted Critical
Publication of KR940004258Y1 publication Critical patent/KR940004258Y1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/28—Enhancement of operational speed, e.g. by using several microcontrol devices operating in parallel
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30029—Logical and Boolean instructions, e.g. XOR, NOT

Abstract

내용 없음.

Description

재생(refresh) 기능을 갖는 중앙처리장치(CPU)의 프로그램 실행 속도 조절회로
제1도는 본 고안의 회로도.
제2a도는 중앙처리 장치에 인가되는 본 고안의 출력 파형도, b도는 가변저항으로 펄스 폭을 조절한 파형도.
* 도면의 주요부분에 대한 부호의 설명
1 : R-C 발진회로 2 : 스트로브(Strove)회로
3 : 중앙처리장치(CPU) 4 : 재생카운터(refresh Counter)회로
R : 저항 VR : 가변저항
C : 콘덴서 NAND1-NAND2: 낸드회로
본 고안은 컴퓨터의 프로그램의 실행속도 조절 장치에 관한 것으로서, 특히 재생 기능을 갖는 중앙처리장치(CPU)를 사용하고(예를 들면Z80) 디 램(D RAM)을 시스템 기억 장치로 이용하는 컴퓨터 시스템에서 프로그램의 실행 속도를 조절하기 위한 것에 관한 것이다.
종래에 사용되는 컴퓨터의 프로그램 실행 속도를 변화시키는 과정에 있어서는 중앙처리장치(CPU)에 인가되는 클럭을 변화시키는 방법과 중앙처리장치(CPU)의 동작 시간을 지연시켜 주는 방법등이 일반적으로 많이 사용되고 있다.
그러나 전자의 경우 중앙처리장치에 수정 발진자를 2개 이상 사용하거나 하나의 발진회로로서 주파수를 분주하여 공급하여야 하므로 각각의 실행 속도는 몇개로 고정되어 연속적인 속도 변환이 불가능하게 된다.
또한 후자의 경우는 연속적인 속도 변환은 가능하지만 지연시간이 길어질 때에 Z 80의 경우는 D RAM에 인가되는 재생신호가(refresh Signal)출력되지 않기 때문에 D RAM에 기억된 내용이 사라질 위험이 있는 문제점이 발생되었던 것이다.
따라서 본 고안은 Z80을 중앙처리장치(CPU)로 사용하는 시스템에서 중앙처리장치(CPU)의 요구모드을 이용하여 버스 인식기간동안 D RAM에 기억된 내용이 소멸되지 않도록 재생 신호를 출력하는 재생 카운터 회로와 상기 카운터회로의 출력 시간을 설정하여 주는 로우 어드레스 스트로브(Row address strive)회로 그리고 프로그램의 실행 속도를 조절하기 위한 R-C 발진회로를 중앙처리 장치에 상호 연결함으로서 재생 기능을 갖는 중앙처리장치(CPU)를 사용하는 컴퓨터 및 모든 시스템에 프로그램 진행 속도를 조절할 수 있는 회로를 제공하여 신뢰성 향상에 기여하고자 하는데 본 고안의 목적이 있는 것이다.
이하 첨부된 도면에 의해 상세히 설명하면 다음과 같다.
제1도에서와 같이 전원(Vcc)단에 저항(R)을 통하여 낸드회로(NAND1)의 일측 단자에 연결하고 이의 출력을 가변저항(VR)을 거쳐 낸드회로(NAND1)의 타측 단자와 콘덴서(C)를 접속한 R-C 발진회로(1)를 구성하되, 상기 발진회로의 출력을 낸드회로(NAND2)를 통하여 중앙처리장치(3)의 요구모드단에 연결하며, D. RAM에 기억된 내용이 소멸되지 않도록 주소 버스에 기억재생 주소를 출력하는 재생 카운터회로(4)와 상기 재생 카운터 회로(4)에서 D. RAM에 인가되는 시간을 설정하여 주는 스트로브 회로(2)를 멀티플렉스회로에 접속하는 한편 스트로브회로(2)와 재생 카운터 회로(4)를 상호 연결하여서 된 것이다.
상기와 같은 구성으로 이루어진 본 고안의 작용 및 효과를 설명하면 다음과 같다.
먼저 전원(Vcc)이 R-C 발진회로(1)인 낸드회로(NAND1)의 일측단자에 인가되면 (즉 “하이(high)”신호)타측 단자에는 “로우”신호가 입력되고 따라서 최초의 낸드회로(NAND1)의 출력을 “하이”상태가 되나 가변저항(VR)에 의해 궤환되어 낸드회로(NAND1)의 양 단자에는 모두 “하이”가 인가되고 상기 낸드회로(NAND1)출력은 “로우”로 반전된다.
그러므로 R-C 발진회로(1)는 제2a도와 같은 발진 주파수를 출력하게 되면 낸드회로(NAND2)에 입력되어져 발진회로(1)의 출력 신호를 위상 반전시켜 중앙처리장치(3)의 요구모드단에 인가하게 된다.
중앙처리장치(3)의 요구모드단에 “로우”신호가 입력되면 중앙처리장치(3)에서는 버스 인식 신호를 “로우”신호로 출력하여 모드 데이타 버스(DATA BUS)들의 전송을 정지시키며, 이때에는 외부에 있는 프로세서(Precessor)가 이 버스(BUS)들을 제어할 수 있으며 이러한 상황에서 중앙처리장치(3)는 아무런 일도하지 않기 때문에 요구모드단자에 “로우”신호가 인가되는 시간만큼 중앙처리장치(3)는 동작을 멈추는 상태가 된다(즉 프로그램의 진행시 정지되는 것임).
한편 R-C 발진회로(1)에서 출력되는 “로우”신호가 낸드회로(NAND2)를 통하여 위상 반전되어 “하이”상태로 변환한 후 중앙처리장치(3)의 요구 모드에 입력되면 전술한 바와 반대로 중앙처리장치(3)에서 버스 인식신호는 “하이”로 반전 출력 되어져 모든 데이타 버스의 전송을 다시 진행 시키게 된다.
즉 R-C발진회로(1)의 출력이 “하이”가 될 때에는 프로그램 진행이 정지되고, “로우”신호가 출력될 경우는 프로그램 진행이 계속되도록 한 것이다.
또한 가변저항(VR)를 조절하여 발진 주파수의 폭을 가변시켜(제2b도) 프로그램 진행 속도를 조정할 수 있도록 되어 있다. 한편 프로그램 정지 시간이 길어질 경우 D. RAM에 기억된 내용이 소멸되는 것을 방지하기 위하여 재생 카운터회로(4)에서 주기적으로 D. RAM에 기억 재생 주소 신호를 인가하게 되는데 이러한 주기적 시간은 스트로브회로(2)에서 신호가 출력되어지는 시간과 동일하게 된다.
따라서 가변저항(VR)의 조절로 프로그램의 진행 속도가 늦어질 경우에 D. RAM의 내용이 소멸되지 않도록 된 것이다.
상기와 같이 작용하는 본 고안은 낸드회로(NAND1)와 가변저항(VR) 및 콘덴서(C)로 R-C 발진회로(1)를 구성하고 가변저항(VR)의 조절에 따라 진행 속도가 늦어질 경우에 발생할 수 있는 D RAM의 기억 내용의 소멸 방지를 위하여 스트로브 회로(2)와 재생 카운터회로(4)를 상호 연결함으로서 Z80을 중앙처리장치(3)로 사용하는 컴퓨터 시스템에서 프로그램의 진행 속도를 조절할 수 있게 하여 컴퓨터의 신뢰성 향상에 기여할 수 있는 유용한 고안인 것이다.

Claims (1)

  1. 중앙처리장치(3)의 D. RAM에 기억된 내용이 소멸되지 않도록 재생 신호를 출력하는 재생 카운터회로(4)와 상기 재생 카운터회로(4)에서 D. RAM에 인가되는 시간을 설정하여 주는 스트로브회로(2)를 D. RAM에 접속하는 한편 스트로브회로(2)와 재생 카운터회로(4)를 상호 연결하여서 된 통상의 컴퓨터 시스템에 있어서, 전원(Vcc)단에 저항(R)을 통하여 낸드회로(NAND1)의 일측단자에 연결하고 이의 출력을 가변저항(VR)을 거쳐 낸드회로(NAND1)의 타측단자와 콘덴서(C)를 접속한 R-C발진회로(1)를 구성하되, 상기 발진회로의 출력을 낸드회로(NAND2)를 통하여 중앙처리 장치(3)의 요구모드(BUS REQ)단에 연결한 것을 특징으로 하는 재생(refresh) 기능을 갖는 중앙처리(CPU)를 사용하는 컴퓨터 프로그램 실행속도 조절회로.
KR2019890002490U 1989-03-04 1989-03-04 재생(refresh) 기능을 갖는 중앙처리장치(CPU)의 프로그램 실행 속도 조절회로 KR940004258Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890002490U KR940004258Y1 (ko) 1989-03-04 1989-03-04 재생(refresh) 기능을 갖는 중앙처리장치(CPU)의 프로그램 실행 속도 조절회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890002490U KR940004258Y1 (ko) 1989-03-04 1989-03-04 재생(refresh) 기능을 갖는 중앙처리장치(CPU)의 프로그램 실행 속도 조절회로

Publications (2)

Publication Number Publication Date
KR900017593U KR900017593U (ko) 1990-10-05
KR940004258Y1 true KR940004258Y1 (ko) 1994-06-25

Family

ID=19284177

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890002490U KR940004258Y1 (ko) 1989-03-04 1989-03-04 재생(refresh) 기능을 갖는 중앙처리장치(CPU)의 프로그램 실행 속도 조절회로

Country Status (1)

Country Link
KR (1) KR940004258Y1 (ko)

Also Published As

Publication number Publication date
KR900017593U (ko) 1990-10-05

Similar Documents

Publication Publication Date Title
US7558133B2 (en) System and method for capturing data signals using a data strobe signal
US7355922B2 (en) Method and apparatus for initialization of read latency tracking circuit in high-speed DRAM
KR100354934B1 (ko) 데이터처리시스템및버스프로토콜구현방법
JPS5987695A (ja) 半導体記憶装置
US5648931A (en) High speed synchronous logic data latch apparatus
KR940004258Y1 (ko) 재생(refresh) 기능을 갖는 중앙처리장치(CPU)의 프로그램 실행 속도 조절회로
JP3250821B2 (ja) 改良された外部メモリアクセス制御システム
JPH0736825A (ja) 情報処理装置
JP2624388B2 (ja) Ｄｍａ装置
JPS584468A (ja) マイクロプロセツサシステム
JP2897787B2 (ja) エラスティックメモリ制御回路
KR100653972B1 (ko) 반도체메모리장치의 데이터 출력 제어 방법 및 장치
JPS6313193A (ja) 半導体記憶装置
JPH05128060A (ja) 情報処理装置
JPS63223854A (ja) セツトアツプタイム制御方式
JPH05334183A (ja) メモリアクセス制御方法およびメモリ制御装置
JPH07129462A (ja) メモリ制御装置
JPH09190691A (ja) 電源供給装置の動作制御回路
JP2615504B2 (ja) マイクロコントローラ
KR950003378Y1 (ko) 인터페이스 회로
JPS63276143A (ja) メモリアクセス応答回路
JPH0388059A (ja) バス・タイミング調整回路
JPS60211545A (ja) マイクロコンピユ−タ・システム
JPH0142010B2 (ko)
JPH02265096A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19990601

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee