KR940003102A

KR940003102A - 캐패시터 제조방법

Info

Publication number: KR940003102A
Application number: KR1019920013437A
Authority: KR
Inventors: 김환명
Original assignee: 문정환; 금성일렉트론주식회사
Priority date: 1992-07-27
Filing date: 1992-07-27
Publication date: 1994-02-19
Also published as: KR950008796B1

Abstract

본 발명은 유전체막을 통과하는 누설전류를 줄이고, 실제 유전체막의 두께를 감소시켜 정진용량을 증대시킨 캐패시터제조방법에 관한 것으로, 반도체기판의 소정부위에 캐패시터 저장전극을 도핑된 폴리실리콘으로 형성하고, 그위에 Ta₂O₅유전막을 부착시키며, 이 유전막 위에 캐패시터 플레이터전극이 될 TiN을 증착하여 캐패시터를 제조하는 방법에 있어서, 캐패시터의 플레이트전극용 TiN을 증착하기 전에 Ta₂O₅유전막을 고온의 N₂O 가스 분위기 하에서 열처리하는 것이며, 또한 반도체기판의 고정부위에 캐패시터의 저장전극을 도핑된 폴리실리콘으로 형성하고, 그 위에 Ta₂O₅유전막을 부착시키며, 이 유전막 위에 캐패시터 플레이트전극이 될 도핑된 폴리실린을 증착하여 캐패시터를 제조하는 방법에 있어서, Ta와 이온반경이 비슷하고 원자가가 1개 적은 GE⁴⁺이온을 Ta₂O₅막에 주입시키는 단계를 포함하여 이루어지는 것이다.

Description

캐패시터 제조방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제3도 및 제4도 : 본 발명의 방법을 설명하기 위한 도면

Claims

반도체기관의 소정부위에 캐패시터의 저장전극을 도핑된 폴리실리콘으로 형성하고, 그 위에 Ta₂O₅유전막을 부착시키며, 이 유전막 위해 캐패시터 플레이트전극이 될 TiN을 증착하여 캐패시터를 제조하는 방법에 있어서, 캐패시터의 플레이트전극용 TiN을 증착하기 전에 Ta₂O₅유전막을 고온의 N₂O 가스분위기하에서 열처리하는 것이 특징인 캐패시터 제조방법.
제1항에 있어서, Ta₂O₅의 열처리온도를 700∼950℃로 하는 것을 특징으로 하는 캐패시터 제조방법.
제2항에 있어서, Ta₂O₅의 열처리를 약 30분간 실시하는 것이 특징인 캐패시터 제조방법.
제2항에 있어서, Ta₂O₅의 열처리온도를 약 800℃로 하는 것이 특징인 캐페시터 제조방법.
반도체기판의 소정부위에 캐패시터의 저장전극을 도핑된 폴리실리콘으로 형성하고, 그 위에 Ta₂O₅유전막을 부착시키며, 이 유전막 의해 캐패시터 플레이트전극이 될 도핑된 폴리실리콘을 증착하여 캐패시터를 제조하는 방법에 있어서, Ta와 이온반경이 비슷하고 원자가가 1개 적은 Ge⁴⁺이온을 Ta₂O₅막에 주입시키는 단계를 포함하여 이루어지는 것이 특징인 캐페시터 제조방법.
제5항에 있어서, Ta₂O₅유전막 증착후 N₂O 가스분위기의 고온에서 열처리하는 공정을 실행하는 것이 특정인 캐패시터 제조방법.
제5항에 있어서, 캐패시터의 플레이트전극인 폴리실리콘에 상기 Ge⁴⁺이온을 주입하고, 열처리하여 Ta₂O₅막 속으로 상기 Ge⁴⁺이온이 확산되게 하는 것이 특징인 캐패시터 제조방법.
제5항에 있어서, 캐패시터의 저장전극인 폴리실리콘에 Ge⁴⁺이온을 주입하고 그 후 Ta₂O₅열처리공정에서 Ta₂O₅막 속으로 Ge⁴⁺이온이 확산되게 하는 것이 특징인 캐패시터 제조방법.
제7항에 있어서 Ge⁴⁺이온 대신 Si⁴⁺이온을 주입하는 것이 특징인 캐패시터 제조방법.
제7항에 있어서 Ge⁴⁺이온 대신 Y³⁺이온을 주입하는 것이 특징인 캐패시터 제조방법.
제8항에 있어서 Ge⁴⁺이온 대신 Si⁴⁺이온을 주입하는 것이 특징인 캐패시터 제조방법.
제8항에 있어서 Ge⁴⁺이온 대신 Y³⁺이온을 주입하는 것이 특징인 캐패시터 제조방법.
제6항에 있어서, Ta₂O₅의 열처리온도를 700∼950℃로 하는 것을 특징으로 하는 캐패시터 제조방법.
제13항에 있어서, Ta₂O₅의 열처리를 약 30분간 실시하는 것이 특징인 캐패시터 제조방법.
제5,6 혹은 7항에 있어서, Ta₂O₅막을 약 100Å증착후 N₂O 가스분위기 하에서 약 800℃정도로 약 30분간 열처리하고, 그 위에 도핑된 다결정 폴리실콘을 1500Å 정도 증착시키며, 그 위에서 Ge⁴⁺이온을 약 10¹³개/cm³되게 이온주입한 후, 약 800℃에서 10분정도 열처리하여 Ge⁴⁺이온이 Ta₂O₅막으로 확산되어 Ta와 일부치환되도록 하는 것이 특징인 캐패시터 제조방법.
제5,6 혹은 8항에 있어서, 반도체기판의 소정부위에 캐패시터의 저장전극을 도핑된 폴리실리콘으로 형성한 후, 그 위에서 Ge⁴⁺이온을 약 10¹³개/cm³되게 이온주입하고, Ta₂O₅막을 약 100Å증착후 N₂O가스분위기 하에서 약 800℃정도로 약 30분간 열처러하고, 그 위에 도핑된 다결정 폴리실리콘을 1500Å정도 증착시켜서, 산소에 의한 Ta₂O₅막의 결점보상(Defect Annealing)이 이루어짐과 동시에 Ge⁴⁺이온이 Ta₂O₅막으로 확산되어 Ta와 일부 치환되도록 하는 것이 특징인 캐패시터 제조방법.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.