KR930024281A - 중간전위 발생회로 - Google Patents

중간전위 발생회로 Download PDF

Info

Publication number
KR930024281A
KR930024281A KR1019930008453A KR930008453A KR930024281A KR 930024281 A KR930024281 A KR 930024281A KR 1019930008453 A KR1019930008453 A KR 1019930008453A KR 930008453 A KR930008453 A KR 930008453A KR 930024281 A KR930024281 A KR 930024281A
Authority
KR
South Korea
Prior art keywords
mos transistor
potential
source
gate
output node
Prior art date
Application number
KR1019930008453A
Other languages
English (en)
Other versions
KR970006075B1 (ko
Inventor
주니치 오까무라
Original Assignee
사또오 후미오
가부시기가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사또오 후미오, 가부시기가이샤 도시바 filed Critical 사또오 후미오
Publication of KR930024281A publication Critical patent/KR930024281A/ko
Application granted granted Critical
Publication of KR970006075B1 publication Critical patent/KR970006075B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/247Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00369Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Control Of Electrical Variables (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 부하 전류가 증가해도 출력전위의 설정전위로 부터의 변위를 작게하는 것을 목적으로 한다.
구동회로(20)에 있어서, 소스폴로어 접속되는 MOS트랜지스터(Q3,Q4)의 게이트에 바이어스 전위 발생회로(10)에서 발생되는 바이어스 전위(Vb1,Vb2)가 공급되고, 양 트랜지스터(Q3,Q4)에 흐르는 전류에 따른 값의 전압으로 각각 게이트가 제어되는 MOS트랜지스터(Q5,Q6)의 소스ㆍ드레인 간을 전압원(Vcc,Vss)각각과 출력노드(30)간에 삽입한 것을 특징으로 한다.

Description

중간전위 발생회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예의 회로도, 제2도는 상기 제1실시예의 회로를 설명하기 위한 것이고, 제10도에 도시하는 종래 회로의 일부를 추출해서 도시하는 회로도, 제3도는 상기 제1실시예의 회로를 도시하는 설명도이고, 제1도에 도시하는 실시예 회로의 일부를 추출해서 도시하는 회로도.

Claims (10)

  1. 제1의 전압원(Vcc)과, 중간전위를 출력하기 위한 출력 노드(30)와, 소스ㆍ드레인이 상기 제1의 전압원과 상기 출력 노드와의 사이에 삽입되고, 게이트에 소정의 바이어스 전위가 공급되는 제1도전형의 제1의 MOS트랜지스터(Q3)와, 소스ㆍ드레인이 상기 제1의 전압원과 상기 출력 노드 사이에 삽입되고, 상기 제1의 MOS트랜지스터에 흐르는 전류에 따른 전압으로 게이트가 제어되는 제2도전형의 제2의 MOS트랜지스터(Q5)를 구비한 것을 특징으로 하는 중간전위 발생회로.
  2. 제1 및 제2의 전압원(Vcc,Vss)과, 상기 제1 및 제2의 전압원 간의 값을 가지는 기준 전위가 설정되고, 이 기준 전위로 부터 일정 전위만 다른 바이어스 전위를 발생하는 바이어스 전위 발생회로(10)와, 중간전위를 출력하기 위한 출력노드(30)와, 소스ㆍ드레인이 상기 제1의 전압원과 상기 출력노드와의 사이에 삽입되고, 게이트에 상기 바이어스 전위가 공급되는 제1도전형의 제1의 MOS트랜지스터(Q3)와, 소스ㆍ드레인이 상기 제1의 전압원과 상기 출력노드 사이에 삽입되고, 상기 제1의 MOS트랜지스터에 흐르는 전류에 따른 전압으로 게이트가 제어되는 제2도전형의 제2의 MOS트랜지스터(Q5)를 구비하는 것을 특징으로 하는 중간전위 발생회로.
  3. 제2항에 있어서, 상기 기준전위와 상기 바이어스 전위의 차가, 상기 제1의 MOS 트랜지스터의 임계치와 동일하거나 또는 작은 것을 특징으로 하는 중간전위 발생회로.
  4. 제1 및 제2의 전압원(Vcc,Vss)과, 상기 제1 및 제2의 전압원 사이의 값을 가지는 기준전위가 설정되고, 이 기준전위로 부터 각각 일정 전위만 상이한 제1 및 제2의 바이어스 전위를 발생하는 바이어스 전위 발생회로(10)와, 중간전위를 출력하기 위한 출력 노드(30)와, 소스ㆍ드레인이 상기 제1의 전압원과 상기 출력노드 간에삽입되고, 게이트에 상기 제1의 바이어스 전위가 공급되는 제1도전형의 제1의 MOS트랜지스터(Q3)와, 소스ㆍ드레인이 상기 제1의 전압원과 상기 출력노드 간에 삽입되고, 상기 제1의 MOS트랜지스터에 흐르는 전류에 따른 전압으로 게이트가 제어되는 제2의 도전형의 제2의 MOS트랜지스터(Q5)와, 소스ㆍ드레인이 상기 제2의 전압원과 상기 출력노드 간에 삽입되고, 게이트에 상기 제2의 바이어스 전위가 공급되는 제2도전형의 제3의 MOS트랜지스터(Q4)와, 소스ㆍ드레인이 상기 제2의 전압원과 상기 출력노드 간에 삽입되고, 상기 제3의 MOS트랜지스터에 흐르는 전류에 따를 전압으로 게이트가 제어되는 제1도전형의 제4의MOS 트랜지스터(Q6)를 구비하는 것을 특징으로 하는 중간전위 발생회로.
  5. 제4항에 있어서, 상기 바이어스 전위 발생회로가, 상기 제1의 전압원과 상기 기준전위를 얻는 노드 사이에 삽입되어 다이오드 접속된 제1도전형의 제5의 MOS트랜지스터(Q1)와, 상기 제2의 전압원과 상기 기준전위를 얻는 노드 사이에 삽입된 다이오드 접속된 제2도전형의 제6의 MOS트랜지스터(Q2)를 구비한 것을 특징으로 하는 중간전위 발생회로.
  6. 제4항에 있어서, 상기 기준전위와 상기 제1의 바이어스 전위와의 차가 상기 제1의 MOS트랜지스터의 임계치와 동일하거나 또는 작게 구성되고, 상기 기준전위와 상기 제2의 바이어스 전위와의 차가 상기 제3의 MOS트랜지스터의 임계치와 동일하거나 또는 작게 구성되는 것을 특징으로 하는 중간전위 발생회로.
  7. 제4항에 있어서, 상기 제5의MOS트랜지스터의 임계치가 상기 제1의 MOS트랜지스터의 임계치와 동일하거나 작게 구성되고, 상기 제6의 MOS트랜지스터의 임계치가 상기 제3의 MOS트랜지스터의 임계차와 동일하거나 작게 구성되는 것을 특징으로 하는 중간 전위 발생회로.
  8. 제4항에 있어서, 상기 제5의 MOS트랜지스터의 게이트 길이가 상기 제1의 MOS트랜지스터의 게이트 길이와 동일하거나 작게 구성되고, 상기 제6의 MOS트랜지스터의 게이트 길이가 상기 제3의 MOS트랜지스터의 게이트 길이와 동일하거나 작게 구성되는 것을 특징으로 하는 중간전위 발생회로.
  9. 제4항에 있어서, 상기 제5의 MOS트랜지스터의 게이트의 폭이 상기 제1의 MOS 트랜지스터의 게이트 폭과 동일하거나 크게 구성되고, 상기 제6의 MOS트랜지스터의 게이트 폭이 상기 제3의 MOS트랜지스터의 게이트폭과 동일하거나 크게 구성된 것을 특징으로 하는 중간 전위 발생회로.
  10. 제1의 전압원(Vcc)과, 중간전위를 출력하기 위한 출력노드(30)와, 상기 제1의 전압원과 상기 출력노드간에 소스 폴로어 접속된 제1도전형의 제1의 MOS트랜지스터(Q3)와, 소스ㆍ드레인이 상기 제1의 전압원과 상기 출력 노드와의 사이에 삽입되고, 상기 제1의 MOS트랜지스터에 흐르는 전류에 따르는 전압을 게이트가 제어되는 제2도전형의 제2의 MOS 트랜지스터(Q5)를 구비한 것을 특징으로 하는 중간전위 발생회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930008453A 1992-05-22 1993-05-18 중간전위 발생회로 KR970006075B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-130980 1992-05-22
JP13098092A JP3381937B2 (ja) 1992-05-22 1992-05-22 中間電位発生回路

Publications (2)

Publication Number Publication Date
KR930024281A true KR930024281A (ko) 1993-12-22
KR970006075B1 KR970006075B1 (ko) 1997-04-23

Family

ID=15047103

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930008453A KR970006075B1 (ko) 1992-05-22 1993-05-18 중간전위 발생회로

Country Status (3)

Country Link
US (2) US5528130A (ko)
JP (1) JP3381937B2 (ko)
KR (1) KR970006075B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3381937B2 (ja) * 1992-05-22 2003-03-04 株式会社東芝 中間電位発生回路
JPH0793977A (ja) * 1993-04-26 1995-04-07 Samsung Electron Co Ltd 半導体メモリ装置の中間電圧発生回路
JP3207680B2 (ja) * 1994-08-30 2001-09-10 株式会社東芝 半導体集積回路
JPH09162713A (ja) * 1995-12-11 1997-06-20 Mitsubishi Electric Corp 半導体集積回路
DE19621110C1 (de) * 1996-05-24 1997-06-12 Siemens Ag Ein-/Ausschaltbare Schaltungsanordnung zur Erzeugung eines Referenzpotentials
US6137347A (en) * 1998-11-04 2000-10-24 Motorola, Ltd. Mid supply reference generator
KR20010071726A (ko) * 1999-05-06 2001-07-31 요트.게.아. 롤페즈 회로장치와 이 회로장치를 구비한 광학 판독/기록장치
FR2797118B1 (fr) * 1999-07-30 2001-09-14 St Microelectronics Sa Dispositif de commande d'un commutateur haute tension de type translateur
US6771113B1 (en) * 2002-02-06 2004-08-03 Lsi Logic Corporation Five volt tolerant and fail safe input scheme using source follower configuration
EP1607754A1 (en) * 2004-06-14 2005-12-21 Dialog Semiconductor GmbH Circuit for monitoring a load current
JP5008367B2 (ja) * 2005-09-29 2012-08-22 エスケーハイニックス株式会社 電圧発生装置
EP2062110A1 (en) * 2006-06-26 2009-05-27 Nxp B.V. A constant voltage generating device
US8736264B2 (en) * 2012-01-23 2014-05-27 Vista Clara Inc. NMR logging apparatus
US9755628B2 (en) * 2016-01-07 2017-09-05 Delta Electronics, Inc. Driving circuit, converter and driving method
US10725491B2 (en) * 2018-12-05 2020-07-28 Texas Instruments Incorporated Methods and apparatus to correct gate bias for a diode-connected transistor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4663584B1 (en) * 1985-06-10 1996-05-21 Toshiba Kk Intermediate potential generation circuit
JP2509596B2 (ja) * 1987-01-14 1996-06-19 株式会社東芝 中間電位生成回路
JPH0690655B2 (ja) * 1987-12-18 1994-11-14 株式会社東芝 中間電位発生回路
JP3381937B2 (ja) * 1992-05-22 2003-03-04 株式会社東芝 中間電位発生回路

Also Published As

Publication number Publication date
US5712556A (en) 1998-01-27
JPH05327455A (ja) 1993-12-10
US5528130A (en) 1996-06-18
KR970006075B1 (ko) 1997-04-23
JP3381937B2 (ja) 2003-03-04

Similar Documents

Publication Publication Date Title
US4471292A (en) MOS Current mirror with high impedance output
US4506168A (en) Schmitt trigger circuit
KR950007292A (ko) 저소비 전류로 동작하는 파워-온 신호 발생 회로
KR930024281A (ko) 중간전위 발생회로
KR930020835A (ko) 증가-공핍 모드 캐스코드(cascode) 전류 미러
KR900001131A (ko) 반도체 집적회로의 출력회로
KR970051145A (ko) 전위 발생회로
KR900002566A (ko) 버퍼회로
KR930003522A (ko) 슬루우레이트 스피드엎 회로
KR940008260A (ko) 집적 버퍼회로
KR860008652A (ko) 평형 차동 증폭기
KR970060220A (ko) 부하 변동에 대해 출력 레벨을 안정하게 유지할 수 있는 내부 전원 회로를 구비한 반도체 집적 회로 장치
KR970008162A (ko) 저소비전력의 내부전원회로
KR930009245A (ko) 리셋기능을 가지는 고속 임계치(문턱값) 교차 검출기
JP2885177B2 (ja) 電源モニタ回路
US5212440A (en) Quick response CMOS voltage reference circuit
KR940020189A (ko) 캐스코드 전류 미러가 포함된 집적 회로
KR910019310A (ko) 기준전압 발생회로
KR900001026A (ko) 반도체회로 및 그것을 사용한 신호처리 시스템
KR840008091A (ko) Mos트랜지스터 증폭기
KR840005946A (ko) 차동증폭 회로
KR940012851A (ko) 차동 전류원 회로
KR970013649A (ko) 전압/전류 변환기, 전압/전류 변환기의 집적 회로 및 전압 신호를 전류신호로 변환하는 방법
JPH0794988A (ja) Mos型半導体クランプ回路
KR900011132A (ko) 전류미러(current mirror)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090626

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee