KR930024127A - 프로그램가능한 집적회로를 진단하는 방법 및 장치 - Google Patents

프로그램가능한 집적회로를 진단하는 방법 및 장치 Download PDF

Info

Publication number
KR930024127A
KR930024127A KR1019930007544A KR930007544A KR930024127A KR 930024127 A KR930024127 A KR 930024127A KR 1019930007544 A KR1019930007544 A KR 1019930007544A KR 930007544 A KR930007544 A KR 930007544A KR 930024127 A KR930024127 A KR 930024127A
Authority
KR
South Korea
Prior art keywords
integrated circuit
signal
output
gate
combinational logic
Prior art date
Application number
KR1019930007544A
Other languages
English (en)
Inventor
제이. 러날듀 토마스
느가이 필립
Original Assignee
미키오 이시마루
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미키오 이시마루, 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 미키오 이시마루
Publication of KR930024127A publication Critical patent/KR930024127A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 조합논리회로가 실시간전단신호를 전용출력핀까지 제공하도록 하기 위해 다수의 노드와 2진 게이트 신호의 프로그램세트를 연결함으로써 집적출력핀의 내부에 있는 노드에 대한 진단정보를 프로그램적으로 제공하기 위한 방법 및 장치에 관한 것이다.

Description

프로그램가능한 집적회로를 진단하는 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 AND 및 OR 진단레지스터를 프로그램하기 위한 일례를 나타낸 블럭도, 제2도는 진단채널에 의한 일실시예의 회도를 도시한 블럭도, 제3A도는 제2도의 “합의 곱 항”프로그램 가능한 AND게이트부를 도시한 개략도, 제3B도는 제2도의 “곱의 곱 합”프로그램 가능한 OR 게이트부를 도시한 개략도.

Claims (11)

  1. 집적회로로부터 칩내의 조합논리회로까지 상이한 노드에서 나온 다수의 신호(m)를 연결하는 단계와, 상기 다수의 노드로 상기 조합논리회로까지 동일한 수(m)의 선택된 2진 게이트신호를 연결하는 단계와, 상기 다수의 신호로부터 실시간신호를 발생하기 위해 상기 선택된 2진 게이트신호에 따라 상기 조합논리안에서 상이한 노드에서 나온 상기 다수의 신호를 게이팅하는 단계 및, 상기 실시간 신호로부터 유도되어 전용출력핀상에서 제공되는 상기 출력신호를 제공하는 단계등으로 구성함을 특징으로 하는 전용칩 출력핀상에 진단정보를 제공하는 집적회로칩 방법.
  2. 제1항에 있어서, 동일한 수의 선태된 2진 게이트신호를 연결하는 상기 단계는 선택된 2진 워드를 갖춘 물리적 레지스터를 로드시켜 상기 선택된 2진 게이트신호의 상태를 프로그램하는 단계를 포함하며, 상기 물리적 레지스터의 각 단계는 상기 조합논리회로와 연결되어 있음을 특징으로 하는 집적회로 칩 방법.
  3. 제2항에 있어서, 상기 조합논리회로는 합의 곱 동작인 논리 AND를 포함함을 특징으로 하는 집적회로 칩방법.
  4. 제3항에 있어서, 상기 실시간 신호로부터 유도되어 출력신호를 제공하는 상기 단계는 상기 실시간 신호를 연장할 수 있는지 어떤지를 제어하기 위한 선택된 비트로서 물리적 레지스터의 상태를 프로그램하는 단계를 포함함을 특징으로 하는 집적회로 칩 방법.
  5. 제4항에 있어서, 상기 다수의 신호를 게이팅하는 단계는 곱의 합동작인 논리 OR를 포함함을 특징으로 하는 집적회로 칩 방법.
  6. 집적회로 사용자가 상기 장치에 의해 제공된 정보를 선택하여 상기 IC의 m 모드를 영구히 연결하는 조합논리 회로를 포함하는 상기 IC의 전용 핀 출력으로 상기 IC내의 상기 조합논리에 제공하는 수단과, 상기 조합논리회로에 단단히 배선된 출력을 구비한 m프로그램 가능 레지스터 스테이지와, 상기 기기에 의해 제공된 진당정보를 선택하기 위해 CPU를 거쳐 상기 m프로그래머블 레지스터 스테이지를 프로그램하며, CPU를 거쳐 임의의 선택된 비트패턴을 상기 m프로그래머블 레지스터 단계안에서 로드하는 수단을 포함하는 수단과, 상기 조랍논리회로안에서 논리신호를 발생하는 수단과, 상기 논리신호에서 유도된 출력신호를 발생하는 상기 출력신호를 상기 전용핀 출력과 결합하는 수단등으로 구성되는 것을 특징으로 하는 집적회로장치.
  7. 제6항에 있어서, 상기 조합논리회로는 각기 두개의 입력을 구비한 다수의 AND게이트를 포함함을 특징으로 하는 집적회로장치.
  8. 제7항에 있어서, 상기 AND게이트 각각의 하나의 입력은 상기 입력중 하나로 상기 m모드중 하나에 연결되며, 상기 AND게이트 입력중 다른 하나는 상기 m프로그램 가능한 레지스터 스테이지중 다른 하나에 연결됨을 특징으로 하는 집적회로장치.
  9. 제8항에 있어서, 상기 조합논리회로는 각기 두개의 입력을, 구비한 다수의 OR게이트를 포함함을 특징으로 하는 집적회로장치.
  10. 제8항에 있어서, XOR 게이트를 포함하며, 상기 m AND게이트 출력 각각은 상기 XOR 게이트에 연결됨을 특징으로 하는 집적회로장치.
  11. 제10항에 있어서, 펄스 스트레쳐를 포함하며, 상기 XOR게이트 출력은 상기 전용진단 출력핀상으로 가시의 빛을 명멸해 신호를 보내는 출력신호를 제공하는 상기 펄스 스트레쳐와 연결됨을 특징으로 하는 집적회로장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930007544A 1992-05-01 1993-05-01 프로그램가능한 집적회로를 진단하는 방법 및 장치 KR930024127A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/877,566 US5479649A (en) 1992-05-01 1992-05-01 Method and apparatus for forming a logical combination of signals from diagnostic nodes in an IC chip for passive observation at a dedicated diagnostic pin
US7/877,566 1992-05-01

Publications (1)

Publication Number Publication Date
KR930024127A true KR930024127A (ko) 1993-12-22

Family

ID=25370240

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930007544A KR930024127A (ko) 1992-05-01 1993-05-01 프로그램가능한 집적회로를 진단하는 방법 및 장치

Country Status (4)

Country Link
US (1) US5479649A (ko)
EP (1) EP0568330A3 (ko)
JP (1) JPH0634718A (ko)
KR (1) KR930024127A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0540730A (ja) * 1991-08-06 1993-02-19 Mitsubishi Electric Corp マイクロコンピユータ
JP2845155B2 (ja) * 1995-02-07 1999-01-13 日本電気株式会社 シングルチップマイクロコンピュータのエミュレーションチップ
KR100247012B1 (ko) * 1997-05-15 2000-03-15 윤종용 통신시스템의 상태정보 수집 및 제어장치
US6968545B1 (en) * 2000-09-11 2005-11-22 Agilent Technologies, Inc. Method and apparatus for no-latency conditional branching
JP2003244132A (ja) * 2002-02-18 2003-08-29 Mitsubishi Electric Corp スクランブラおよびデスクランブラ
KR100751534B1 (ko) * 2007-04-17 2007-08-22 (주)다산컨설턴트 연속 침전여과형 초기우수 처리장치

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3825901A (en) * 1972-11-09 1974-07-23 Ibm Integrated diagnostic tool
JPS5483341A (en) * 1977-12-15 1979-07-03 Nec Corp Digital integrated circuit
JPS5853774B2 (ja) * 1978-12-29 1983-12-01 株式会社日立製作所 情報処理装置
IN155448B (ko) * 1980-03-19 1985-02-02 Int Computers Ltd
US4371952A (en) * 1981-05-06 1983-02-01 Ncr Corporation Diagnostic circuitry for isolating a faulty subsystem in a data processing system
JPS58146834A (ja) * 1982-02-24 1983-09-01 Sumitomo Metal Ind Ltd 炉体耐火物状態の推定方法
JPS6013266A (ja) * 1983-07-04 1985-01-23 Hitachi Ltd 診断容易化回路
US4758747A (en) * 1986-05-30 1988-07-19 Advanced Micro Devices, Inc. Programmable logic device with buried registers selectively multiplexed with output registers to ports, and preload circuitry therefor
ATE128291T1 (de) * 1985-12-06 1995-10-15 Advanced Micro Devices Inc Programmierbare logische schaltung mit konfigurierbarer freigabe des ausgangs.
US4703484A (en) * 1985-12-19 1987-10-27 Harris Corporation Programmable integrated circuit fault detection apparatus
US4755967A (en) * 1986-03-21 1988-07-05 Monolithic Memories, Inc. Programmable synchronous sequential state machine or sequencer having decision variable input mapping circuit responsive to feedback signals
US4752729A (en) * 1986-07-01 1988-06-21 Texas Instruments Incorporated Test circuit for VSLI integrated circuits
US5012180A (en) * 1988-05-17 1991-04-30 Zilog, Inc. System for testing internal nodes
US4975641A (en) * 1988-07-14 1990-12-04 Sharp Kabushiki Kaisha Integrated circuit and method for testing the integrated circuit
US4995038A (en) * 1988-07-28 1991-02-19 Digital Equipment Corporation Finding faults in circuit boards
CN1045655A (zh) * 1988-11-23 1990-09-26 约翰弗兰克制造公司 系统自动诊断的内核测试接口和方法
US5157781A (en) * 1990-01-02 1992-10-20 Motorola, Inc. Data processor test architecture
US5030904A (en) * 1990-02-13 1991-07-09 Hewlett-Packard Company Diagnostic system for integrated circuits using existing pads
US5253255A (en) * 1990-11-02 1993-10-12 Intel Corporation Scan mechanism for monitoring the state of internal signals of a VLSI microprocessor chip
US5144230A (en) * 1990-11-26 1992-09-01 The Boeing Company Method and system for testing integrated circuits by cycle stealing

Also Published As

Publication number Publication date
EP0568330A3 (en) 1997-12-03
US5479649A (en) 1995-12-26
JPH0634718A (ja) 1994-02-10
EP0568330A2 (en) 1993-11-03

Similar Documents

Publication Publication Date Title
US6717433B2 (en) Reconfigurable integrated circuit with integrated debugging facilities and scalable programmable interconnect
DE3579314D1 (de) Integrierte schaltungen.
ATE381051T1 (de) Verfahren und vorrichtung zur kopplung von signalen zwischen zwei schaltungen, in verschiedenen taktbereichen arbeitend
ATE79992T1 (de) Programmierbare makrozelle mit eprom- oder eeprom-transistoren zur steuerung der architektur in programmierbaren logischen schaltungen.
KR950004747A (ko) 경계 검색 셀 및 전자 장치의 내부 논리 블럭과 전자 장치 사이의 신호 통로를 제어하는 방법
JPS5832780B2 (ja) テスト可能な大規模集積回路チップ
KR940025183A (ko) 액티브-레벨로 배치가능한 핀을 갖는 집적회로 및 그 배치 방법
KR870005515A (ko) 프로그램식 논리 장치
JPS60168243A (ja) テスト装置
US5184067A (en) Signature compression circuit
KR930024127A (ko) 프로그램가능한 집적회로를 진단하는 방법 및 장치
JPS6156903B2 (ko)
KR960003102A (ko) 고속 동기 논리 데이타 래치 장치
US5023485A (en) Method and circuitry for testing a programmable logic device
US5657328A (en) Scan design with expanded access capability
KR930000957A (ko) 응답 신호 컴팩트 방법 및 장치
US4193539A (en) Signal generator
KR970705760A (ko) 클럭 신호의 논리적인 결합에 의한 전자회로 테스팅 방법, 및 이러한 테스팅용 장치를 구비한 전자회로(A method for testing an electronic circuit by logically combining clock signals, and an electronic circuit provided with facilities for such testing)
KR960024426A (ko) 마이크로 컨트롤러의 테스트회로
KR970019083A (ko) 업/다운 카운터
KR910001928A (ko) 집적 반도체 회로의 식별을 위한 회로
RU1805471C (ru) Устройство дл контрол логических блоков
SU1667041A1 (ru) Устройство дл ввода информации
JPS6142933A (ja) 論理集積回路
SU1462323A1 (ru) Устройство формировани контрольных кодов

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee