SU1462323A1 - Устройство формировани контрольных кодов - Google Patents
Устройство формировани контрольных кодов Download PDFInfo
- Publication number
- SU1462323A1 SU1462323A1 SU864151108A SU4151108A SU1462323A1 SU 1462323 A1 SU1462323 A1 SU 1462323A1 SU 864151108 A SU864151108 A SU 864151108A SU 4151108 A SU4151108 A SU 4151108A SU 1462323 A1 SU1462323 A1 SU 1462323A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- counter
- block
- register
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Изобретение относитс к контрольно-измерительной технике и может быть использовано дл функционального контрол больших интегр§ль- ных схем. Цель - расширение функциональных возможностей за счет увеличени частоты формировани контрольных кодов. Устройство содержит первый счетчик I, блок 2 сравнени , элемент И 3, мульт$тлвксор 4, регистр 5, блок пам ти 6, блок 7 суммировани с единицей, вход 8 задани начальных состо ний, блок 9 операционных регистров, блоки пам ти 10-12, счетчик 13. 2 ил.
Description
ФмЛ
Claims (1)
- Формула изобретенияУстройство формирования контроль35 ных кодов, содержащее' мультиплексор, регистр, первый блок памяти, элемент И, первый счетчик, блок операционных регистров, блок суммирования с единицей, блок сравнения, причем устано- 4θ вочный вход регистра объединен с информационным входом первого блока памяти и блока операционных регистров и подключен к входу задания начальных состояний устройства, выход 4д регистра соединен с входом блока суммирования с единицей и с адресным входом первого блока памяти, выход которого соединен с информационным входом блока операционных регистров, выход каждого является выходом контрольных кодов устройства, выход блока суммирования с единицей соединен с первым информационным входом мультиплексора, выход которого соединен с информационным входом регистра, отличающее с*я тем, что, с целью расширения функциональных возможностей устройства за счет увеличения частоты формирования контрольных кодов, в него введены второй, третий и четвертый блоки памяти, элемент задержки и второй счетчик, причем тактовый вход регистра соединен с счетным входом первого счетчика, входом элемента задержки и подключей к входу синхронизации устройства, вход записи первого счетчика соединен с счетным входом второго счетчика и подключен к выходу элемента И, первый вход которого соединен с входом режима работы первого счетчика, с первым управляющим входом мультиплексора и подключей к выходу блока сравнения, первый информационный вход которого соединен с выходом второго блока памяти, адресный вход которого объединен с адресными входами третьего и четвертого блоков памяти и подключен к выходу второго счетчика, входы задания начальных состояний второго, третьего и четвертого счетчиков объединены и подключены к входу задания начальных состояний устройства, выход переполнения первого счетчика соединен с вторым входом элемента И и с вторым управляющим входом мультиплексора, второй информационный вход которого соединен с выходом четвертого блока памяти, выход третьего блока памяти соединен с информационным входом первого счетчика, второй информационный вход блока сравнения соединен с выходом регистра, выход элемента задержки соединен с тактовым входом блока операционных регистров.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU864151108A SU1462323A1 (ru) | 1986-08-15 | 1986-08-15 | Устройство формировани контрольных кодов |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU864151108A SU1462323A1 (ru) | 1986-08-15 | 1986-08-15 | Устройство формировани контрольных кодов |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1462323A1 true SU1462323A1 (ru) | 1989-02-28 |
Family
ID=21268985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU864151108A SU1462323A1 (ru) | 1986-08-15 | 1986-08-15 | Устройство формировани контрольных кодов |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1462323A1 (ru) |
-
1986
- 1986-08-15 SU SU864151108A patent/SU1462323A1/ru active
Non-Patent Citations (1)
| Title |
|---|
| . Авторское свидетельство СССР № 651351, кл. G 06 F 15/46, 1979. Электронна технийа. Сер. 7, Технологи , организаци гфоиэводства и оборудование, 198I, вып.13(813), с. 18, рис. 7. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5117380A (en) | Random number generator driven by independent clock pulses asynchronously with system clock pulses | |
| US5327019A (en) | Double edge single data flip-flop circuitry | |
| KR890017866A (ko) | 필터회로 | |
| US6185691B1 (en) | Clock generation | |
| SU1462323A1 (ru) | Устройство формировани контрольных кодов | |
| NO880631L (no) | Forutseende terminalteller. | |
| KR19990029006A (ko) | 확장 칩 선택 리셋 장치 및 방법 | |
| KR970705760A (ko) | 클럭 신호의 논리적인 결합에 의한 전자회로 테스팅 방법, 및 이러한 테스팅용 장치를 구비한 전자회로(A method for testing an electronic circuit by logically combining clock signals, and an electronic circuit provided with facilities for such testing) | |
| JP2632512B2 (ja) | 半導体集積回路 | |
| JP2984429B2 (ja) | 半導体集積回路 | |
| SU731592A1 (ru) | Распределитель импульсов | |
| JPS6160456B2 (ru) | ||
| JP2565189B2 (ja) | 信号処理回路 | |
| SU1674151A1 (ru) | Генератор перестановок | |
| JPS59111420A (ja) | タイマ・カウンタ | |
| JPH01319321A (ja) | デジタル周波数逓倍回路 | |
| US4621370A (en) | Binary synchronous count and clear bit-slice module | |
| SU743199A1 (ru) | Распределитель импульсов | |
| SU1720157A1 (ru) | Счетчик импульсов в максимальных кодах Фибоначчи | |
| SU1113789A1 (ru) | Устройство дл ввода информации | |
| SU1406589A1 (ru) | Устройство дл ввода информации | |
| SU1458857A1 (ru) | Электронный таймер | |
| SU395989A1 (ru) | Накапливающий двоичный счетчик | |
| SU1037234A1 (ru) | Устройство дл ввода информации | |
| SU1390612A1 (ru) | Устройство дл контрол вычислительных машин |