KR930022376A - 불휘발성 반도체 기억장치, 그의 제조방법 및 시험방법 - Google Patents

불휘발성 반도체 기억장치, 그의 제조방법 및 시험방법 Download PDF

Info

Publication number
KR930022376A
KR930022376A KR1019930005551A KR930005551A KR930022376A KR 930022376 A KR930022376 A KR 930022376A KR 1019930005551 A KR1019930005551 A KR 1019930005551A KR 930005551 A KR930005551 A KR 930005551A KR 930022376 A KR930022376 A KR 930022376A
Authority
KR
South Korea
Prior art keywords
memory
memory device
nonvolatile semiconductor
semiconductor memory
array
Prior art date
Application number
KR1019930005551A
Other languages
English (en)
Other versions
KR960000617B1 (ko
Inventor
겐지 노구지
Original Assignee
기다오까 다까시
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기다오까 다까시, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 기다오까 다까시
Publication of KR930022376A publication Critical patent/KR930022376A/ko
Application granted granted Critical
Publication of KR960000617B1 publication Critical patent/KR960000617B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/81—Threshold
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS

Abstract

웨이퍼레벨의 시험중에 과잉소거에 의해 불량품으로 판별된 베어칩상태의 기억장치를, 그 과잉소거메모리셀의 존재를 표시하는 정보를 불휘발적 또한 판독가능한 태양으로 식별 메모리회로(1)에 기억하고, 그후 자외선등의 에너지선조사에 의해 메모리셀어레이의 메모리셀을 전기적으로 중성상태의 소거상태로 복귀되게 한다. 이 자외선등의 에너지선에 의해 소거된 칩은 OTPROM으로서 어셈블링되어 시험된다. 이때, 메모리셀에의 데이터의 기록 및 소거를 제어하기 위한 기록/소거 제어회로(2)는 메모리회로(1)JC 격납된 정보에 따라 동작금지상태로 된다. 불량품이 일회프로그램기능 메모리장치로서 과잉소거된 메모리셀의 존재때문에 불량으로 판별되는 프레쉬메모리의 사용에 의해 생산되는 율을 저감하는 것이 가능하다.

Description

불휘발성 반도체 기억장치, 그의 제조방법 및 시험방법.
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예에 의한 불휘발성 반도체 기억 장치의 전체구성을 표시하는 도면.
제2도는 메모리장치가 최종산물로서 완성될때까지 본 발명의 불휘발성 반도체 기억장치의 제품의 프로를 표시하는 프로챠트.
제3도는 본 발명에서 과잉소거상태의 메모리셀을 전기적으로 중성인 소거상태로 복귀하는 방법의 설명을 표시하는 도면.
제4도는 제1도에 표시하는 프레쉬/OPT식별 메모리회로(1) 에 포함되는 UPROM셀의 구조를 개략적으로 표시하는 도면.
제5도는 제1도에 표시하는 프레쉬/OPT식별 메모리회로와 메모리 판독회로의 구체적 구성예를 표시하는 도면.
제6도는 제1도에 표시하는 프레쉬/OPT Vpp스위칭회로의 구체적 구성을 표시하는 도면.

Claims (12)

  1. 프로팅게이트형 트랜지스터로 구성되는 각 복수의 메모리셀이 배열된 어레이를 포함하는 불휘발성 반도체기억 장치이고, 상기 어레이내에 존재하는 전기적으로 과잉소거된 메모리셀이 에너지선조사에 의해 소거상태로 되었은가 또는 아닌가를 표시하는 정보를 기억하는 메모리형기억 수단(1,16)과, 상기 어레이의 선택된 메모리셀의 데이터의 소거와 기록 동작을 제어하는 프로그램제어수단과, 그리고 상기 메모리형기억수단의 정보에 응답하고, 상기 프로그램 제어수단을 동작금지상태 또는 동작가능상태의 어느 것에 설정하는 메모리형설정수단을 구비한 불휘발성 반도체기억장치.
  2. 제1항에 있어서, 상기 기억수단(1)의 메모리형 정보의 판독을 지시하는 신호에 응답하고, 상기 메모레형 기억수단(1,16)에 기억된 정보를 판독하는 판독수단을 더욱 구비한 불휘발성 반도체기억장치.
  3. 제1항에 있어서, 상기 메모리형 기억수단(1,16)은 상기 트랜지스터에 상기 에너지선의 조사를 방지하기 위한 차폐증(320)과 도통단자(302) 그리고 제어게이트(308)를 가지는 프로팅게이트형 트랜지스터(302,304,306,308)를 포함하는 UPROM과, 기록데이타의 지시에 응답하고 내부기록지시신호를 발생하는 수단(A0,302,304,306,310,312)과, 그리고 상기 내부기록지시신호에 응답하고, 프로팅게이트에 반송파주입을 이르키기 위해 상기 제어게이트와 상기 도전단자를 발생하고 적용하는 기록수단(314,316,318,320,322,324)을 포함하는 불휘발성 반도체기억장치.
  4. 제1항에 있어서, 상기 메모리형기억장치(1)는 제어게이트와 도통단자를 가지는 프로팅게이트형 트랜지스터의 UPROM을 포함하고, 그리고 상기 메모리형 세팅수단(1)은, 선택지령신호를 상시 발생하는 수단(302,304)과, 상기 선택지령신호에 응답하고, 선택전압을 상기 제어 게이트에 적용하고 상기 메모리소자를 선택된 상태로 가져오는 수단(306,312,318,320)과, 상기 선택지령신호에 응답하고 상기 도통단자를 제1의 노드(N3)에 접속하는 수단(308,326)과, 불휘발성 반도체기억장치의 전원의 온에 응답하고, 상기 제1의 노드를 소정의 전위레벨에 리세트하는 수단(328)과, 상기 제1의 노드의 전위에 응답하고, 제어신호를 발생하고 상기 프로그램제어수단(2)의 동작상태를 제어하는 수단을 포함하는 불휘발성 반도체기억장치.
  5. 제1항에 있어서, 상기 메모리형기억장치(1)는 제어게이트와, 프로팅게이트 그리고 도통단자를 포함하는 프로팅게이트형 트랜지스터의 UPROM을 포함하고, 상기 메모리형 세팅수단(1)은, 어드레스입력노드(AO)와 접지전위사이에 상보적으로 접속되는 n채널 전계효과 트랜지스터(304)와 p채널 전계효과 트랜지스터(302)를 포함하는 제1의 회로수단(302,304)을 포함하고 그리고 그들의 게이트에 전원전위를 받는 제 회로수단(302,304)과, 전원전위에 프로그래밍 고전위(Vpp)를 받는 제1의 공급선과 접지전위사이에 상보적으로 접속되는 n채널전계효과트랜지스터(316)와 p채널 전계효과트랜지스터(314)를 포함하고, 제1회로 수단의 출력에 대응하는 출 전계효과트랜지스터(320)과 p채널 전계효과트랜지스터(318)를 포함하고, 메모리소자의 상기 제어게이트에 발생된 전위를 제공하기 위해 상기 제1의 회로수단의 출력에 응답하고, 프로그래력밍 고전위와 전원전위 중 어느것을 발생하고 프로그래밍 고전위와 전원전위 중 어느것을 발생하는 제3의 회로수단(306,318,320)과, 프로그래밍 고전위를 받고 강하하는 저항수단(322)과, 상기 제2의 회로수단의 출력에 응답하고, 메모리 소자의 도통단자에 저항수단을 통하여 받은 전위를 전송하는 전계효과 트랜지스터의 트랜스퍼게이트(324)와, 그리고 전계효과트랜지스터를 포함하고, 제1의 내부 노드에 상기 메모리소자의 하나의 도통단자를 접속하는 전송게이트수단(308,326)을 공유하고, 그리고 상기 메모리세팅수단(1)은 상기 전원전위의 온에 응답하고, 초기전위에 제1의 내부노드에 리세팅하는 리세트수단(328)과, 그리고 상기 제1의 내부노드의 신호전위에 응답하고, 상기 프로그램제어수단의 동작상태를 결정하는 신호뿐만 아니라 상기 불휘발성 반도체기억장치의 형을 표시하는 신호를 발생하는 수단(320,332,334,336,338)을 더욱 포함하는 불휘발성 반도체기억장치.
  6. 제2항에 있어서, 상기 판독수단(17)은, 상기 메모리형 세팅수단(1)을 통하여 공급되는 상기 기억수단의 정보를 전송하는 제1의 트랜스퍼수단(360,362)과, 상기 어레이의 선택된 메모리셀에서 판독되는 데이터를 전송하는 제2의 트랜스퍼 수단(364,365)과, 그리고 지령하는 상기 신호에 응답하고, 상기 제1의 트랜스퍼 수단은 이네이브링하고 그리고 상기 제2의 트랜스퍼 수단을 디스에이브링하는 데이터제어수단(352,354,356,358)을 포함하는 불휘발성 반도체기억장치.
  7. 제7항에 있어서, 상기 판독수단(352,354,356,358)은, 지령하는 상기 신호를 받는 어드레스 노드(A1)와, 상기 어드레스노드와 접지전위사이에 상보적으로 접속되는 n채널 전계효과트랜지스터(354)와 p채널 전계효과트랜지스터(352)를 포함하고, 지령하는 신호에 응답하고 내부제어신호를 발생하는 논리게이트수단(352,354)와, 그리고 상기 내부제어신호에 응답하고, 상기 제1과 제2의 트랜스퍼수단(360,362,364,366)의 이내이브링와 디스에이브링을 제어하는 수단(356,358)을 포함하는 불휘발성 반도체기억장치.
  8. 프로팅 게이트랜지스터로 구성되는 각 복수의 메모리 셀이 배열된 어레이를 포함하는 불휘발성 반도체기억장치의 제조방법이고, (a)베어상태에 있어 과잉소거상태의 메모리셀이 존재하는가 또는 아닌가를 판별하는 스텝과, (b)상기 스텝(a)에 있어, 과잉소거상태의 메모리셀이 없는 경우, 전기적인 기록과 소거가 복수회 실행될 수 있는 메모리로서의 칩을 어셈브링하는 스텝과, (c)상기 스텝(a)에 있어 과잉소거상태의 메모리셀이 존재하는 경우, 그리고 (d)상기 에너지선조사후 한번만 프로그램 가능한 메모리로서 칩을 어셈브링하는 스텝을 포함하는 불휘발성 반도체기억장치의 제조방법.
  9. 제9항에 있어서, 상기 불휘발성반도체기억장치는 상기 어레이에서 메모리 셀의 소거와 기록동작을 제어하는 제어수단을 포함하고, 그리고 상기 방법은, 불휘발성 또는 판독가능한 태양으로 상기칩에 제공되는 기억소자에 상기 에너지선조사를 지령하는 정보를 기억하는 스텝과, 그리고 상기 에너지선조사를 지령하는 상기 기억된 정보에 따라 상기 에너지선조사후 금지상태의 상기 제어수단으로 소거와 기록제어동작을 세팅하는 스텝을 포함하는 불휘발성 반도체기억장치의 제조방법.
  10. 프로팅게이트트랜지스터로 구성되는 각 복수의 메모리셀이 배열되는 어레이를 포함하는 불휘발성 반도체 기억장치의 시험방법이고, (a)베어칩상태에 있어 상기 어레이에 과잉소거상태의 메모리셀이 존재하는가 또는아닌가를 판별하는 스텝과, (b)상기 스텝(a)에 있어, 과잉소거된 메모리셀이 존재하지 않는다고 판별될때, 해칩을 어셈브링하고 전기적으로 기록 및 소거가 복수회 가능한 메모리로서의 칩 레벨에서의 양품/불량품 판별을 위한 시험을 실행하는 스텝과, (c)상기 스텝(a)에 있어, 과잉소거된 메모리셀이 존재할때, 그 어레인에 에너지선 조사하고 그 어레이의 메모리셀을 소거상태로 하는 스텝과, 그리고 (d)상기 에너지선조사에 의해 소거상태로된 칩을 어셈브링하여 한번만 프로그램 가능한 기억장치로서 칩레벨에서의 양품/불량품 판별을 위한 시험을 실행하는 스텝을 포함하는 불휘발성 반도체기억장치의 시험방법.
  11. 제11항에 있어서, 상기 스텝(b)와 스텝(c)사이에, 그 칩상에 메모리어레이내의 메모리셀과 다른위치에 설치된 기억소지에, 상기 에너지선의 조사를 표시하는 정보 불휘발성 또한 판독가능한 태양으로 기억하는 스텝과, 그리고 상기 기억소자에 기억된 정보를 판독하여 그 칩에 한번만 프로그램 가능한 기억장치인가 또는 아닌가를 판별하는 스텝을 포함하는 불휘발성 반도체기억장치의 시험방법.
  12. 제11항에 있어서, 상기 불휘발성반도체기억장치는, 어레이내의 선택된 메모리셀의 소거 및 기록을 제어하기 위한 제어수단을 포함하고, 상기 기억소자에 기억된 정보에 따라 상기 제어수단을 동작금지상태로 설정하는 스텝을 포함하는 불휘발성 반도체기억장치의 시험방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930005551A 1992-04-02 1993-04-01 불휘발성 반도체 기억장치, 그의 제조방법 및 시험방법 KR960000617B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8097392A JPH05283708A (ja) 1992-04-02 1992-04-02 不揮発性半導体記憶装置，その製造方法および試験方法
JP92-080973 1992-04-02

Publications (2)

Publication Number Publication Date
KR930022376A true KR930022376A (ko) 1993-11-24
KR960000617B1 KR960000617B1 (ko) 1996-01-10

Family

ID=13733461

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930005551A KR960000617B1 (ko) 1992-04-02 1993-04-01 불휘발성 반도체 기억장치, 그의 제조방법 및 시험방법

Country Status (4)

Country Link
US (1) US5343434A (ko)
JP (1) JPH05283708A (ko)
KR (1) KR960000617B1 (ko)
DE (1) DE4302223C2 (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3448365B2 (ja) * 1994-09-20 2003-09-22 三菱電機株式会社 不揮発性半導体記憶装置
US20030061545A1 (en) * 1994-09-30 2003-03-27 Chandrashekhar S. Patwardhan Method and apparatus for providing test mode access to an instruction cache and microcode rom
US6005805A (en) * 1994-12-27 1999-12-21 Nkk Corporation Nonvolatile semiconductor device with a verify function
US5656521A (en) * 1995-01-12 1997-08-12 Advanced Micro Devices, Inc. Method of erasing UPROM transistors
US5621687A (en) * 1995-05-31 1997-04-15 Intel Corporation Programmable erasure and programming time for a flash memory
JPH10326493A (ja) 1997-05-23 1998-12-08 Ricoh Co Ltd 複合化フラッシュメモリ装置
KR100271840B1 (ko) * 1997-08-27 2000-11-15 다니구찌 이찌로오 회로 면적의 증대를 억제하면서 복수의 전위를 출력할 수 있는내부 전위 발생 회로
US5982683A (en) * 1998-03-23 1999-11-09 Advanced Micro Devices, Inc. Enhanced method of testing semiconductor devices having nonvolatile elements
US6075727A (en) * 1998-07-29 2000-06-13 Motorola, Inc Method and apparatus for writing an erasable non-volatile memory
US7045015B2 (en) 1998-09-30 2006-05-16 Optomec Design Company Apparatuses and method for maskless mesoscale material deposition
US6166962A (en) * 1999-06-24 2000-12-26 Amic Technology, Inc. Circuit and method for conditioning flash memory array
JP4360736B2 (ja) 2000-01-27 2009-11-11 株式会社ルネサステクノロジ 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ消去方法
JP3741258B2 (ja) * 2000-03-31 2006-02-01 シャープ株式会社 半導体記憶装置およびその救済方法
JP4005761B2 (ja) * 2000-06-09 2007-11-14 株式会社東芝 半導体記憶装置
US6966016B2 (en) * 2001-04-16 2005-11-15 Advanced Micro Devices, Inc. System and method for erase test of integrated circuit device having non-homogeneously sized sectors
US6434048B1 (en) 2001-07-20 2002-08-13 Hewlett-Packard Company Pulse train writing of worm storage device
US6614695B2 (en) * 2001-08-24 2003-09-02 Micron Technology, Inc. Non-volatile memory with block erase
JP2003123493A (ja) * 2001-10-12 2003-04-25 Fujitsu Ltd ソース電位を制御してプログラム動作を最適化した不揮発性メモリ
US6518614B1 (en) 2002-02-19 2003-02-11 International Business Machines Corporation Embedded one-time programmable non-volatile memory using prompt shift device
US6937517B2 (en) * 2002-07-18 2005-08-30 Micron Technology, Inc. Clock regulation scheme for varying loads
KR100521364B1 (ko) * 2002-11-18 2005-10-12 삼성전자주식회사 플레쉬 메모리 셀들의 프로그램 오판을 방지하고 균일한문턱 전압 산포를 가질 수 있는 플레쉬 메모리 장치 및 그프로그램 검증 방법
US6855631B2 (en) * 2003-07-03 2005-02-15 Micron Technology, Inc. Methods of forming via plugs using an aerosol stream of particles to deposit conductive materials
FR2862421B1 (fr) * 2003-11-14 2006-06-09 St Microelectronics Sa Circuit memoire et procede de traitement d'un code destine a etre charge dans ladite memoire
US7046570B1 (en) * 2004-06-02 2006-05-16 Xilinx, Inc. Programmable logic devices optionally convertible to one time programmable devices
US7674671B2 (en) 2004-12-13 2010-03-09 Optomec Design Company Aerodynamic jetting of aerosolized fluids for fabrication of passive structures
KR100758299B1 (ko) * 2006-07-25 2007-09-12 삼성전자주식회사 플래쉬 메모리 장치 및 그것의 쓰기 방법
US7626845B2 (en) * 2006-12-13 2009-12-01 Agere Systems Inc. Voltage programming switch for one-time-programmable (OTP) memories
US7512028B2 (en) * 2007-04-17 2009-03-31 Agere Systems Inc. Integrated circuit feature definition using one-time-programmable (OTP) memory
CN101730578B (zh) 2007-04-23 2013-06-05 W.L.戈尔有限公司 复合材料
US7927405B2 (en) * 2007-04-23 2011-04-19 Gore Enterprise Holdings, Inc Porous composite article
US8858681B2 (en) * 2007-04-23 2014-10-14 W. L. Gore & Associates, Inc. Patterned porous venting materials
TWI482662B (zh) 2007-08-30 2015-05-01 Optomec Inc 機械上一體式及緊密式耦合之列印頭以及噴霧源
KR20110015217A (ko) * 2009-08-07 2011-02-15 삼성전자주식회사 향상된 신호 무결성을 가지는 메모리 시스템
KR101089967B1 (ko) * 2010-07-09 2011-12-05 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그 동작 방법
US8808848B2 (en) 2010-09-10 2014-08-19 W. L. Gore & Associates, Inc. Porous article
CN104237766B (zh) * 2013-06-24 2017-06-20 上海东软载波微电子有限公司 芯片测试方法和装置
KR102444204B1 (ko) 2015-02-10 2022-09-19 옵토멕 인코포레이티드 에어로졸의 비행 중 경화에 의해 3차원 구조를 제조하는 방법
US10632746B2 (en) 2017-11-13 2020-04-28 Optomec, Inc. Shuttering of aerosol streams
CN110489351B (zh) * 2018-05-14 2021-03-09 英韧科技(上海)有限公司 芯片指纹管理装置及安全芯片
TWI677875B (zh) * 2018-07-20 2019-11-21 衡宇科技股份有限公司 偵測固態儲存裝置儲存狀態的方法
KR102567134B1 (ko) * 2018-10-01 2023-08-16 삼성전자주식회사 엑스선 조사량 측정 장치, 이를 포함하는 반도체 메모리 장치 및 반도체 메모리 장치의 테스트 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4519050A (en) * 1982-06-17 1985-05-21 Intel Corporation Radiation shield for an integrated circuit memory with redundant elements
GB2215156B (en) * 1988-02-17 1991-11-27 Intel Corp Processor controlled command port architecture for flash memory
US5053990A (en) * 1988-02-17 1991-10-01 Intel Corporation Program/erase selection for flash memory
US5237535A (en) * 1991-10-09 1993-08-17 Intel Corporation Method of repairing overerased cells in a flash memory

Also Published As

Publication number Publication date
US5343434A (en) 1994-08-30
DE4302223C2 (de) 1994-11-10
JPH05283708A (ja) 1993-10-29
KR960000617B1 (ko) 1996-01-10
DE4302223A1 (de) 1993-10-07

Similar Documents

Publication Publication Date Title
KR930022376A (ko) 불휘발성 반도체 기억장치, 그의 제조방법 및 시험방법
US5917756A (en) Nonvolatile semiconductor memory cell capable of saving overwritten cell and its saving method
KR0172366B1 (ko) 불휘발성 반도체 메모리 장치의 독출 및 프로그램 방법과 그 회로
KR100496866B1 (ko) 미프로그램된 셀들 및 과프로그램된 셀들 없이 균일한문턱 전압 분포를 갖는 플레쉬 메모리 장치 및 그프로그램 검증 방법
KR100394756B1 (ko) 비휘발성 반도체 기억 장치
US4879689A (en) Nonvolatile semiconductor memory device
KR950006865A (ko) 반도체 불휘발성 메모리장치
JP3898349B2 (ja) 半導体記憶装置
US6222779B1 (en) Semiconductor storage device with automatic write/erase function
KR930014616A (ko) 불휘발성 반도체 기억장치 및 이 불휘발성 반도체 기억장치를 이용한 기억시스템
EP0251429B1 (en) Non-volatile semiconductor memory
KR940006611B1 (ko) 전기적으로 소거 및 프로그램이 가능한 반도체 메모리장치의 자동 소거 최적화회로 및 방법
KR100521364B1 (ko) 플레쉬 메모리 셀들의 프로그램 오판을 방지하고 균일한문턱 전압 산포를 가질 수 있는 플레쉬 메모리 장치 및 그프로그램 검증 방법
KR100241993B1 (ko) 과 소거 방지 수단을 가진 1트랜지스터 셸 플래쉬 메모리 어레이
US20060239099A1 (en) No-precharge FAMOS cell and latch circuit in a memory device
US6466480B2 (en) Method and apparatus for trimming non-volatile memory cells
KR910007433B1 (ko) 더미셀어레이를 구비한 반도체기억장치
JPH05182479A (ja) 電気的に書き込み一括消去可能な不揮発性半導体記憶装置
KR930006738A (ko) 자동 기입-검증 제어기를 갖는 전기적으로 소거 가능하고 프로그램가능한 불휘발성 반도체 메모리
JPH01298600A (ja) 半導体記憶装置
JP3359404B2 (ja) 不揮発性半導体記憶装置の記憶データの消去方法
US5491660A (en) On-chip operation control for memories
KR0133450B1 (ko) 불휘발성 반도체 기억장치 및 그 시험방법
JP2000048582A (ja) 半導体記憶装置
US5561631A (en) High-speed minimal logic self blank checking method for programmable logic device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee