KR930017214A - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR930017214A
KR930017214A KR1019920000110A KR920000110A KR930017214A KR 930017214 A KR930017214 A KR 930017214A KR 1019920000110 A KR1019920000110 A KR 1019920000110A KR 920000110 A KR920000110 A KR 920000110A KR 930017214 A KR930017214 A KR 930017214A
Authority
KR
South Korea
Prior art keywords
oxide film
semiconductor device
manufacturing
temperature
gate electrode
Prior art date
Application number
KR1019920000110A
Other languages
English (en)
Inventor
김성필
윤주영
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920000110A priority Critical patent/KR930017214A/ko
Publication of KR930017214A publication Critical patent/KR930017214A/ko

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체장치 및 그 제조방법에 관한 것으로, 반도체기판상에 소자형성영역과 소자분리영역을 정의하기 위한 필드산화막과, 상기 소자형성영역에 게이트절연막을 개재하여 형성된 게이트전극과, 상기 게이트 전극을 중심으로 양쪽의 반도체기판내에 형성된 불순물주입영역을 구비하는 반도체장치에 있어서, 상기 게이트전극은 2층 이상의 다층구조로 형성된 반도체장치 및 그 제조방법을 제공하는 것을 특징으로 한다. 따라서 본 발명은 종래기술에서 문제시되던 게이트산화막내로의 B의 침투를 방지할 수 있다.

Description

반도체장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 반도체장치를 나타낸 단면도, 제2A도 내지 제2C도는 본 발명에 의한 반도체장치의 제조방법의 일실시예를 나타낸 공정순서도, 제3A도 내지 제3C도는 본 발명에 의한 반도체장치의 제조방법의 다른 실시예를 나타낸 공정순서도.

Claims (22)

  1. 반도체기판상에 소자형성영역과, 소자분리영역을 정의하기 위한 피드산화막; 상기 소자형성영역상에 게이트절연막을 개재하여 형성된 게이트전극; 및 상기 게이트전극을 중심으로 양쪽의 반도체기판내에 형성된 불순물 주입영역을 구비하는 반도체장치에 있어서, 상기 게이트전극은 2층 이상의 다층구조로 형성된 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서 상기 게이트전극은 비정질실리콘/다결정실리콘 혹은 다결정실리콘/비정질실리콘의 2층구조인 것을 특징으로 하는 반도체장치.
  3. 제1항에 있어서, 상기 게이트전극은 비정질실리콘/다결정실리콘 /비정질실리콘 혹은 다결정실리콘/비정질실리콘/다결정실리콘의 3층구조인 것을 특징으로 하는 반도체장치.
  4. 제1항에, 혹은 제2항, 혹은 제3항의 어느 한 항에 있어서, 상기 게이트절연막은 질소를 포함하는 산화막인 것을 특징으로 하는 반도체 장치.
  5. 제4항에 있어서, 상기 질소는 100wt% 이하로 포함되는 것을 특징으로 하는 반도체장치.
  6. 반도체기판상에 소자형성영역과, 소자분리영역을 정의하기 위한 필드산화막을 형성하는 공정; 상기 소자형성영역상에 질소를 포함하는 게이트산화막을 형성하는 공정; 상기 게이트산화막상에 다층구조의 게이트전극을 형성하는 공정; 및 상기 게이트전극을 중심으로 양쪽의 반도체기판내에 불순물주입영역을 형성하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제6항에 있어서, 상기 질소를 포함하는 게이트산화막은, LPCVD 장치를 이용하여 800℃~11001℃정도의 온도범위에서 N2O가스 분위기로 산화를 실시함으로써 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제7항에 있어서, 상기 게이트산화막은 상기 질소를 적게는 3wt%~4wt% 이하의 정도로, 많게는 10wt% 이하의 정도를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  9. 제6항에 있어서, 상기 질소를 포함하는 게이트산화막은, RTP공정을 이용해서 1000℃ 내외의 온도(900℃~1200℃)에서 산화를 실시함으로써 수 십 Å 정도의 산화막을 형성하는 1단계와, 온도를 떨구었다가 다시 1000℃ 내외의 온도(900℃~1200℃)에서 N2O가스 분위기로 질화를 실시하는 2단계 공정을 구비하여 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
  10. 제9항에 있어서, 상기 게이트산화막은 상기 질소를 10wt% 이하의 정도로 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  11. 제6항에 있어서, 상기 질소를 포함하는 게이트산화막은, RTP공정을 이용해서 700℃~900℃ 내외의 온도에서 산화를 실시함으로써 수십 Å 정도의 산화막을 형성하는 1단계와, 온도를 상승시켜 1000℃ 내외의 온도(1000℃~1200℃)에서 N2O가스 분위기로 질화를 실시하는 2단계 공정을 구비하여 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
  12. 제11항에 있어서, 상기 게이트산화막은 상기 질소를 10wt% 이하의 정도로 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  13. 제6항에 있어서, 상기 질소를 포함하는 게이트산화막은, RTP공정을 이용해서 1000℃ 내외의 온도(900℃~1200℃), 혹은 700℃~900℃ 내외의 온도에서 산화를 실시함으로써 수 십 Å 정도의 산화막을 형성하는 1단계와, 1000℃ 내외의 온도(900℃~1200℃)에서 NH3가스 분위기로 질화를 실시하는 2단계 공정을 구비하여 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
  14. 제13항에 있어서, 상기 게이트산화막은 상기 질소를 10wt% 이하의 정도로 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  15. 제13항에 있어서, 상기 2단계공정후 재산화공정을 더 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  16. 제9항, 혹은 제11항, 혹은 제13항의 어느 한 항에 있어서, 상기 1단계의 산화막은 열산화법, 혹은 CVD법에 의해 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  17. 제9항에, 혹은 제11항, 혹은 제13항의 어느 한 항에 있어서, 상기 게이트산화막의 두께는 100Å 이하인 것을 특징으로 하는 반도체장치의 제조방법.
  18. 제6항에 있어서, 상기 게이트전극은, 상기 게이트산화막 형성후 결과물 전면에 비정질실리콘/다결정실리콘, 혹은 다결정실리콘/비정질 실리콘을 차례로 적층한후 패터닝함으로서써 2층구조로 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  19. 제6항에 있어서, 상기 게이트전극은, 상기 게이트산화막 형성후 결과물 전면에 비정질실리콘/다결정실리콘/비정질실리콘, 혹은 다결정 실리콘/비정질실리콘/다결정실리콘을 차례로 적층한 패터닝함으로써 3층구조로 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  20. 제18항에 혹은 제19항의 어느 한 항에 있어서, 상기 불순물주입 영역은 상기 게이트전극의 패턴 형성후, 결과물 전면에, 이온주입법을 통하여, 불순물 예컨대 B혹은 BF2을 주입함으로써 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  21. 제6항에 있어서, 상기 반도체장치의 제조방법을 CMOS의 제조방법에 적용하는 것을 특징으로 하는 반도체장치의 제조방법.
  22. 반도체기판상에 박막의 제1절연막을 형성하는 공정; 상기 제1절연막상에 다층구조의 물질층을 형성하는 공정; 및 상기 물질층이 형성되어 있는 결과물 불순물을 도우핑하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920000110A 1992-01-06 1992-01-06 반도체장치 및 그 제조방법 KR930017214A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920000110A KR930017214A (ko) 1992-01-06 1992-01-06 반도체장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920000110A KR930017214A (ko) 1992-01-06 1992-01-06 반도체장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR930017214A true KR930017214A (ko) 1993-08-30

Family

ID=65515312

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920000110A KR930017214A (ko) 1992-01-06 1992-01-06 반도체장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR930017214A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100443794B1 (ko) * 2001-12-26 2004-08-09 주식회사 하이닉스반도체 반도체 소자의 게이트 형성 방법
KR100475895B1 (ko) * 1997-12-30 2005-06-17 주식회사 하이닉스반도체 반도체소자제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100475895B1 (ko) * 1997-12-30 2005-06-17 주식회사 하이닉스반도체 반도체소자제조방법
KR100443794B1 (ko) * 2001-12-26 2004-08-09 주식회사 하이닉스반도체 반도체 소자의 게이트 형성 방법

Similar Documents

Publication Publication Date Title
US5464783A (en) Oxynitride-dioxide composite gate dielectric process for MOS manufacture
KR950007123A (ko) 메모리 커패시터를 구비한 반도체 장치의 제조 방법
JPH0794731A (ja) 半導体装置及びその製造方法
US7375015B2 (en) Manufacturing method which prevents abnormal gate oxidation
KR930017214A (ko) 반도체장치 및 그 제조방법
KR0161735B1 (ko) 반도체 소자의 제조방법
JPH03227516A (ja) 半導体装置の製造方法
KR0161880B1 (ko) 치밀한 티타늄 질화막 형성방법 및 이를 이용한 반도체 소자의 제조방법
KR20030059439A (ko) 텅스텐 게이트 및 텅스텐 게이트 형성 방법
KR970006263B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR100318268B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR0156216B1 (ko) 박막트랜지스터 제조방법
KR100613098B1 (ko) 반도체 소자의 게이트 산화막 제조 방법
KR100465855B1 (ko) 반도체장치의게이트전극형성방법
KR100307540B1 (ko) 반도체소자의 제조방법
KR100338113B1 (ko) 반도체소자의게이트폴리실리콘층제조방법
KR100650756B1 (ko) 반도체 소자의 게이트 형성방법
KR100386451B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
KR940010234A (ko) 반도체 장치의 제조 방법
KR100650758B1 (ko) 반도체 소자의 게이트 형성방법
KR930001439A (ko) 반도체 장치의 제조방법
KR970003426A (ko) 반도체 장치의 제조 방법
KR920010954A (ko) Mos트랜지스터의 제조방법
KR20020041607A (ko) 반도체 소자의 게이트 제조방법
KR970003689A (ko) 반도체 장치의 게이트 패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
WITB Written withdrawal of application