KR930013941A - 비디오 텍스 단말기의 전원 자동 차단회로 - Google Patents
비디오 텍스 단말기의 전원 자동 차단회로 Download PDFInfo
- Publication number
- KR930013941A KR930013941A KR1019910026017A KR910026017A KR930013941A KR 930013941 A KR930013941 A KR 930013941A KR 1019910026017 A KR1019910026017 A KR 1019910026017A KR 910026017 A KR910026017 A KR 910026017A KR 930013941 A KR930013941 A KR 930013941A
- Authority
- KR
- South Korea
- Prior art keywords
- terminal
- chipset
- output
- gate
- input
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
Abstract
본 발명은 전화선을 이용하여 정보를 검색하기 위한 비데오 텍스 단말기에 있어서 키보드의 조작이나 송수신 데이터의 입력이 없는 불사용시간에는 전원을 자동으로 차단할 수 있게 하는 비데오 텍스 단말기의 전원 자동차단회로에 관한 것이다.
주지하는 바와 같이 기존의 비데오 텍스 단말기는 전원을 사용자가 직접 오프 시켜주도록 되어 있는 것이며 부주의 하여 전원을 오프 시키지 못하고 방치시켰을 경우에는 전력을 불필요하게 낭비하게 될 뿐만 아니라 기기의 수명을 단축시키게 되는 불이익을 초래 하는 것이다.
본 발명은 이러한 문제점을 해결하기 위하여 비데오 텍스 단말기에 최소화된 하드웨어를 추가하여 줌으로써 불사용시에 자동으로 전원이 차단되도록 한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 전체적인 구성을 보인 블록 다이어그램.
제2도는 본 발명에 의한 회로의 작동을 구현하기 위한 플로우 챠트.
Claims (1)
- 비데오 텍스 단말기에 있어서, 시스템 초기화 프로그램, 에뮬레이션, 비데오 텍스 프로그램등과 함께 칩셋트(3)의 카운트 플랙값이 1초동안의 클럭갯수에 원하는 시간을 곱하여 얻은 값이 되었는지를 검사하고 되었으면 소정의 값을 칩셋트(3)를 통하여 출력시키도록 하는 루틴을 수록하여서된 롬(2) 및 마이크로 프로쎄서(1)와, 퍼스널 컴퓨터의 IBM/XT를 지원하는 어드레스/데이터 버퍼, 버스 콘트롤러, 클럭 발생기, 지연 로직, 메모리 디코딩회로, 시스템 셋업회로등 주변장치가 내장된 칩 셋트(3)를 연결하고, 칩셋트(3)의 어드레스단자(A1…A3)에 연결된 디코더(4)와, 전기디코더(4)의 출력과 칩셋트(3)의 IOWR단자(11)를 입력에 접속하여서된 오어게이트(5)와, 칩셋트(3)의 출력단자(D1…D3)가 입력에 연결된 낸드게이트(10)와, 상기 오어게이트(5)의 출력과 낸드게이트(10)의 출력을 입력에 연결하여서된 오어게이트(6)와, 모뎀 및 비디오 그래픽 어레이의 RDY단자를 입력에 연결하고 오어게이트(6)의 출력과 반전기(7)의 입력을 그 입력측에 접속하고 그 출력을 칩셋트(3)의 IORDY단자(12)에 접속하여서된 앤드 게이트(8)와, 반전기(7)의 출력을 스위칭 레귤레이터(9)의 제어 단자에 접속하여서 됨을 특징으로 하는 비데오 텍스 단말기의 전원 자동 차단 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910026017A KR940007808B1 (ko) | 1991-12-31 | 1991-12-31 | 비데오 텍스 단말기의 전원 자동 차단회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910026017A KR940007808B1 (ko) | 1991-12-31 | 1991-12-31 | 비데오 텍스 단말기의 전원 자동 차단회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930013941A true KR930013941A (ko) | 1993-07-22 |
KR940007808B1 KR940007808B1 (ko) | 1994-08-25 |
Family
ID=19327440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910026017A KR940007808B1 (ko) | 1991-12-31 | 1991-12-31 | 비데오 텍스 단말기의 전원 자동 차단회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR940007808B1 (ko) |
-
1991
- 1991-12-31 KR KR1019910026017A patent/KR940007808B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR940007808B1 (ko) | 1994-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4010449A (en) | Mos computer employing a plurality of separate chips | |
KR960008543A (ko) | 프로그램 가능한 메모리 억세스 인터페이스형을 갖는 집적 회로 마이크로 프로세서와 이에 관련된 방법 | |
KR930013941A (ko) | 비디오 텍스 단말기의 전원 자동 차단회로 | |
KR970031616A (ko) | 다수의 통신 전송 방식을 선택적으로 사용하기 위한 통신 시스템 | |
KR970705144A (ko) | 저전력 동작용 구분 데코더 회로(partitioned decoder circuit for low power operation) | |
KR970028938A (ko) | 외부 리셋 회로를 구비한 모뎀 장치 | |
KR970059876A (ko) | 중앙처리장치 구동 주파수 자동 선택 장치 및 그 제어방법 | |
KR920006870A (ko) | 데이터 처리장치 | |
KR940012128A (ko) | 마이크로 컴퓨터 | |
KR910007400B1 (ko) | Dma 제어기와 결합한 인터페이스 회로 | |
KR960016271B1 (ko) | 교환기 접속모듈의 리셋 출력회로 | |
KR940002723A (ko) | 다중 프로세서의 인터페이스 장치 | |
KR910010288A (ko) | 비디오 카드에 있어서 듀얼모드 사용회로 | |
KR880008174A (ko) | 다수의 인터럽트 신호를 하나의 인터럽트 단자로 처리하는 인터럽트 처리 제어회로 | |
KR970062903A (ko) | 외부 유니트 탈장시 프로세서 다운 방지장치 | |
KR910014835A (ko) | 메모리 데이타 교환식 전자책 디스플레이 장치 | |
KR970029887A (ko) | 전기적 퓨우즈 컷팅시 신뢰도 향상을 위한 반도체 메모리 장치 | |
KR920022751A (ko) | 하위레벨 프로세서의 통화로계 버스 선택방법 | |
KR910012957A (ko) | 은행 터미널 루프 제어시스템 | |
KR890017612A (ko) | 프로그램머블 로직 콘트롤러의 프로그램 카운터 | |
TW239203B (en) | Encoding/decoding device | |
KR930020843A (ko) | 클럭신호 선택회로 | |
KR920003145A (ko) | Vga 및 모뎀(modem)제어회로 | |
Eaton | GEODSS ETS computer/hardware configuration | |
KR970002828A (ko) | 인에이블을 가진 풀업/풀다운 양방향 데이타 입출력단회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20000726 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |