KR910010288A - 비디오 카드에 있어서 듀얼모드 사용회로 - Google Patents

비디오 카드에 있어서 듀얼모드 사용회로 Download PDF

Info

Publication number
KR910010288A
KR910010288A KR1019890017158A KR890017158A KR910010288A KR 910010288 A KR910010288 A KR 910010288A KR 1019890017158 A KR1019890017158 A KR 1019890017158A KR 890017158 A KR890017158 A KR 890017158A KR 910010288 A KR910010288 A KR 910010288A
Authority
KR
South Korea
Prior art keywords
system bus
output
circuit
signal
dual mode
Prior art date
Application number
KR1019890017158A
Other languages
English (en)
Other versions
KR920004393B1 (ko
Inventor
배시규
Original Assignee
정용문
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정용문, 삼성전자 주식회사 filed Critical 정용문
Priority to KR1019890017158A priority Critical patent/KR920004393B1/ko
Publication of KR910010288A publication Critical patent/KR910010288A/ko
Application granted granted Critical
Publication of KR920004393B1 publication Critical patent/KR920004393B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

내용 없음.

Description

비디오 카드에 있어서 듀얼모드 사용회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도 본 발명에 따른 회로도.

Claims (1)

  1. 퍼스널 컴퓨터의 그래픽 프로세서(GSP)를 구비한 비디오 카드에 있어서, 상기 퍼스널 컴퓨터의 슬롯으로 가지는 시스템 버스(SB1)와 , 상기 시스템 버스(SB1)와 다른 확장 슬롯으로 가지는 확장시스템버스(SB2)와, 상기 시스템버스(SB1) 및 확장 시스템버스(SB2)를 통해 발생되는 상기 퍼스널 컴퓨터의 중앙처리장치 발생 어드레스 래치 인에이블에 따라 입출력 데이타를 래치하는 래치회로(LA1-LA3)와, 상기 시스템버스(SB1)를 통해 출력되는 어들스 및 스위칭에 따라 프로그램어블 어레이 논리에 의한 디코딩에 의해 싱글모드의 기본 입출력 프로그램 및 듀얼모드의 2개의 모니터를 2개의 카드로 구동되도록 선택되며 프로그램 메모리 영역을 설정하는 제어신호를 발생하는 제 1 PAL회로(PAL1)와, 기본 입출력 프로그램을 내장하고 있으면서 상기 제 1 PAL회로(PAL1)에서 출력되는 칩 인에이블 제어신호에 따라 인에이블 및 디스에이블되고 상기 시스템버스(SB1)를 통해 발생되는 어드레스신호에 의해 프로그램 데이타를 발생하여 상기 래치회로(LA1-LA3)로 입력하는 이피롬(EPROM)과, 스위칭에 의해 그래픽 프로세서(GSP)의 칩 인에이블(CE)을 선택하는 메모리영역을 변환하도록 하고 상기 시스템버스(SB1)를 통한 어드레스 신호를 프로그램 어블어레이 논리에 의한 디코딩에 의해 메모리 영역설정 제어신호를 발생하는 제 2 PAL회로(PAL2)와, 상기 제 2 PAL회로(PAl2)의 제어신호와 상기 시스템 버스(SB1)의 어드레스를 받아 디코딩하여 상기 그래픽 프로세서(GSP)의 메모리영역 결정신호를 발생하는 디코더(DEC)로 구성됨을 특징으로 하는 비디오 카드에 있어서 듀얼모드 사용회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890017158A 1989-11-24 1989-11-24 비디오 카드에 있어서 듀얼모드 사용회로 KR920004393B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890017158A KR920004393B1 (ko) 1989-11-24 1989-11-24 비디오 카드에 있어서 듀얼모드 사용회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890017158A KR920004393B1 (ko) 1989-11-24 1989-11-24 비디오 카드에 있어서 듀얼모드 사용회로

Publications (2)

Publication Number Publication Date
KR910010288A true KR910010288A (ko) 1991-06-29
KR920004393B1 KR920004393B1 (ko) 1992-06-04

Family

ID=19292047

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890017158A KR920004393B1 (ko) 1989-11-24 1989-11-24 비디오 카드에 있어서 듀얼모드 사용회로

Country Status (1)

Country Link
KR (1) KR920004393B1 (ko)

Also Published As

Publication number Publication date
KR920004393B1 (ko) 1992-06-04

Similar Documents

Publication Publication Date Title
KR920008598A (ko) 직접 또는 인터리브모드로 메모리를 액세스하는 메모리 컨트롤러 및 이를 구비한 데이타 처리시스템
KR910010288A (ko) 비디오 카드에 있어서 듀얼모드 사용회로
KR970705144A (ko) 저전력 동작용 구분 데코더 회로(partitioned decoder circuit for low power operation)
KR970007572A (ko) 컴퓨터 확장 슬롯의 전원 제어 회로
US6127850A (en) Low power clock buffer with shared, clocked transistor
KR930004906Y1 (ko) 확장메모리의 주소지정시스템
KR960001999A (ko) 메모리 뱅크 선택회로
KR970066860A (ko) 멀티세트 디램 제어장치
KR940012390A (ko) 어드레스 디코딩회로
KR960008902Y1 (ko) 퍼스널 컴퓨터의 메모리 확장회로
KR970023426A (ko) 반도체 메모리의 어드레스 버퍼 및 디코더 회로
KR900002629A (ko) 줌기능을 위한 어드레스 발생회로
KR920004978A (ko) 마이크로 프로세서의 입출력 기능을 이용한 어드레스 확장법
KR910006845A (ko) 중앙처리장치의 메모리 확장장치
JPS59106016A (ja) マイクロコンピユ−タ
JPS6145334A (ja) シングルチツプマイクロコンピユ−タ用エミユレ−タ
KR940027152A (ko) 반도체 기억 장치
KR970023394A (ko) 반도체 메모리장치의 메모리활성화방법
KR890017612A (ko) 프로그램머블 로직 콘트롤러의 프로그램 카운터
KR970066849A (ko) 프로그램형 제어기에서 비트연산을 도와주는 하드웨어 장치
KR910012909A (ko) 마이크로 프로세서
KR930013941A (ko) 비디오 텍스 단말기의 전원 자동 차단회로
KR940013231A (ko) 메모리의 억세스 확장을 위한 회로
KR970060211A (ko) 동기식 반도체 메모리 장치
KR880014547A (ko) 비디오 디스플레이용의 메모리 영역확장 회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030530

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee