KR920004393B1 - 비디오 카드에 있어서 듀얼모드 사용회로 - Google Patents

비디오 카드에 있어서 듀얼모드 사용회로 Download PDF

Info

Publication number
KR920004393B1
KR920004393B1 KR1019890017158A KR890017158A KR920004393B1 KR 920004393 B1 KR920004393 B1 KR 920004393B1 KR 1019890017158 A KR1019890017158 A KR 1019890017158A KR 890017158 A KR890017158 A KR 890017158A KR 920004393 B1 KR920004393 B1 KR 920004393B1
Authority
KR
South Korea
Prior art keywords
system bus
circuit
program
signal
address
Prior art date
Application number
KR1019890017158A
Other languages
English (en)
Other versions
KR910010288A (ko
Inventor
배시규
Original Assignee
삼성전자 주식회사
정용문
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정용문 filed Critical 삼성전자 주식회사
Priority to KR1019890017158A priority Critical patent/KR920004393B1/ko
Publication of KR910010288A publication Critical patent/KR910010288A/ko
Application granted granted Critical
Publication of KR920004393B1 publication Critical patent/KR920004393B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

내용 없음.

Description

비디오 카드에 있어서 듀얼모드 사용회로
제 1 도 본 발명에 따른 회로도.
본 발명은 퍼스널 컴퓨터의 모니터에 있어서 비디오 카드에 관한 것으로, 특히 고해상도 그래픽과 기존의 응용 프로그램을 효율적으로 분리 사용할 수 있도록 메모리 영역을 변경하여 2개 이상의 비디오 카드를 동시에 사용할 수 있도록 하는 비디오 카드에 있어서 듀얼 모드 사용회로에 관한 것이다.
일반적으로 대부분의 비디오카드(특히 고해상도부분)는 퍼스널 컴퓨터 시스템에 단독으로 사용하거나, IBM-PC의 MDA(Mono Display Adaptor), CGA(Color Graphic Adaptor) 또는 EGA(Enhanced Graphic Adaptor)와 같이 사용하도록 되어 있으나 고해상도 비디오 카드를 상기 VGA와 동일하게 구성할 때 사용되는 비디오카드가 VGA의 해상도(800×600)를 초과하는 기능을 갖춘다 하더라도 VGA와 동일한 메모리 입출력(I/O)영역을 차지하게 되어 VGA와 동시에 사용이 불가하고, 1024×768의 고해상도만을 나타내는 회로를 설계하면 그 이하 저해상도(VGA, EGA, CGA, MDA)의 응용 프로그램을 사용할 수가 없다.
따라서 그 종류의 비디오카드를 사용할 필요가 있는데, 메모리를 중복하여 사용하는 경우가 되어 동시에 2대를 사용할 수 없었다. 이의 원인으로 고해상도 비디오 카드를, 저해상도 비디오 카드의 기능을 모두 포함하도록 설계하여 구성이 복잡하고 부품이 더욱 많아진다. 그러나 CGA 또는 MDA와의 동시 사용을 가능하도록 스위칭하는 방법이 있으나 VGA보드와는 동일한 수준이기 때문에 동시에 사용이 불가능하고 프로그램영역(EPROM program)의 사용상 문제점이 있었다.
따라서 본 발명의 목적은 IBM-PC 퍼스널 컴퓨터 및 호환기종의 그래픽 카드로 여러 모드의 카드를 동시에 사용이 가능한 고해상도 그래픽 보드를 설계하여 2개의 비디오 카드가 다른 모니터 용도에 맞게 텍스트/그래픽에 사용할 수 있는 회로를 제공함에 있다.
이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.
제 1 도는 본 발명에 따른 회로도로서 그래픽 프로세서(GSP)와, 퍼스널 컴퓨터(도시하지 않았음)의 슬롯(slot)으로 가지는 시스템 버스(Data, Address Control BUS)(SB1)와, 상기 시스템 버스(SB1)와 다른 확장슬롯으로 가지는 확장시스템 버스(SB2)와, 상기 시스템버스(SB1) 및 확장시스템(SB2)을 통해 발생되는 상기 퍼스널 컴퓨터의 중앙처리장치 발생 어드레스 래치 인에이블
Figure kpo00001
에 따라 입출력 데이타를 래치하는 래치회로(LA1-LA3)와, 상기 시스템버스(SB1)를 통해 출력되는 어드레스 신호를 받고 스위칭에 따라 프로그램어블 어레이 논리에 의한 디코딩에 의해 싱글모드의 기본 입출력 프로그램 및 듀얼모드에서 비디오카드를 구동되도록 선택되며 프로그램 메모리 영역을 설정하는 제어신호를 발생하는 제 1 PAL회로(PAL1)와, 기본 입출력 프로그램을 내장하고 있으면서 상기 제 1 PAL회로(PAl1)에서 출력되는 칩 인에이블 제어신호에 따라 인에이블 및 디스에이블되고 상기 시스템버스(SB1)를 통해 발생되는 어드레스신호에 의해 프로그램 코드(code)를 발생하여 상기 래치회로(LA1-LA3)로 입력하는 이피롬(EPROM)과, 스위칭에 의해 그래픽 프로세서(GSP)의 칩 인에이블
Figure kpo00002
을 선택하는 메모리영역을 변환하도록 하고 상기 시스템 버스(SB1)를 통한 어드레스 신호를 프로그램어블어레이 논리에 의한 디코딩에 의해 메모리 영역 설정 제어신호를 발생하는 제 2 PAL회로(PAL2)와, 상기 제 2 PAL회로(PAL2)의 제어신호와 상기 시스템 버스(SB1)의 어드레스 신호를 받아 디코딩하여 상기 그래픽 프로세서(GSP)의 메모리영역 결정 신호를 발생하는 디코더(DEC)로 구성된다.
따라서 본 발명의 구체적 일실시예 제 1 도를 참조하여 상세히 설명하면, 제 1 점프 스위치(JP1)는 싱글모드(1모니터만 사용)시 이피롬(EPROM) 사용을 결정하거나(ON), 듀얼 모드(2개의 모니터 사용)시 이피롬(EPROM)을 사용하지 않음을 선택하는 스위치이고, 제 2 점프스위치(JP2)는 싱글 또는 듀얼모드시 메모리 영역을 바꾸기 위한 스위치이다.
시스템버스(SB1)에서 어드레스를 공급받아 이피롬(EPROM)의 어드레스단자에 공급하고, 이피롬(EPROM)이 32KByte(27256)이면 A0-A14의 15개를 연결하고, 16KByte(27128)만으로 충분하다면 A0-A13의 14개를 연결한다.
이피롬(EPROM) 선택 및 그래픽 프로세서(GSP) 선택 신호를 디코딩하기 위해 제 1, 2 PAL회로(PAL1, PAL2)의 입력단에 A12-A19를 연결한다. 그리고 래치회로(LA1-LA3)는 시스템 버스(SB1)에 다른 데이타를 래치시키는 버퍼로서 시스템 어드레스 버스의 내용이 변하더라도 어드레스 래치 에이블 신호가 엑티브되는 순간에 기억된 어드레스 내용은 지워지지 않고, 지속적으로 다른 회로에 어드레스 신호를 공급한다.
예를들어, IBM-XT(8비트 데이타) 및 IBM-AT(16비트 데이타)를 모두 사용 가능하도록 3개의 래치회로(LA1-LA3)를 사용하여 SBHE(Set Byte High Enable) CS16등의 제어신호에 따라 선택적으로 인에이블 시키도록 구성하였으나 본 발명과 상관이 없으므로 더 이상의 설명은 생략한다.
제 1 점프 스위치(JP1)는 싱글 모드(1모니터만 사용)시 자체내장된 ROMBIOS (기본 입출력 제어 프로그램)을 구동하기 위해 이피롬(EPROM)을 인에이블 시키거나(ON), 듀얼모드(2개의 모니터를 2개의 비디오 카드로 구동)에서 이피롬(EPROM)의 사용을 디스에이블시키기 위한(Off) 스위치로서 제 1 PAL회로(PAL1)의 입력으로 들어가 이피롬(EPROM)의 칩 인에이블
Figure kpo00003
핀의 신호를 결정하므로 제 1 PAL( PAL1)의 디코딩 방법은 다음과 같다.
퍼스널 컴퓨터 시스템 메모리 영역에서 사용가능한 COOOO-DFFFF중에서 이피롬(EPROM)의 프로그램을 COOOO-C6FFF까지 30KByte를 사용하려면 제 1 PAL(PAL1)의 칩 인에이블
Figure kpo00004
출력의 구성등식은 다음과 같이 된다.
Figure kpo00005
=!JP1 & A19 & A18 & !AM & !A16 & !A15 & !(A14 & A13 & A12) (! : 반전기호, & : 논리곱, A12-A19 : 어드레스신호)
[표 1]
Figure kpo00006
상기 표 1의 값을 가질 때, A16-A19는 C(16진수)의 어드레스를 지정하고 A12-A14의 값이 111(2진수)이면 위 등식에서 칩 인에이블
Figure kpo00007
신호가 디스에이블되므로 0-6(16진수)까지 값이 가능하며 A0-A11의 신호는 상관이 없고 직접의 이피롬(EPROM)내부를 어드레싱하게 된다. 제 1 점프스위치(JP1)가 "ON"이면 위의 어드레스 상태가 만족될 때 칩 인에이블
Figure kpo00008
는 인에이블되고, "OFF"이면 어드레스 상태에 상관없이 칩 인에이블
Figure kpo00009
는 디스에이블되면 이피롬(EPROM)을 사용하지 않는다.
제 2 점프스위치(JP2)는 그래픽 프로세서(GSP)의
Figure kpo00010
(Chip enable)을 선택하는 어드레스(메모리영역)를 변환하기 위한 스위치로서 어드레스 신호(A16-A19)와 더불어 제 2 PAL(PAL2)의 입력으로 입력되어 디코딩된다.
디코딩 방법은 다음과 같다.
01=(JP2 & A19 & A18 & !A17 & A16)
# (!JP2 & A19 & A18 & !A17 & A16)(*# : 논리합)
01신호는 A19=A18=A16=1, A17=0, JP2=1(off)일 때 또는 A19 =A18 =1, A17=A16=0, JP2=0(on)일 때 인에이블 된다. 즉 JP2=off시 DOOO : xxxx의 메모리영역, JP2=on시 COOO : xxxx의 메모리 영역에서 그래픽 프로세서(GSP)를 동작하도록 디코딩된다.
01출력과 A15-A12와 다시 디코더(DEC)회로를 거쳐 구체적인 메모리 영역을 결정한다. 그래픽 프로세서(GSP)나 칩의 입력 포트가 n개 있다면 이런 디코더(DEC)를 n개 사용하거나 PAL을 사용해 디코딩시켜야 한다.
상기 메모리 영역을 변경하는 이유는 다음과 같다.
IBM 스탠다드 비디오 카드의 사용 메모리 영역 및 스페이스는 각각 다르다(Frame Buffer Memory영역)
MDA : B000 : 0000, B000 : FFFF 사이에서 4KByte
CGA : B8000 : 0000, D800 : 3FFF 사이에서 16KByte
EGA : A000 : 0000-B000 : FFFF
VGA : A000 : 0000-A000 : FFFF
B000 : 0000-B000 : 7FFF중 선택
B800 : 0000-B800 : 7FFF
그리고 VGA 롬 바이오스 (ROM BIOS : Read Only Memory Basic In/Out System)는 C0000-C7FFF까지 차지한다.
고해상도 비디오 카드는 최소한 위 메모리 영역을 중복사용하지 않으면 동시에 사용이 가능하다.
퍼스널 컴퓨터 비디오 카드의 널리 사용되는 허클리스 카드는 B000 : 0000에서 64KB까지 사용하며, 제품마다 조금씩 차이가 있으나 기본 메모리 영역은 동일하다.
대부분의 고해상도의 비디오 카드는 VGA 레벨에서 출발하며 VGA와 동일하거나 유사한 메모리 영역을 사용하기 때문에 VGA 혹은 그 이상의 비디오 카드와는 동시에 사용할 경우 데이타 충돌이 일어나므로 MDA,CGA 혹은 EGA 등과 사용하거나 CGA만 사용한다(EGA도 메모리영역이 확장된 제품이 많이 있다).
원래 퍼스널 컴퓨터에서 MDA와 CGA(기타 칼라 카드)만을 사용할 수 있도록 설계하였기 때문이다.
즉 PC 외부에서 모노/칼라를 스위치로 선택하고 내부 롬바이오스(ROMBIOS)에서도 모드를 하나로 사용하도록 구성되어 있다.
본 발명에서는 단독으로 사용시 내장된 이피롬(EPROM)에서 CGA/MDA 에뮬레이션 기능을 수행하고(C0000-C6FFF)듀얼 모드에서는
1〉 EGA 이하 카드와 동시에 사용시에 이피롬(EPROM)을 디스에이블 메모리 영역은 C7000 or D0000에서 사용한다.
2〉 VGA와 사용시 이피롬(EPROM)을 JP2를 사용, GSP 메모리영역을 C7000 or D0000으로 변경한다.
C7000 대신 C0000부터 사용해도 상관이 없으나 싱글 모드와 동일하게 하기 위해 C7000으로 한다. 싱글모드에서는 이피롬(EPROM) C0000-C6FFF, 그래픽 프로세서 C7000-C7FFF까지 사용한다.
상술한 바와 같이 기존의 퍼스널 컴퓨터 비디오 카드의 모든 종류와 동시에 사용이 가능하므로 기존의 응용프로그램을 사용하면서 고해상도를 요하는 프로그램을 고해상도 비디오 카드에서 사용하여 효율을 높이고, 기존의 응용 프로그램을 사용하지 않을 때 고해상도 비디오 카드 단독으로 사용할 수 있도록 ROMBIOS를 공급하여 CGA 에뮬레이션(emulation)등 고해상도로 할 수 있는 이점이 있다.

Claims (1)

  1. 퍼스널 컴퓨터의 그래픽 프로세서(GSP)를 구비한 비디오 카드에 있어서, 상기 퍼스널 컴퓨터의 슬롯으로 가지는 시스템 버스(SB1)와 , 상기 시스템 버스(SB1)와 다른 확장 슬롯으로 가지는 확장시스템버스(SB2)와, 상기 시스템버스(SB1) 및 확장 시스템버스(SB2)를 통해 발생되는 상기 퍼스널 컴퓨터의 중앙처리장치 발생 어드레스 래치 인에이블에 따라 입출력 데이타를 래치하는 래치회로(LA1-LA3)와, 상기 시스템버스(SB1)를 통해 출력되는 어드레스 및 스위칭에 따라 프로그램어블 어레이 논리에 의한 디코딩에 의해 싱글모드의 기본 입출력 프로그램 및 듀얼모드의 2개의 모니터를 2개의 카드로 구동되도록 선택되며 프로그램 메모리 영역을 설정하는 제어신호를 발생하는 제 1 PAL회로(PAL1)와, 기본 입출력 프로그램을 내장하고 있으면서 상기 제 1 PAL회로(PAL1)에서 출력되는 칩 인에이블 제어신호에 따라 인에이블 및 디스에이블되고 상기 시스템버스(SB1)를 통해 발생되는 어드레스신호에 의해 프로그램 데이타를 발생하여 상기 래치회로(LA1-LA3)로 입력하는 이피롬(EPROM)과, 스위칭에 의해 그래픽 프로세서(GSP)의 칩 인에이블(GE)을 선택하는 메모리영역을 변환하도록 하고 상기 시스템버스(SB1)를 통한 어드레스 신호를 프로그램 어블어레이 논리에 의한 디코딩에 의해 메모리 영역설정 제어신호를 발생하는 제 2 PAL회로(PAL2)와, 상기 제 2 PAL회로(PAl2)의 제어신호와 상기 시스템 버스(SB1)의 어드레스를 받아 디코딩하여 상기 그래픽 프로세서(GSP)의 메모리영역 결정신호를 발생하는 디코더(DEC)로 구성됨을 특징으로 하는 비디오 카드에 있어서 듀얼모드 사용회로.
KR1019890017158A 1989-11-24 1989-11-24 비디오 카드에 있어서 듀얼모드 사용회로 KR920004393B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890017158A KR920004393B1 (ko) 1989-11-24 1989-11-24 비디오 카드에 있어서 듀얼모드 사용회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890017158A KR920004393B1 (ko) 1989-11-24 1989-11-24 비디오 카드에 있어서 듀얼모드 사용회로

Publications (2)

Publication Number Publication Date
KR910010288A KR910010288A (ko) 1991-06-29
KR920004393B1 true KR920004393B1 (ko) 1992-06-04

Family

ID=19292047

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890017158A KR920004393B1 (ko) 1989-11-24 1989-11-24 비디오 카드에 있어서 듀얼모드 사용회로

Country Status (1)

Country Link
KR (1) KR920004393B1 (ko)

Also Published As

Publication number Publication date
KR910010288A (ko) 1991-06-29

Similar Documents

Publication Publication Date Title
CA1216071A (en) Computer speed control
KR100246710B1 (ko) 컴퓨터 시스템의 인터럽트 제어 장치 및 방법
US5222212A (en) Fakeout method and circuitry for displays
KR100287600B1 (ko) 확장가능한레지스터를제공하는데이타처리시스템및그방법
EP0358300B1 (en) Extended input/output circuit board addressing system
KR920004393B1 (ko) 비디오 카드에 있어서 듀얼모드 사용회로
US5168562A (en) Method and apparatus for determining the allowable data path width of a device in a computer system to avoid interference with other devices
KR980010783A (ko) 마이크로 콘트롤러의 어드레스 재설정 회로
US4771405A (en) Hidden control bits in a control register
JPH07311639A (ja) ポータブルコンピュータ
KR920003479Y1 (ko) 퍼스널 컴퓨터의 그래픽 카드의 데이타 전송회로
KR890006574Y1 (ko) 멀티 비데오 절환회로
JPH07168750A (ja) 情報処理装置
KR930005846B1 (ko) 비디오 콘트롤 회로
KR930004906Y1 (ko) 확장메모리의 주소지정시스템
KR960008245Y1 (ko) 칩선택신호가 없는 칩을 디스에이블시키는 회로
KR100253233B1 (ko) 디버깅 메시지 표시장치
KR940011657B1 (ko) 애트리뷰트 코드를 이용한 자형 이미지 합성장치 및 방법
KR940003624B1 (ko) Vga 시스템의 한글/한자 처리장치 및 방법
Gray Microcomputers in Evaluation: The New Generation of Computers
KR0167320B1 (ko) Pc시스템의 드라이브 변경 장치
KR950007107B1 (ko) 별도의 마이크로프로세서를 포함하는 컴퓨터장치
JPS58200289A (ja) デ−タ表示方式
KR20020008595A (ko) 일체형 컴퓨터의 제어 장치 및 방법
KR950029963A (ko) 듀얼 버스를 지원하는 확장용 카드

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030530

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee