KR100253233B1 - 디버깅 메시지 표시장치 - Google Patents

디버깅 메시지 표시장치 Download PDF

Info

Publication number
KR100253233B1
KR100253233B1 KR1019970076830A KR19970076830A KR100253233B1 KR 100253233 B1 KR100253233 B1 KR 100253233B1 KR 1019970076830 A KR1019970076830 A KR 1019970076830A KR 19970076830 A KR19970076830 A KR 19970076830A KR 100253233 B1 KR100253233 B1 KR 100253233B1
Authority
KR
South Korea
Prior art keywords
latch
microprocessor
unit
flash rom
debugging message
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019970076830A
Other languages
English (en)
Other versions
KR19990056812A (ko
Inventor
윤지성
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019970076830A priority Critical patent/KR100253233B1/ko
Publication of KR19990056812A publication Critical patent/KR19990056812A/ko
Application granted granted Critical
Publication of KR100253233B1 publication Critical patent/KR100253233B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Prevention of errors by analysis, debugging or testing of software
    • G06F11/362—Debugging of software
    • G06F11/3648—Debugging of software using additional hardware
    • G06F11/3656—Debugging of software using additional hardware using a specific debug interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

본 발명은 피씨(PC)의 프로그램 개발시 디버깅 메시지를 표시하는 기술에 관한 것으로, 피씨의 프로그램 개발시 현재 시스템 상태를 엘씨디 창에 문자 또는 숫자로 자유롭게 표시할 수 있도록 하기 위하여, 마이크로프로세서(23B)로 부터 전달되는 디버깅 메시지를 디스플레이하는 엘씨디부(23A)와; 디코더(21)로 부터 래치인터럽트신호(LATCH-INT)가 입력될 때, 래치부(22)에 래치된 값을 읽어들인 후 플래쉬 롬(23C)에서 해당 코드를 찾아내고 그 내용을 엘씨디부(23A)측으로 출력하고, 외부로 부터 테이블 데이터를 읽어들여 그 플래쉬 롬(23C)에 라이트하는 마이크로프로세서(23B)와; 상기 플래쉬 롬(23C)에 테이블 데이터를 라이트하거나 리드하기 위한 전원을 공급하는 플래쉬 로직부(23D)와; 상기 마이크로프로세서(23B)와 피씨와의 시리얼 통신을 위한 인터페이스부(23E) 및 시리얼 포트(23F)를 포함하여 구성한 것이다.

Description

디버깅 메시지 표시장치
본 발명은 피씨(PC)의 프로그램 개발시 디버깅 메시지를 표시하는 기술에 관한 것으로, 특히 디버깅 메시지 표시장치를 새롭게 구현하여 그 표시장치에 문자 또는 숫자로 시스템의 상태를 표시할 수 있도록한 디버깅 메시지 표시장치에 관한 것이다.
도 1은 종래기술에 의한 디버깅 메시지 표시장의 블록도로서 이에 도시한 바와 같이, 시스템 ISA 어드레스 버스를 통해 입력되는 어드레스신호(ADDR)를 디코딩하고, 라이트신호(lOW*)가 액티브상태로 입력될 때 래치부(12)에 래치신호(LAT)를 출력하는 디코더(11)와; 상기 디코더(11)로 부터 래치신호(LAT)가 입력될 때 ISA 데이터버스에 실려있는 데이터(Data)를 래치하는 래치부(12)와; 다수의 엘이디(LED1-LED8)를 구비하여 상기 래치부(12)에서 래치된 데이터를 8진수 또는 16진수로 표시하는 표시부(13)로 로 구성된 것으로, 이의 작용을 설명하면 다음과 같다.
피씨의 프로그램 개발시 디버깅 포트로서 80H 번지를 사용하게 되는데, 부팅시 프로그램은 현재의 시스템 상태를 80H 번지에 출력하고 이때, 라이트신호(lOW*)가 "로우"로 액티브된다.
디코더(11)는 시스템 ISA 어드레스 버스를 통해 입력되는 어드레스신호(ADDR)를 디코딩하고, 상기 라이트신호(lOW*)가 액티브상태로 입력될 때 래치부(12)에 래치신호(LAT)를 출력한다.
따라서, 상기 래치부(12)는 상기 래치신호(LAT)에 따라 ISA 데이터버스에 실려있는 데이터(Data)를 래치하게 되고, 이에 의해 표시부(13)의 엘이디(LED1-LED8)가 그 래치된 데이터에 상응되게 점등되어 시스템의 상태가 8진수 또는 16진수 형태로 나타난다.
이후, 상기의 표시상태는 다음 80H에 대한 출력이 발생할때까지 그대로 유지된다.
그러나, 이와 같은 종래의 디버깅 메시지 표시기술에 있어서는 현재 시스템의 상태가 표시부의 엘이디 동작에 의해 8진수 또는 16진수로 표시되어 개발자가 그 내용을 인식하는데 어려움이 있었다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 피씨의 프로그램 개발시 현재 시스템 상태를 엘씨디 창에 문자 또는 숫자로 자유롭게 표시하는 디버깅 메시지 표시장치를 제공함에 있다.
도 1은 종래기술에 의한 디버깅 메시지 표시장의 블록도.
도 2는 본 발명에 의한 디버깅 메시지 표시장치의 일실시 예시 블록도.
***도면의 주요 부분에 대한 부호의 설명***
21 : 디코더부 22 : 래치부
23 : 표시부 23A : 엘씨디부
23B : 마이크로프로세서 23C : 플래쉬 롬
23D : 플래쉬 로직부 23E : 인터페이스부
23F : 시리얼 포트 SW1, SW2 : 스위치
도 2는 본 발명의 목적을 달성하기 위한 디버깅 메시지 표시장치의 일실시 예시 블록도로서 이에 도시한 바와 같이, 시스템 ISA 어드레스 버스(S-ADDR)를 통해 입력되는 어드레스신호를 디코딩하고, 라이트신호(lOW*)가 액티브상태로 입력될 때 래치부(22)에 래치신호(LAT)를 출력하는 디코더(21)와; 상기 디코더(21)로 부터 래치인터럽트신호(LATCH-INT)가 입력될 때 시스템 ISA 데이터버스(S-DATA)에 실려있는 데이터를 래치하는 래치부(22)와; 상기 디코더(21)에서 특정 어드레스(80H)를 디코딩하여 이로부터 래치인터럽트신호(LATCH-INT)가 입력될 때, 상기 래치부(22)에 래치된 값을 읽어들인 후 플래쉬 롬(23C)에서 해당 코드를 찾아내고 그 내용을 엘씨디부(23A)에 디스플레이하고, 외부로 부터 테이블 데이터를 읽어들여 그 플래쉬 롬(23C)에 라이트하는 마이크로프로세서(23B)와; 상기 플래쉬 롬(23C)에 테이블 데이터를 라이트하거나 리드하기 위한 전원을 공급하는 플래쉬 로직부(23D)와; 상기 마이크로프로세서(23B)와 피씨와의 시리얼 통신을 위한 인터페이스부(RS232 DRIVER)(23E) 및 시리얼 포트(23F)와; 이전 메시지 보기를 선택하기 위한 스위치(SW1) 및 현재 메시지 보기를 선택하기 위한 스위치(SW2)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용을 상세히 설명하면 다음과 같다.
먼저, 디버깅 메시지를 엘씨디부(23A)에 디스플레이하는 과정을 설명하면 다음과 같다.
피씨의 프로그램 개발시 디버깅 포트로서 80H 번지를 사용하게 되는데, 부팅시 프로그램은 현재의 시스템 상태를 80H 번지에 출력하고 이때, 디코더부(21)는 80H 번지를 디코딩하여 래치인터럽트신호(LATCH-INT)가 발생되고, 이 래치인터럽트신호(LATCH-INT)는 마이크로프로세서(23B) 및 래치부(22)에 전달된다.
이에 따라 래치부(22)는 상기 디코더(21)로 부터 래치인터럽트신호(LATCH-INT)가 입력될 때 시스템 ISA 데이터버스(S-DATA)에 실려있는 데이터를 래치한다.
또한, 상기 마이크로프로세서(23B)는 상기 디코더부(21)로 부터 래치인터럽트신호(LATCH-INT)가 입력될 때 상기 래치부(22)에 래치아웃인에이블신호(L-OE*)를 출력하여 래치된 값을 읽어들인 후 플래쉬 롬(23C)에서 그 값에 상응되는 코드를 찾아내고 그 내용을 읽어내어 엘씨디부(23A)에 디스플레이하게 된다.
이때, 사용자가 스위치(SW1)를 누르면 상기 마이크로프로세세서(23B)가 이를 인식하여 상기 엘씨디부(23A)에 이전의 메시지를 디스플레이하고, 스위치(SW2)를 누르면 이를 인식하여 그 엘씨디부(23A)에 현재 메시지를 디스플레이한다.
한편, 상기 마이크로프로세서(23B)가 피씨와 인터페이싱하여 상기 플래쉬 롬(23C)에 데이블 데이터를 라이트하는 과정을 설명하면 다음과 같다.
상기 마이크로프로세서(23B)는 인터페이스부(23E) 및 시리얼포트(23F)를 통해 피씨와 인터페이싱하여 일정 포맷을 갖는 테이블 데이터를 읽어들여 플래쉬 롬(23C)에 라이트하게 되는데, 이때, 플래쉬 로직부(23D)에 인에이블신호(EN)를 "하이"로 액티브시켜 출력하여 그로부터 라이트에 필요한 전원을 공급받는다.
이때, 상기 디코더부(21)에서 출력되는 래치인터럽트신호(LATCH-INT)는 무시되며, 상기 플래쉬 롬(23C)을 대상으로 일련의 테이블 데이터 라이트과정이 종료되면 상기 인에이블신호(EN)를 "로우"로 인액티브시킨다.
이상에서 상세히 설명한 바와 같이, 본 발명은 피씨의 프로그램 개발시 현재 시스템 상태를 엘씨디 창에 문자 또는 숫자로 자유롭게 표시할 수 있게 표시부를 구현함으로써 프로그램 개발자에게 디버깅 메시지를 보다 확실하게 전달할 수 있는 효과가 있다.

Claims (2)

  1. 마이크로프로세서(23B)로 부터 전달되는 디버깅 메시지를 디스플레이하는 엘씨디부(23A)와; 디코더(21)로 부터 래치인터럽트신호(LATCH-INT)가 입력될 때, 래치부(22)에 래치된 값을 읽어들인 후 플래쉬 롬(23C)에서 해당 코드를 찾아내고 그 내용을 엘씨디부(23A)측으로 출력하고, 외부로 부터 테이블 데이터를 읽어들여 그 플래쉬 롬(23C)에 라이트하는 마이크로프로세서(23B)와; 상기 플래쉬 롬(23C)에 테이블 데이터를 라이트하거나 리드하기 위한 전원을 공급하는 플래쉬 로직부(23D)와; 상기 마이크로프로세서(23B)와 피씨와의 시리얼 통신을 위한 인터페이스부(23E) 및 시리얼 포트(23F)를 포함하여 구성한 것을 특징으로 하는 디버깅 메시지 표시장치.
  2. 제1항에 있어서, 상기 엘씨디부(23A)에 디스플레이되는 디버깅 메시지중에서 이전 페이지의 열람을 선택하기 위한 스위치(SW1) 및 현재 페이지의 열람을 선택하기 위한 스위치(SW2)를 더 포함하여 구성한 것을 특징으로 하는 디버깅 메시지 표시장치.
KR1019970076830A 1997-12-29 1997-12-29 디버깅 메시지 표시장치 Expired - Fee Related KR100253233B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970076830A KR100253233B1 (ko) 1997-12-29 1997-12-29 디버깅 메시지 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970076830A KR100253233B1 (ko) 1997-12-29 1997-12-29 디버깅 메시지 표시장치

Publications (2)

Publication Number Publication Date
KR19990056812A KR19990056812A (ko) 1999-07-15
KR100253233B1 true KR100253233B1 (ko) 2000-04-15

Family

ID=19529354

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970076830A Expired - Fee Related KR100253233B1 (ko) 1997-12-29 1997-12-29 디버깅 메시지 표시장치

Country Status (1)

Country Link
KR (1) KR100253233B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105334777A (zh) * 2015-11-26 2016-02-17 国网辽宁省电力有限公司大连供电公司 串口规约报文信号试验端子排

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105334777A (zh) * 2015-11-26 2016-02-17 国网辽宁省电力有限公司大连供电公司 串口规约报文信号试验端子排

Also Published As

Publication number Publication date
KR19990056812A (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
US7170498B2 (en) Computer system provided with hotkeys
KR950001418B1 (ko) 세트업 기능 및 폽업 기능을 구비한 휴대용 컴퓨터의 폽업 제어 시스템
KR890015142A (ko) 다이렉트 메모리 액세스 제어장치
TW362208B (en) Display driver
JPH0472271B2 (ko)
KR100253233B1 (ko) 디버깅 메시지 표시장치
US20040164990A1 (en) Method, controller and apparatus for displaying BIOS debug message
EP0395377B1 (en) Status register for microprocessor
KR100214497B1 (ko) 마이크로 콘트롤러의 어드레스 재설정 회로
US4831572A (en) Polynomial vector arithmetic operation control system
CN105068835A (zh) 移动终端及其调试信息显示方法
KR19980035434A (ko) 내장 및 확장vga카드의 접속제어기능을 갖는 컴퓨터시스템
KR950000535B1 (ko) 모니터 제어장치 및 그의 구동방법
KR920009664B1 (ko) 단일 lcd 콘트롤러에 의한 복수의 lcd 구동회로 및 방법
KR920004393B1 (ko) 비디오 카드에 있어서 듀얼모드 사용회로
KR910010299A (ko) 프로그래머블 콘트롤러의 비트연산 처리회로
KR910002434Y1 (ko) 키보드를 이용한 하드 디스크 드라이버 전원 제어장치
KR200334309Y1 (ko) 패러렐 포트를 이용한 버스 신호 발생 장치
KR930005846B1 (ko) 비디오 콘트롤 회로
KR970050051A (ko) 액정 디스플레이를 구동하기 위한 액정구동 출력회로
Sawhney et al. A Simple EPROM Programmer
KR930016894A (ko) Cpu 종류의 감지방법과 그 표시장치
KR19990011672A (ko) 화상형성장치의 디스플레이패널 초기화방법
JPS61273049A (ja) シリアル伝送装置
JPH0630049B2 (ja) 情報処理装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20061220

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20080123

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20080123

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000