KR930005846B1 - 비디오 콘트롤 회로 - Google Patents

비디오 콘트롤 회로 Download PDF

Info

Publication number
KR930005846B1
KR930005846B1 KR1019900019091A KR900019091A KR930005846B1 KR 930005846 B1 KR930005846 B1 KR 930005846B1 KR 1019900019091 A KR1019900019091 A KR 1019900019091A KR 900019091 A KR900019091 A KR 900019091A KR 930005846 B1 KR930005846 B1 KR 930005846B1
Authority
KR
South Korea
Prior art keywords
attribute
output
cpu
video
control circuit
Prior art date
Application number
KR1019900019091A
Other languages
English (en)
Other versions
KR920010488A (ko
Inventor
김만곤
권영돈
이병섭
이창열
Original Assignee
현대전자산업 주식회사
정몽헌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 정몽헌 filed Critical 현대전자산업 주식회사
Priority to KR1019900019091A priority Critical patent/KR930005846B1/ko
Publication of KR920010488A publication Critical patent/KR920010488A/ko
Application granted granted Critical
Publication of KR930005846B1 publication Critical patent/KR930005846B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

내용 없음.

Description

비디오 콘트롤 회로
제1도는 종래의 비디오 콘트롤 회로의 블록도.
제2도는 본 발명의 비디오 콘트롤 회로 블럭도.
제3도는 본 발명에 의한 선택 로직의 일실시예 구성 회로도.
제4a도는 본 발명 실시예의 IBM-PC 모드의 어트리뷰트 바이트 정의 예시도.
제4b도는 본 발명 실시예의 패콤/IBM 터미널 모드의 어트리뷰트 바이트 정의 예시도.
제4c도는 본 발명 실시예의 선택로직의 콘트롤 포트 바이트 정의도.
제5도는 제4a, b 및 c도의 정의를 구현하는 일실시예 PAL의 예시도.
* 도면의 주요부분에 대한 부호의 설명
101 : CRTC 102 : CPU
103 : 멀티플렉서 104 : 타이밍 콘트롤 회로
105 : 캐릭터 코드 버퍼 106 : 어트리뷰트 코드 버퍼
107,108 : 래치 109 : 문자 발생기
110 : 어트리뷰트 디코더 111 : 시프트 레지스터
112 : 비디오 처리 로직 113 : CRT 구동 로직
201 : 특수 폰트 문자 발생기 202 : 시프트 레지스터
203 : 인에이블 로직 204 : OR 게이트
205 : 어트리뷰트 디코더 206 : 멀티플렉서
207 : 선택로직
본 발명은 CRT(Csthode Ray Tube)상에 글자를 출력시키기 위해 콘트롤하는 비디오 회로에 관한 것으로서, 특히 캐릭터 코드(Character Code)로 지원되는 표준 폰트 이외에 어트리뷰트 코드(Attribute Code)의 일부를 폰트 데이타 지정에 이용하여 다양한 형태의 글자를 나타낼 수 있도록 하는 비디오 콘트롤 회로에 관한 것이다.
CRT상에 글자를 디스플레이(display)하는데 있어서 일반적으로 글자에 해당하는 캐릭터 코드와, 표현하는 방법에 대한 어트리뷰트 코드를 사용한다. 즉, 글자의 지정은 캐릭터 코드에 포함되고, 캐릭터 코드로 지정되어진 글자의 생긴모양(일명"폰트(FONT)"라함)을 표현하는 방법은 어트리뷰트 코드에 포함되는 것이다.
종래의 경우는 문자 발생기(Character Generator)에 저장된 한정된 형태의 글자 모양(FONT)만 지원되었다. 그러나, 퍼스널 컴퓨터는 호스트 컴퓨터의 터미널로 사용되는 경우가 많은데, 이런 경우 호스트에서 요구되는 글자 모양이 퍼스널 컴퓨터에 없는 경우가 많으며, 또한 각 호스트간의 요구하는 글자형태가 서로 다를 수 있다.
따라서, 종래의 방법으로는 퍼스널 컴퓨터를 터미널로 사용시 호스트가 요구하는 글자형태 중 특수한 것을 지원할 수 없다는 문제점이 있다. 그 예로서, 호스트 컴퓨터가 IBM(등록상표임) 기종인 경우는 [표1]에 나타낸 바와 같이 임이의 문자 상, 하 또는 좌, 우측에 각각 괴선을 사용 한다든가, 또는 그들이 조합된 형태로 사용되기도 한다.
[표 1]
또한 호스트 컴퓨터가 패콤(Facom)인 경우는 다음의 [표2]에 나타낸 바와 같이 임이의 문자 상, 하 또는 좌, 우측에 각각 절반괴선 또는 괴선과 이들이 조합된 형태로 사용된다.
[표 2]
그러나 상기 예에서 제시된 글자형태들은 종래의 퍼스털 컴퓨터에서는 지원되지 않는다. 따라서 IBM이나 패콤(Facom)의 호스트 컴퓨터에 연결되어 사용할때 문제점이 발생한다.
본 발명은 상기의 문제점을 배제하기 위해 안출된 것으로서, 특수한 글자 모양(FONT)을 지원하기 위해 정상적인 글자(표준폰트)외에 추가 되는 특수한 모양을 기록한 문자 발생기를 더 포함시키고, 어트리뷰트 코드의 일부를 추가된 캐릭터 폰트 코드로 이용해서 특수한 폰트(FONT) 모양을 지정하고, 추가된 문자 발생기와 원래의 문자 발생기의 데이타 값을 더하여 다양한 글자형태(<표 3> 참조)를 만들어 내는 비디오 콘트롤 회로를 제공함에 그 목적을 두고 있다.
[표 3]
본 발명은 상기 목적을 달성하기 위하여 CPU, CRTC, 타이밍 콘트롤수단, 상기 CPU와 CRTC 및 타이밍 콘트롤 수단에 연결된 제1멀티플렉스 수단, 상기 CPU와 제1멀티플렉스 수단에 연결된 버퍼 수단, 상기 버퍼수단과 타이밍 콘트롤 수단에 연결된 래치수단, 상기 래치수단에 연결된 문자 발생수단 및 제1어트리뷰트 디코딩 수단, 상기 문자 발생수단에 연결된 제1시프트 레지스터, 직렬 폰트 데이타와 해석된 어트리뷰트를 입력하여 CRT 출력에 적당하도록 변환하는 비디오 처리 수단, 및 상기 비디오 처리 수단에 연결된 CRT 구동수단을 포함하여 구성되는 비디오 콘트롤 회로에 있어서, 상기 래치수단에 연결된 특수 폰트문자 발생수단 및 제2어트리뷰트 디코딩 수단, 상기 특수 폰트 문자 발생수단과 타이밍 콘트롤 수단에 연결된 제2시프트 레지스터, 상기 제2시프트 레지스터에 연결된 인에이블 수단, 상기 인에이블 수단과 제1시프트 레지스터에 입력단이 연결되고 출력단은 상기 비디오 처리수단에 연결된 논리합 수단, 및 상기 제1 및 제2어트리뷰트 디코딩 수단에 입력단이 연결되고 출력단은 상기 비디오 처리수단에 연결된 제2멀티플렉스 수단을 더 포함하여 구성됨으로써 다양한 폰트를 지원함을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
우선 본 발명을 설명하기 전에 제1도를 통해 종래의 비디오 콘트롤회로의 구성 및 동작을 살펴본다.
제1도는 종래의 비디오 콘트롤 회로 블럭도로서, 101은 CRTC(Cathode Ray Tube Controller), 102는 CPU(Central Processing Unit), 103은 멀티플렉스(이하, 간단히 "MUX"라함), 104는 타이밍 콘트롤 회로, 105는 캐릭터 코드 버퍼, 106은 어트리뷰트 코드 버퍼, 107 및 108은 래치, 109는 문자 발생기, 110은 어트리뷰트 디코더, 111은 시프트 레지스터, 112는 비디오 처리로직, 113은 CRT 구동로직을 각각 나타낸다.
CPU(102)는 어드레스 라인을 통하여 비디오 버퍼(105,106)의 어드레스를 지정하고, 데이타 라인을 통하여 데이타를 비디오 버퍼(105,106)에 읽기 및 쓰기(read/write)한다.
CRTC(101)는 어드레스 라인을 통하여 비디오 버퍼(105,106)의 어드레스를 지정하고, 비디오 버퍼에서 데이타를 읽는다.
MUX(103)는 상기 CPU(102)와 CRTC(101)의 어드레스 중 하나를 선택하여 비디오 버퍼(105,106)로 출력한다. 이때 어드레스 선택은 타이밍 콘트롤 회로(104)에서 제공하는 적절한 시간에 이루어진다. 비디오 버퍼는 도면에 도시된 바와 같이 캐릭터 코드 버퍼(105)와 어트리뷰트 코드 버퍼(106)로 구성되며, 캐릭터 코드 버퍼(105)는 캐릭터 코드를 저장하고, 어트리뷰트 코드 버퍼(106)는 어트리뷰트 코드를 저장한다. 상기의 비디오 버퍼(105,106)는 CRTC(101)에서 제공하는 어드레스에 따라 해당 어드레스에 저장된 캐릭터 코드 및 어트리뷰트 코드를 출력한다. 그리고 상기 캐릭터 코드 버퍼(105)로 부터 출력된 캐릭터 코드는 타이밍 콘트롤 회로(104)가 제공하는 적절한 타이밍에 후단의 래치(107)에 저장된다. 이렇게 저장된 캐릭터 코드는 다음단의 문자발생기(109)의 어드레스로 출력되어 글자의 모양(FONT)을 지정한다.
상기 문자발생기(109)는 상기 래치(107)로 부터의 출력에 따라 지정된 어드레스의 내용을 출력하게 되는데, 이때 출력되는 값은 글자의 생긴 모양(FONT DATA)이다.
상기 문자발생기(109)로 부터 출력된 폰트 데이타는 시프트 레지스터(111)에 의해 직렬(serial) 폰트 데이타로 변환되어 비디오 처리로직(112)으로 출력된다.
한편, 상기 어트리뷰트 코드 버퍼(106)로 부터 출력된 어트리뷰트 코드는 타이밍 콘트롤 회로가 제공하는 적절한 타이밍에 후단의 래치(108)에 저장된다. 이렇게 저장된 어트리뷰트 코드는 어트리뷰트 디코드(110)로 출력된다.
어트리뷰트 디코더(110)는 어트리뷰트(속성)를 해석한다.
비디오 처리 로직(112)은 상기 시프트 레지스터(111) 및 어트리뷰트 디코드(110)에 연결되어 직렬 폰트 데이타와 해석된 어트리뷰트를 입력하고 타이밍 콘트롤 회로(104)가 제공하는 적절한 타이밍에 CRT 출력에 적당한 형태로 변환한다.
CRT 구동 로직(113)은 상기 비디오 처리로직(112)에서 변환된 데이타를 CRT로 출력시킨다.
상술한 종래의 방법을 참고문헌 "IBM 테크니컬 레퍼런스 퍼스널 컴퓨터 XT"(IBM Technical Reference Personal Computer XT)에 상세하게 기술되어 있다.
그러나 상기 종래의 비디오 콘트롤 회로는 전술한 바와 같이 문자발생기에 저장된 한정된 형태의 글자모양(FONT)만을 지원할 수 있어서 기존의 퍼스널 컴퓨터를 터미널로 사용할 시 호스트가 요구하는 글자 형태를 모두 지원할 수 없는 경우가 발생된다.
제2도는 본 발명에 의한 비디오 콘트롤 회로의 블럭도로서, 종래의 문제점을 해결하기 위해 종래의 비디오 콘트롤 회로(제1도)에 추가회로(점선부분)을 부가한 것이다.
종래의 비디오 콘트롤 회로 부분은 제1도에서 설명한 것과 동일하게 구성되고 동작함에 따라, 전술한 내용으로 갈음하고, 추가회로에 대해서만 상세히 설명하면 다음과 같다.
본 발명에 의해 추가된 회로는 도면에 도시한 바와 같이 CPU(102)에 연결된 선택로직(107), 어트리뷰트 코드 버퍼 후단 래치(108)의 출력단에 연결된 특수 폰트 문자발생기(201), 상기 래치(108)의 출력단에 기존의 어트리뷰트 디코더(110)와 병렬로 추가 연결된 어트리뷰트 디코더(205), 상기 두 어트리뷰트 디코더(110,205)에 입력단이 연결되고 상기 선택로직(207)에 선택제어단이 연결되며 출력단은 비디오 처리 로직(112)에 연결된 멀티플렉서(이하, "MUX"라함)(206), 타이밍 콘트롤 회로(104) 및 상기 특수 폰트 문자발생기(201)에 연결된 시프트 레지스터(202), 상기 시프트 레지스터(202) 및 선택로직(207)에 연결된 인에이블 로직(203), 및 기존의 시프트 레지스터(111)와 상기 인에이블 로직(203)에 입력단이 연결되고 출력단은 비디오 처리로직(112)에 연결된 OR 게이트(204)로 구성된다.
선택로직(207)의 세부 구성 및 동작을 제3도를 통해 설명한다. 제3도는 본 발명에 이용된 선택로직의 일시실시예 구성 회로도로서, 도면에서 31은 어드레스 디코더이고, 32는 OR게이트이며, 33은 선택로직 콘트롤 포트를 형성하는 D플립플롭 회로이다.
상기 어드레서 디코드(31)는 CPU(102)로 부터 어드레스를 받아 어드레스 값이 특정 값(선택로직)일때 논리"0"을 출력한다. 그리고 CPUD의 입/출력 쓰기 신호(IOW)에 의해 CPU가 특정 어드레스(선택로직) 출력시 OR 게이트(32)는 논리 "0"을 출력한다. CPU(102)의 입/출력 쓰기 주기(Cycle)가 끝나면 상기 OR게이트(32)의 출력이 논리 "0"에서 논리"1"로 바뀌며, 이때 CPU의 데이타 비트 a 및 b가 D플립플롭 회로(33)에 래치된다. 그리고 상기 D플립플롭의 제1출력단(1Q)을 통해 제어신호(인에이블/디스에이블)를 출력하고 제2출력단(2Q)을 통해 선택신호(Facom/IBM)를 출력한다.
본 발명의 바람직한 실시예에서 상기 특수폰트 문자발생기(201)는 74S472라는 PROM을 사용하여 구성하였고, 시프트 레지스터(202)는 상기 특수 폰트 문자발생기(201)로 부터의 입력을 직렬 데이타(serial data)로 변환한다. 그리고 상기 인에이블 로직(203)은 2입력 AND 게이트로 구성하며 일 입력단에 인가되는 선택로직(207)의 출력신호(인에이블/디스에이블)가 논리 "0"일때는 OR 게이트(204)로의 출력이 논리 "0"을 유지하므로 최종 폰트 데이타에 영향을 미치지 않으나, 반대의 경우 즉, 상기 선택로직(207)의 출력(인에이블/디스에이블)이 논리 "1"일 경우는 직렬 특수 폰트 데이타가 최종 폰트 데이타에 더해진다.
제4도는 본 발명에서 정의하여 구현한 일실시예로서, (a)는 IBM-PC모드의 어트리뷰트 바이트 정의이고, (b)는 패콤/IBM 터미널 모드의 어트리뷰트 바이트 정의의 예이며, (c)는 선택로직의 콘트롤 포트 바이트 정의의 예이다.
또한, 본 발명의 일실시예로 정의한 상기 제4a, b 및 c도를 구현하기 위하여 기존의 어트리뷰트 디코더(110), 추가된 어트리뷰트 디코더(205) 및 MUX(206)를 하나의 PAL로 설계하였는데 이를 제5도에 도시하였다.
도면에 나타낸 바와 같이 상기 PAL(Programmable Array Logic)은 입력단이 선택로직(207) 및 래치(108)에 연결되고 출력단은 비디오 처리 로직(112)에 연결된다. 따라서 선택로직(207)의 제어(인에이블/디스에이블)에 따라 래치된 어튜리뷰트 및 특수 폰트 코드를 입력하고 출력단으로 블랭크(+Blank), 언더라인(+Underline), 포오그라운드(+Foreground), 백 그라운드(+Background) 및 인텐시티(+intensity)를 출력하는 바, 상기 PAL의 출력단은 다음의 <표4>와 같이 정의된다.
[표 4]
단, 상기 <표4>은 A7은 어튜리뷰트 바이트의 비트 7, A6은 어튜리뷰트 바이트의 비트 6, …A0는 어튜리뷰트 바이트의 비트 0이다.
상기와 같이 구성되는 본 발명의 비디오 콘트롤 회로의 동작을 설명하면 다음과 같다.
CPU(102)는 선택로직(207)을 콘트롤 하여 본 발명의 추가회로가 인에이블/디스에이블 되도록 한다. 따라서 본 발명의 추가회로가 디스에이블 되면 종래의 비디오 회로와 동일하게 동작하고, 인에이블 되면 전술한 어튜리뷰트의 추가 기능을 이용한다. 이를 더욱 상세히 설명하면 다음과 같다.
우선, 본 발명의 추가회로가 디스에이블 되었을때를 설명한다. CPU(102)는 선택로직(207)이 디스에이블 상태를 출력하도록 제어한다. 상기 선택로직으로 부터 디스에이블 값이 출력되면 MUX(206)는 기존의 어튜리뷰트 디코더(110) 출력을 비디오 처리로직(112)에 연결시키고, 인에이블 로직(203)은 디스에이블 상태에서 항상 논리 "0"을 출력함에 따라 시프트 레지스터(111)의 값은 OR게이트(204)의 영향없이 비디오 처리 로직(112)에 연결된다. 따라서 본 발명의 비디오 처리 회로는 종래의 회로와 동일하게 동작한다.
다음으로, 본 발명의 추가회로가 인에이블 되었을 경우를 설명한다. CPU(102)는 선택로직(207)이 인에이블 상태를 출력하도록 제어한다. 상기 선택로직이 인에이블 상태를 출력하면 다음 동작이 일어난다. CPU(102)는 어드레스 라인을 통하여 비디오 버퍼(105,106)의 어드레스를 지정하고 데이타 라인을 통하여 데이타를 비디오 버퍼에 읽기/쓰기 한다. CRTC(101)는 어드레스 라인을 통하여 비디오 버퍼(105,106)의 어드레스를 지정하고 상기 비디오 버퍼(105,106)에서 데이타를 읽는다. MUX(103)는 CPU(102)와 CRTC(101) 어드레스 중 하나를 선택하여 비디오 버퍼(105,106)로 출력한다. 이때 어드레스 선택은 타이밍 콘트롤 회로(104)에서 제공하는 적절한 시간에 이루어진다. 비디오 버퍼는 캐릭터 코드 버퍼(105)와 어튜리뷰트 코드 버퍼(106)로 구성되며, 캐릭터 코드 버퍼(105)는 캐릭터 코드를 저장하고 어튜리뷰트 코드 버퍼(106)는 어튜리뷰트 코드를 저장한다..
상기 비디오 버퍼(105,106)는 CRTC(101)에서 제공하는 어드레스에 따라 해당 어드레스에 저장된 캐릭터 코드 및 어튜리뷰트 코드를 출력한다. 상기 캐릭터 코드 버퍼(105)로 부터 출력된 캐릭터 코드는 타이밍 콘트롤 회로(104)가 제공하는 적절한 타이밍에 의해 래치된다. 이렇게 래치된 캐릭터 코드는 문자 발생기(109)의 어드레스로 입력되어 글자의 모양(폰트)을 지정한다. 문자 발생기(109)는 상기의 지정된 어드레스의 내용을 출력하게 되는데 이때 출력되는 데이타는 글자의 생긴모양(폰트 데이타)이다. 상기 문자 발생기(109)로 부터 출력된 폰트 데이타는 시프트 레지스터(111)에 의해 직렬 폰트 데이타로 변환된다. 또한, 상기 어튜리뷰트 코드 버퍼(106)로 부터 출력된 어튜리뷰트 코드는 타이밍 콘트롤 회로가 제공하는 적절한 타이밍에 래치되며, 이렇게 래치된 어튜리뷰트 코드는 특수 폰트 문자 발생기(201), 기존의 어튜리뷰트 디코더(110) 및 추가된 어튜리뷰트 디코더(205)에 입력된다. 기존의 어튜리뷰트 디코더(110)는 상기의 래치된 어튜리뷰트 코드를 디코딩한다. 그러나 디코딩된 값은 후단의 MUX(206)에 의해 무시된다.
추가된 어튜리뷰트 디코더(205)는 상기의 래치된 어튜리뷰트 코드를 디코딩한다. MUX(206)는 상기 두 어튜리뷰트 디코더(110,205)의 출력중 추가 어튜리뷰트 디코더(205)의 출력을 비디오 처리 로직(112)에 인가한다. 이때 상기 어튜리뷰트 디코더(205)를 선택한 것은 선택로직(207)의 인에이블 상태 출력에 의한 것이다. 그리고 상기의 래치된 어튜리뷰트 코드의 일부는 특수 폰트 문자 발생기(201)의 어드레스로 입력된다. 그러면 상기 특수 폰트 문자 발생기(201)는 지정된 특수 폰트의 모양을 시프트 레지스터(202)로 출력한다. 시프트 레지스터(202)는 입력되는 특수 폰트 데이타를 직렬 특수 폰트 데이타로 변환한다. 인에이블 로직(203)은 상기 시프트 레지스터(202)로 부터 출력된 직렬 특수 폰트 데이타를 그대로 통과시켜 OR게이트(204)에 인가한다. 이때 인에이블 로직(203)이 직렬 특수 폰트 데이타를 그대로 통과시키는 것은 선택로직(207)의 인에이블 상태 출력에 기인한 것이다. OR게이트(204)는 직렬 폰트 데이타와 직렬 특수 폰트 데이타를 논리합하여 비디오 처리 로직(112)에 인가한다. 상기 OR게이트(204)의 출력과 MUX(206)의 출력은 비디오 처리 로직(112)에 입력되어 타이밍 콘트롤 회로(104)가 제공하는 적절한 타이밍에 의해 CRT로 출력 가능한 형태로 변환된다. CRT 구동 로직(113)은 상기 비디오 처리 로직에 의해 변환된 데이타를 CRT로 출력시킨다.
상술한 바와 같은 본 발명의 응용으로 한장의 비디오 보드로서 종래의 방법과 특수문자 지원모드의 두가지 모드가 지원되도록 한다.
본 발명에 의한 효과를 들면 다음과 같다.
첫째, 하나의 비디오 콘트롤 회로를 가지고 여러가지 폰트를 지원하면서 추가된 문자 발생기의 데이타 변경만으로도 폰트 지원을 쉽게 변환시킬 수 있으므로 다양한 응용이 가능하다,
둘째, 종래의 비디오 회로와 완벽한 호환 모드를 제공할 수 있다.
셋째, 두 모드의 기능을 사용자의 의도대로 용이하게 선택할 수 있도록 한다.

Claims (8)

  1. CPU(102), CRTC(101), 타이밍 콘트롤 수단(104), 상기 CPU와 CRTC 및 타이밍 콘트롤 수단에 연결된 제1멀티플렉스 수단(103), 상기 CPU와 제1멀티플렉스 수단에 연결된 버퍼 수단(105,106), 상기 버퍼수단과 타이밍 콘트롤 수단에 연결된 래치수단(107,108), 상기 래치수단에 연결된 문자 발생수단(109) 및 제1어튜리뷰트 디코딩 수단(110), 상기 문자 발생수단에 연결된 제1시프트 레지스터(111), 직렬 폰트 데이타와 해석된 어튜리뷰트를 입력하여 CRT 출력에 적당하도록 변환하는 비디오 처리 수단(112), 및 상기 비디오 처리 수단에 연결된 CRT 구동수단(113)을 포함하여 구성되는 비디오 콘트롤 회로에 있어서 ; 상기 래치수단(108)에 연결된 특수 폰트 문자 발생수단(201) 및 제2어튜리뷰트 디코딩 수단(205), 상기 특수 폰트 문자 발생수단과 타이밍 콘트롤 수단에 연결된 제2시프트 레지스터(202), 상기 제2시프트 레지스터에 연결된 인에이블 수단(203), 상기 인에이블 수단과 제1시프트 레지스터에 입력단이 연결되고 출력단은 상기 비디오 처리수단에 연결된 논리합(OR)수단(204), 및 상기 제1 및 제2어튜리뷰트 디코딩 수단에 입력단이 연결되고 출력단은 상기 비디오 처리 수단에 연결된 제2멀티 플렉스 수단(206)을 더 포함하여 구성됨으로써 다양한 폰트를 지원함을 특징으로 하는 비디오 콘트롤 회로.
  2. 제1항에 있어서, 상기 CPU(102)에 입력단이 연결되고 상기 인에이블 수단(203) 및 제2멀티플렉스 수단(206)에 출력단이 연결되어 상기 CPU(102)의 제어하에 출력 상태(인에이블/디스에이블)를 선택하는 선택수단(207)을 더 포함함을 특징으로 하는 비디오 콘트롤 회로.
  3. 제1항 또는 제2항에 있어서, 상기 논리합수단(204)를 이용하여 상기 문자발생수단(109)의 출력과 상기 특수 폰트 문자발생수단(201)의 출력을 화면에 표시함으로써 두개의 폰트를 이용하여 하나의 글자를 표현함을 특징으로 하는 비디오 콘트롤 회로.
  4. 제1항 또는 제2항에 있어서, 상기 제1어튜리뷰트 디코딩수단(110)과 상기 제2어튜리뷰트 디코딩 수단을 이용하여 하나의 어튜리뷰트 코드로서 두가지 어튜리뷰트중 어느 한가지를 선택하여 표현하도록 구성함을 특징으로 하는 비디오 콘트롤 회로.
  5. 제1항 또는 제2항에 있어서, 상기 인에이블 수단(203)은 2입력 AND게이트로 구성함을 특징으로 하는 비디오 콘트롤 회로.
  6. 제1항 또는 제2항에 있어서, 상기 제1 및 제2어튜리뷰트 디코딩 수단(110,205)과 제2멀티플렉스 수단(206)을 하나의 PAL(Pregrammable Array Logic)로 구현한 것을 특징으로 하는 비디오 콘트롤 회로.
  7. 제2항에 있어서, 상기 선택수단(207)은 상기 CPU(102)에 연결된 어드레스 디코더(31), 상기 CPU(102)와 어드레스 디코더(31)에 연결된 OR게이트(32), 및 상기 CPU(102)와 OR게이트(32)에 연결된 D플립플롭 회로(33)로 구성됨을 특징으로 하는 비디오 콘트롤 회로.
  8. 제1항 또는 제2항에 있어서, 상기 래치수단(108)으로 부터 출력되는 어튜리뷰트 코드 일부를 특수 폰트 문자발생수단(201)의 폰트 데이타 지정에 이용하여 다양한 폰트 지원을 용이하게 함을 특징으로 하느 비디오 콘트롤 회로.
KR1019900019091A 1990-11-23 1990-11-23 비디오 콘트롤 회로 KR930005846B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900019091A KR930005846B1 (ko) 1990-11-23 1990-11-23 비디오 콘트롤 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900019091A KR930005846B1 (ko) 1990-11-23 1990-11-23 비디오 콘트롤 회로

Publications (2)

Publication Number Publication Date
KR920010488A KR920010488A (ko) 1992-06-26
KR930005846B1 true KR930005846B1 (ko) 1993-06-25

Family

ID=19306463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900019091A KR930005846B1 (ko) 1990-11-23 1990-11-23 비디오 콘트롤 회로

Country Status (1)

Country Link
KR (1) KR930005846B1 (ko)

Also Published As

Publication number Publication date
KR920010488A (ko) 1992-06-26

Similar Documents

Publication Publication Date Title
JPS5834836B2 (ja) デ−タヒヨウジセイギヨホウシキ
EP0349145B1 (en) Flat panel display attribute generator
KR930005846B1 (ko) 비디오 콘트롤 회로
US5367317A (en) Screen display device
JPH0358122A (ja) 画像表示装置
KR940011657B1 (ko) 애트리뷰트 코드를 이용한 자형 이미지 합성장치 및 방법
JPS6327727B2 (ko)
JPH0242234B2 (ko)
KR900001128B1 (ko) 2바이트 완성형 표준코드 디스플레이 방법
KR890002284B1 (ko) 한글문자 코드변환 장치
KR940003625B1 (ko) 퍼스널 컴퓨터의 수평, 수직 2배 표시 회로
KR0151094B1 (ko) 액정문자의 깜박거림을 컨트롤하는 집적회로
KR950005823Y1 (ko) Ibm 퍼스널 컴퓨터에서의 다개국어 제어장치
KR900005921B1 (ko) 한글/영문 디스플레이 장치
JPS61190388A (ja) 文字表示装置
JPH02244376A (ja) ユニバーサル言語デイスプレイ・システム
KR940006837B1 (ko) 칼라프로그램 실행을 위한 칼라 모방회로
KR920010444B1 (ko) 문자표시 시스템
KR910000785B1 (ko) 2바이트 완성형 한글방식의 패턴 롬 채용 텔레텍스트
KR920008274B1 (ko) 그래픽 시스템의 16/256 컬러 스위칭 장치
KR890001794B1 (ko) 코드 중복 사용 디스플레이 회로
JPH01223494A (ja) 表示装置
JPS5875271A (ja) 電子式翻訳機
KR880002118B1 (ko) 문자처리장치
JP2674145B2 (ja) 表示制御装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020517

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee